专利名称：数字音频接口信号解调装置的制作方法
技术领域：
本发明涉及接收数字音响设备传送数据用的数据音频接口信号，并且对数字音频信号进行解调的数字音频接口信号解调装置。
背景技术：
作为激光唱盘(CD)、数字磁带录音机(DAT)和小型光盘(MD)等数字音响设备之间进行数字音频信号传送的规范，有IEC(International ElectrotechnicalCommission国际电工技术委员会)-958的“数字音频接口”和EIAJ(ElectronicIndustries Association of Japan日本电子工业协会)-CP-1201的“数字音频接口”等。
图10中示出基于这些规范的数字音频接口概况。在CD、DAT和MD等情况下，音频样本由左通道和右通道等2个通道组成，以2个称为子帧的数据单元表示通道1、通道2，这2个通道为一组，构成一个样本，并且这样一个样本的周期正好相当于取样频率FS分之一的时间。又用192个样本构成1个数据块。
将取样周期的1/128的时间作为T，则由64T时间长度构成1个子帧，这样1个子帧表示32位数据。上述T为数字音频接口信号的最小翻转周期。1个子帧的内容由8T长(4位)的前同步码、8T长(4位)的预备数据、40T长(20位)的音频样本数据和8T长(4位)的附加信息组成。附加信息包括有效标记V、用户位U、通道状态C和奇偶校验位P。
对前同步码以外的预备数据、音频样本数据和附加信息进行双相传号调制。这些码的0和1分别用2T和1T连续表示，根据前面紧接的逻辑，各自具有两种码型。
前同步码用于表示传输时子帧的同步，为了取独特的周期模式，构成在始端包含方向传号调制中未使用的3T，并且采用B、M和W三种周期模式，形成192个帧中各自的数据块始端与通道1和通道2能区别。后文将前同步码称为PA，具有B周期模式的前同步码称为前同步码PAb，具有M周期模式的前同步码称为前同步码PAm，具有W周期模式的前同步码称为前同步码PAw。
图11示出对上述数字音频接口信号进行解调的已有解调装置。已有数字音频接口信号解调装置DDAc包含前同步码检测电路101、模拟PLL电路102和双相解调电路103。
前同步码检测电路101检测出数字音频接口信号Sdai中的3T检测信号，并输出前同步检测信号Spd。
PLL电路102对前同步检测信号Spd锁定相位，同时输出具有32倍频率的同步时钟Ssc。
双相解调电路103用同步时钟Ssc对数字音频接口信号Sdai双相解调，并且输出数字音频信号Sda。
图12中示出数字音频接口信号解调装置DDAC的工作定时。如图12所示，前同步码检测电路101根据周期比数字音频接口信号Sdai的最小翻转间隔短的基准时钟Ssc，检测2.5T以上的翻转间隔，并且输出前同步信号Spd。
PLL电路102采用VCO，构成模拟锁相环(PLL)，对VCO的32分频和前同步检测信号Spd进行相位比较，并且输出32倍频率的同步时钟Ssc。
双相解调电路103用同步时钟Ssc对数字音频接口信号Sdai进行选通，与前面紧接的波形不同时，输出1，相同则输出0，从而输出数字音频信号Sda。
如上所述，已有的数字音频接口信号解调装置对数字音频接口信号的前同步码进行检测，并且用模拟PLL产生与数字音频接口信号同步的时钟，对作为双相传号信号的数字音频接口信号Sdai进行解调。然而，数字音频接口信号解调装置存在模拟PLL电路引起的问题如下。
LSI化时，模拟PLL在LSI上的面积比数字电路大，使LSI成本提高。
为了构成模拟PLL电路，需要VCO和低通滤波器等模拟电路，元件品种增多。结果，PLL电路和数字音频接口信号解调装置的集成度不能提高，使生产成本升高。
模拟PLL电路耗电大，数字音频接口信号解调装置的耗电也大，节能方面存在问题。耗电尤其对便携设备的电池寿命影响大。
模拟PLL电路随着运转时间的消逝，其性能或特性变动的时效变化，大到不能忽略。结果，要求对装入音响设备出售后产生的时效变化有相应的措施。
而且，已有的数字音频信号解调装置需要基准时钟和PLL时钟等两种非同步时钟。
这些问题尤其在数字音频信号解调装置LSI化时，成为确保其稳定性和可靠性、小型化、测试方便性的障碍。再者，仅做成适合LSI化的电路，则存在不能适应输入的数字音频接口信号频率范围宽的课题。
本发明解决上述已有课题，其目的在于提供一种数字音频信号解调装置，该装置借助全数字化，不用模拟PLL电路，可用未必与输入数字音频接口信号同步的较低频率基准时钟对数字音频接口信号进行解调，同时能适应较宽的频率范围。
发明内容
为了达到上述目的，本发明具有以下所述的特征。
本发明第1方面是一种数字音频接口信号解调装置，对数字音频信号添加前同步码和附加信息并进行双相调制后传送的数字音频接口信号进行解调，该解调装置具有边缘检测器，该检测器根据频率比数字音频接口信号最小翻转频率的2倍高而且未必与数字音频接口信号同步的基准时钟的正缘，每次检测数字音频接口信号的边缘产生脉冲状边缘检测信号和后半检测信号，该后半检测信号表示在基准时钟的后半部分存在数字音频接口信号的边缘；计数值运算器，该运算器每逢输入边缘检测信号，求按基准时钟对边缘检测信号进行计数的值，并且对该值2倍的值，若输入后半检测信号，则将该值加1，反之，未输入当前的后半检测信号，则将该值减1，算出所得半时钟计数值；准3T检测器，该检测器每逢输入边缘检测信号，求按基准时钟对边缘检测信号计数的值，检测出计数值进入规定范围内的值，产生第1准3T检测信号；准3T周期检测器，该检测器按基准时钟对第1准3T检测信号的周期进行计数，从而产生第1准3T周期信息；判定器，该判定器对应于第1准3T检测信号，将半时钟计数值与预定的表比较，判定数字音频接口信号的调制周期，并产生判定信号；前同步码检测器，该检测器根据判定信号，检测前同步码，产生前同步检测信号；双相解调器，该解调器以前同步检测信号为定时基准，根据判定信号对数字音频信号进行解调并加以输出。
如上所述，在第1方面中，每次输入边缘检测信号根据按基准时钟对边缘检测信号进行计数的值，检测某预定范围内的值，从而检测出准3T，并且测量该准3T的周期，根据该准3T周期利用规定表进行判定，可得解调输出。由此，仅用频率低的基准时钟就能适应大频率范围，不必使用PLL。
本发明第2方面为在第1方面中，边缘检测器用基准时钟选通数字音频接口信号，产生第1选通信号，并且用基准时钟的翻转时钟选通数字音频接口信号，进而用基准时钟进行选通，产生第1翻转选通信号，然后，检测第1选通信信号的边缘，输出边缘检测信号，取第1选通信号与第1翻转选通信号的逻辑“异”，产生后半检测信号。
本发明第3方面为在第1方面中，还具有数字滤波器，对第1准3T周期信息进行滤波，产生第2准3T周期信息；判定器对应于第2准3T周期信息，将半时钟计数值与规定的表比较，从而产生判定信号。
如上所述，第3方面中，即使第1准3T周期信号因噪声等而检测出错，出现不稳定，也能得到稳定的准3T周期信息，而且能跟踪准3T周期信息的慢变化，因而能在判定器正确进行周期判定。
本发明第4方面为在第1方面中还具有抑制器，将第1准3T检测信号抑制规定时间后，作为第2准3T检测信号输出；准3T周期检测器按基准时钟对第2准3T检测信号的周期进行计数。
如上所述，第4方面中，设置在准3T检测器与准3T周期检测器之间的抑制器添加抑制信号，对准3T周期信息进行抑制，使得即使前同步码的3T相互邻近，也检测始端的准3T，并从该准3T检测信号下降缘开始在预定期间不输出准3T检测信号，从而能输出较正确的准3T周期信息。
本发明第5方面为在第1方面中，还具有抑制器，将第1准3T检测信号抑制规定时间后，作为第2准3T检测信号输出；数字滤波器，对第1准3T周期信息进行滤波，产生第2准3T周期信息；其中，准3T周期检测器按基准时钟对第2准3T检测信号的周期进行计数；判定器将半时钟计数值与第2准3T周期信息所对应的规定表进行比较，从而产生表示数字音频接口信号调制周期的判定信号。
如上所述，第5方面中能同时取得上述第3和第4方面的效果。
本发明第6方面是一种数字音频接口信号解调装置，对数字音频信号添加前同步码和附加信息并进行双相调制后传送的数字音频接口信号进行解调，该解调装置具有边缘检测器，该检测器根据频率比数字音频接口信号最小翻转频率的2倍高而且未必与数字音频接口信号同步的基准时钟的正缘，每次检测数字音频接口信号的边缘产生脉冲状边缘检测信号和后半检测信号，该后半检测信号表示在基准时钟的后半部分存在数字音频接口信号的边缘；计数值运算器，该运算器每逢输入边缘检测信号，求按基准时钟对边缘检测信号进行计数的值，并且对该值2倍的值，若输入后半检测信号，则将该值加1，反之，未输入当前的后半检测信号，则将该值减1，算出所得半时钟计数值；准3T检测器，该检测器检测半时钟计数值进入规定范围的值，产生第3准3T检测信号；该解调装置又具有准3T周期检测器，该检测器按基准时钟对第3准3T检测信号的周期进行计数，产生第1准3T周期信息；判定器，该判定器将半时钟计数值与第1准3T检测信号对应的规定表进行比较，从而判定数字音频接口信号的调制周期，并且产生判定信号；前同步码检测器，该检测器根据判定信号，检测前同步码，产生前同步检测信号；双相解调器，该解调器以前同步检测信号为定时基准，根据判定信号对数字音频信号进行解调并加以输出。
如上所述，第6方面中，用基准时钟的正负两个缘进行数字音频接口信号缘的检测，并且根据该输出求基准时钟在半时钟的计数值，从而能检测出较正确的准3T，可输出较正确的准3T周期信号。
本发明第7方面为在第1方面中，具有切换器，该切换器根据第1准3T周期信息切换第1准3T周期信息对应的多个规定表。
如上所述，第7方面中，所起的作用为利用准3T周期检测器的计数值输出自动改变判定基准，从而能提供能适应大频率范围的解调装置。
本发明第8方面为在第1方面中，调制周期为最小翻转频率的倒数的1倍、2倍或3倍。
图1为示出本发明第1实施形态所涉及数字音频接口信号解调装置结构的框图。
图2为示出图1中边缘检测器结构的框图。
图3为在图1中边缘检测器和计数值运算器观察的各种信号的时序图。
图4为在图1中准3T检测器和准3T周期检测器观察的各种信号的时序图。
图5为由图1中nT判定器判定1T、2T和3T用的表。
图6示出本发明第2实施形态所涉及数字音频接口信号解调装置结构的框图。
图7示出本发明第3实施形态所涉及数字音频接口信号解调装置结构的框图。
图8示出本发明第4实施形态所涉及数字音频接口信号解调装置结构的框图。
图9示出本发明第5实施形态所涉及数字音频接口信号解调装置结构的框图。
图10为数字音频接口规范概要的说明图。
图11为示出已有数字音频接口信号解调装置结构的框图。
图12为在图11所示数字音频接口信号解调装置观察的各种信号的时序图。
实施发明的最佳形态首先，说明本发明所涉及数字音频接口信号解调装置的基本概念。如上文所述，本发明用全数字构成数字音频接口信号解调装置，从而谋求消除模拟PLL电路引起的上述问题。然而，全数字化时，预计会发生以下所述的新问题。
首先，为了确保控制精度，必须将基准时钟频率设定得比采用模拟PLL时高。结果，为了频率高，耗电增大，同时还需要适应高频的高速处理，因而处理成本增大。
再者，对基准时钟频率，只能接收具有某一定范围内频率的信号。因此，为了解调多个不同频率的数字音频接口信号，必须切换使用具有与解调信号的频率对应的不同频率的多个基准时钟。结果，导致装置复杂化和成本提高。
本发明预先防止全数字化预计会发生的问题，其目的在于提供一种数字音频接口信号解调装置，解决具有模拟PLL的已有数字音频接口信号解调装置中固有的问题。
为了较详细说明本发明，按照附图进行阐述。
第1实施形态下面，参照图1、图2、图3和图4，说明本发明第1实施形态的数字音频接口信号解调装置DDAp1。
如图1所示，数字音频接口信号解调装置DDAp1包含边缘检测器1、计数值运算器2、准3T检测器3、准3T周期检测器4、nT判定器5、前同步码检测器6和双相解调器7。
边缘检测器1根据基准时钟Src的正缘，每次检测到输入的数字音频接口信号Sdai的边缘时输出脉冲状的边缘检测信号Sed，同时输出表示基准时钟Src后半部分存在数字音频接口信号Sdai的边缘的后半检测信号Sfd。
计数值运算器2根据基准时钟Src，每次输入边缘检测信号Sed对边缘检测信号Sed的间隔进行计数，求边缘间隔计数值Cei。计数值运算器2还对边缘间隔计数值Cei的2倍的值，在输入后半检测信号Sfd时，将该值加1，反之，输入紧前的后半检测信号Sfd时，则该值减1，从而输出所得半时钟计数值Shc。
准3T检测器3根据基准时钟Src，每次输入边缘检测信号Sed对边缘检测信号Sed的间隔进行计数，求边缘间隔计数值Cei(图中未示出)，如果计数值进入预定值的范围内，则检测间隔作为准3T，并且输出准3T检测信号S3T。该预定值根据上述规范、制作产品的工程能力以及进入传输线路的噪声，按实验确定最佳值。
准3T周期检测器4对准3T检测器3输入的准3T检测信号S3T的周期进行计数，求准3T间隔计数值C3ta，作为准3T周期信息I3T输出。
nT判定器5根据从计数值运算器2输入的半时钟计数值Shc和从准3T周期检测器4输入的准3T周期信息I3T，判定是否存在T的n倍(n为任意整数)的脉冲边界，产生表示各判定脉冲宽度nT的判定信号Sj。本实施例中，遵循上述数字音频接口信号的规范，判定1T和2T的边界、2T和3T的边界。
前同步码检测器6根据从nT判定器5输入的判定信号Sj，检测3T、1T、1T和3T的排列，或3T、3T、1T和1T的排列，或3T、2T、1T和2T的排列，作为前同步信号Spa输出。
双相解调器7根据从nT判定器5输入的判定信号Sj，从前同步码检测器6所输入前同步检测信号Spa为“L”时开始，在数字音频接口信号Sdai为2T时，输出“0”，在该信号为连续的1T、1T时，输出“1”，从而得到解调数据。双相解调器7还从得到的解调数据分出音频数据，并输出数字音频信号Sda。
基准时钟Src，其周期短于数字音频接口信号Sdai的最小翻转周期(1T)的一半，即具有高于数字音频接口信号Sdai的最小翻转频率的2倍的任意频率，而且可以未必与输入的数字音频接口信号Sdai同步。例如，可使用16.9344MHz这样的时钟。
下面，参照图2详细说明边缘检测器1的运作。边缘检测器1包含触发器1_01、触发器1_02、触发器1_03、触发器1_04、“异”逻辑元件1_05和异逻辑元件1_06。
触发器1_01用基准时钟Src的正缘对数字音频接口信号Sdai进行选通，并将所得信号作为1次正缘信号q1输出。
触发器1_03用基准时钟Src的正缘对触发器1_01输出的1次正缘信号q1进行选通，并将所得信号作为2次正缘信号q2。
触发器1_02用基准时钟Src的负缘对数字音频接口信号Sdai进行选通，并将所得信号作为0次负缘信号nq0输出。
触发器1_04又用基准时钟Src的正缘对触发器1_02输出的O次负缘信号nq0进行选通，并将所得信号作为0次正缘信号nq1输出。
“异”逻辑元件1_05对从触发器1_01输入的1次正缘信号q1和从触发器1_03输入的2次正缘信号q2求逻辑“异”后，作为边缘检测信号Sed输出。
“异”逻辑元件1_06对触发器1_01输出的1次正缘信号q1和触发器1_04输出的0次正缘信号nq1求逻辑“异”后，作为后半检测信号Sfd输出。
下面参照图3所示时序图，进一步详细说明边缘检测器1的运作。首先，将具有图中所示那样的规定周期的脉冲信号，即基准时钟Src，输入边缘检测器1和计数值运算器2。
输入边缘检测器1的数字音频接口信号Sdai分别具有图中所示A、B、C、D和E那样的高电平部和低电平部。后文中分别称为高电平A部、低电平B部、高电平C部、低电平D部和高电平E部。
高电平A部用基准时钟Src的半时钟计算，具有约6Hc(6Hcp或6Hcf)的脉冲宽度。同样，低电平B部具有约7Hc、高电平C部具有约6Hc、低电平D部具有约7Hc、高电平E部具有约12Hc等脉冲宽度。脉冲宽度未必是基准时钟的半时钟宽度的整数倍。
边缘检测器1中，用基准时钟Src的正缘对数字音频接口信号Sdai进行选通所得的1次正缘信号q1，在基准时钟Src的正缘为上升缘，在数字音频接口信号Sdai是高电平的基准时钟Src的连续3个时钟期间则为高电平。在基准时钟Src的连续3个时钟的下一时钟(第4个时钟)的上升缘，数字音频接口信号Sdai为低电平，因而1次正缘信号q1为低电平。同样，用基准时钟Src的负缘对数字音频接口信号Sdai进行选通所得的0次负缘信号nq0、用基准时钟Src的正缘对0次负缘信号nq0进行选通所得的0次正缘信号nq1，以及再用基准时钟Src的正缘对1次正缘信号q1进行选通所得的2次正缘信号q2，分别具有图3所示那样的波形。
每逢1次正缘信号q1的信号缘，输出检测1次正缘信号q1的信号缘所得的边缘检测信号Sed。
作为1次正缘信号q1和0次正缘信号nq1的逻辑“异”的后半检测信号Sfd，在基准时钟Src的后半部分(基准时钟Src的Hcf所对应的时间内)，数字音频接口信号Sdai有迁移时输出，使该信号为低电平B部与高电平C部之间的缘、高电平C部与与低电平D部之间的缘。
计数值运算器2中，根据边缘检测信号Sed的边缘间隔计数值Cei、后半检测信号Sfd的值p(t)和计数中边缘检测信号Sed的缘前面紧接的后半检测信号p(t-1)，按以下的式(1)给出半时钟计数值N(t)。t为检测出边缘检测信号Sed与数字音频接口信号Sdai的迁移时的时刻。
N(t)＝-p(t-1)+2×Cei+p(t)……(1)p(t)是表示计数时钟边缘间的后半部分存在数字音频接口信号Sdai的迁移的信号。
简单说明该式(1)的思路。运算时的紧前时钟边缘间的后半部分存在信号缘，则意味着实际信号比边缘间隔计数值Cei长。运算时的一个样本以前，时钟缘间的后半部分存在信号缘，则意味着实际信号比边缘间隔计数值Cei短。
首先，使边缘间隔计数值Cei为原来的2倍，然后使用运算边缘间隔计数值Cei当时的p(t)和用边缘检测信号Sed检测出的信号缘前面紧接的p(t-1)，根据上述式(1)计算N(t)。
但，p(t-1)和P(t)为1或0。因此，对基准时钟Src的高电平A部，边缘间隔计数值Cei为3，同时由于后半检测信号Sfd未上升，N(t)的值为6。
对基准时钟Src的低电平B部，边缘间隔计数值Cei为3，同时由于后半检测信号Sfd上升，N(t)的值为7。
对基准时钟Src的高电平C部，边缘间隔计数值Cei为3，同时由于后半检测信号Sfd从其前面紧接的部分继续上升，N(t)的值为6。
对低电平D部，N(T)的值为7。
然后，在高电平E部，N(t)的值为12。
这些N(t)的值作为半时钟计数值Shc从计算值运算器2输出。
下面，参照图4说明准3T检测器3和准3T周期检测器4的运作。
首先，如图4(a)所示，前同步信号为前同步码PAb、PAm和PAw 3种中的某一种，前同步码PAb具有3T、1T、1T和3T的周期模式，前同步码PAm具有3T、3T、1T和1T的周期模式，前同步码PAw具有3T、2T、1T和2T的周期模式。
对分别具有各周期模式的前同步码PA的输入，如图4(b)、图4(c)和图4(d)所示，准3T检测器3在检测到准3T周期宽度的边缘间隔计数值Cei时，输出准3T检测信号S3T。
准3T检测器3对边缘检测信号Sed的边缘间隔计数值Cei，预先确定准3T周期宽度的准3T间隔计数值C3ta，并且在该范围有计数值C3Ta时，输出准3T检测信号S3T。
准3T周期检测器4输出对准3T检测信号S3T的上升缘的间隔进行计数的准3T周期信号I3T。
下面，参照5所示判定表，说明nT判定器5的运作。图5(a)示出取样频率为32KHz时的nT判定表T3k，图5(b)示出取样频率为44.1KHz/48KHz时的判定表T4k。
nT判定器5根据准3T周期信息I3T的计数值C3Ta，参照nT判定表T3k或nT判定表T4k，判定是1T、2T和3T中的哪一个周期模式，并且输出判定信号Sj。
数字音频接口信号Sdai的取样频率32KHz的nT判定表T3K与44.1KHz和48KHz组的nT判定表T4K根据准3T周期信息I3T的边缘间隔计数值Cei，利用nT判定表T3K和nT判定表T4K切换用的切换手段(图中未示出)进行切换，从而能加以区别。
前同步码检测电路6根据判定信号Sj，检测同步码PAb的3T、1T、1T和3T周期模式、前同步码PAm的3T、3T、1T和1T周期模式以及前同步码PAw的3T、2T、1T和2T周期模式3种中的一种模式，并输出前同步检测信号Spa。
前同步码检测电路6预先将判定信号Sj分为4种加以存储。即，前同步码PA分别由4种周期单元构成，因而需要预先存储4个检测4种周期单元各自的振幅的判定信号Sj。检测出上述3种模式中任何一种模式时，输出“H”。从前同步检测信号Spa的“H”下降缘开始，数字音频接口信号Sdai的28位部分成为双相传号调制部分。
双相解调器7从前同步检测信号Spa的下降缘开始，为2T，则输出“0”，为连续的1T、1T，则输出“1”，从而获得解调数据。从该解调数据分出音频数据，并且输出数字音频信号Sda。
如上所述，本实施形态中，用基准时钟Src的正负两个缘进行数字音频接口信号Sdai的边缘检测，从该输出求基准时钟Src的半时钟上的计数值后，根据准3T的周期对该计数值进行1T、2T和3T各自的判定，从而能用未必与输入数字音频接口信号Sdai同步的较低频率基准时钟Src对数字音频接口信号进行解调，而不用模拟PLL电路。与此同时，测量准3T的周期，根据表进行适合该周期的1T、2T和3T各自的判定，从而能实现可适应大频率范围的数字音频接口信号解调装置。
第2实施形态参照图6，说明本发明第2实施形态的数字音频接口信号解调装置。本例所涉及的数字音频接口信号解调装置DDAp2具有的结构是在图1所示数字音频接口信号解调装置DDAp1中，在准3T周期检测器4与nT判定器5之间新设置数字滤波器8。
设置数字滤波器8，是为了即使准3T周期检测器4输出的准3T周期信息I3T由于噪声等引起检测出错而不稳定，也可得到稳定的准3T周期信息I3Ts。
也就是说，数字滤波器8对从准3T周期检测器4输入的准3T周期信息I3T增加数字滤波处理，从而输出稳定的准3T周期信息I3Ts。而且，通过适当选择数字滤波器系数，输出跟踪准3T周期信息I3T的慢变化的稳定准3T周期信息I3Ts，能正确进行1T、2T和3T各自的周期判定。
nT判定器5输入半时钟计数值Shc，根据稳定的准3T周期信息I3Ts的值确定1T与2T的边界、2T与3T的边界，判定1T、2T、3T，并且作为判定信号Sj输出。
这样，本实施形态通过利用数字滤波器8，即使准3T周期检测器4输出的准3T周期信息I3T因噪声等而检测出错，存在不稳定，也能取得稳定的准3T周期信息I3Ts。而且，准3T周期信息I3Ts能跟踪准3T周期信息I3T的慢变化，所以在nT判定器5中能正确进行1T、2T和3T的周期判定。
第3实施形态参照图7说明本发明第3实施形态的数字音频接口信号解调装置。本例所涉及的数字音频接口信号解调装置DDAp3具有的结构是在图1所示数字音频接口信号解调装置DDAp1中，在准3T检测器3与准3T周期检测器4之间新设置抑制器(限制器)9。
下面，参照上述图4说明抑制器9的运作。在前同步码PAb的情况下，周期模式为3T、1T、1T和3T，如图4(b)所示，3T相互邻近，因而由准3T检测器3检测出两次准3T检测信号S3T。为了即使在这样的情况下也得到正确的准3T检测信号S3TL，抑制器9添加抑制信号，对准3T检测信号S3T进行抑制，使得如图4(b)、图4(c)和4(d)分别示出的那样，对从准3T检测器3输入的准3T检测信号S3T检测始端的准3T后，从准3T检测信号S3T的下降缘开始，在预定的期间不输出准3T检测信号，从而输出较正确的准3T检测信号S3TL。
然后，准3T周期检测器4对从抑制器9输入的正确准3T检测信号S3TL的周期进行计数，求出计数值，作为准3T周期信息I3T输出。nT判定器5输入半时钟计数值Shc，根据稳定的准3T周期信息I3T的值确定1T与2T的边界、2T与3T的边界，分别判定1T、2T和3T后，作为判定信号Sj输出。
这样，本实施形态在准3T检测器3与准3T周期检测器4之间插入抑制器9，添加抑制信号，对准3T检测信号S3T进行抑制，使得即使前同步码PA的3T之间邻近时，也检测始端的准3T后，从准3T检测信号S3T的下降缘开始，在预定的期间不输出准3T检测信号，从而得到较正确的准3T检测信号S3TL，能输出较正确的准3T周期信息I3T。
第4实施形态参照图8说明本发明第4实施形态的数字音频接口信号解调装置。本例所涉及的数字音频接口信号解调装置DDAp4具有的结构是将图6所示数字音频接口信号解调装置DDAp2和图7所示数字音频接口信号解调装置DDAp3加以组合。
也就是说，数字音频接口信号解调装置DDAp4在数字音频接口信号解调装置DDAp1中，在准3T检测器与准3T周期检测器4之间新设置抑制器9，同时还在准3T周期检测器4与nT判定器5之间新设置数字滤波器8。
下面，参照图4说明数字音频接口信号DDAp4的运作。
抑制器9为了对从准3T检测器3输入的准3T输出信号S3T进行抑制，如图4(b)、图4(c)和图4(d)所示那样，检测出最初准3T后，从所得准3T检测信号S3T的下降缘开始，在规定期间添加抑制信号，抑制准3T检测信号S3T，从而输出校正确的准3T检测信号S3TL。
准3T周期检测器4输入来自抑制器9的正确准3T检测信号S3TL，对其周期进行计数，求出计数值，作为准3T周期信息I3T输出。
数字滤波器8即使由于准3T检测信号S3T因噪声等引起检测出错而造成准3T周期信息I3T不稳定，也利用数字滤波处理，输出稳定的准3T周期信息I3Ts。准3T周期信息I3Ts跟踪准3T周期信息I3T的慢变化，因而nT判定器5能正确进行周期宽度(1T、2T、3T)的判定。
第5实施形态参照图9说明本发明第5实施形态的数字音频接口信号解调装置。本例所涉及数字音频接口信号解调装置DDAp5结构上做成图1所示数字音频接口信号解调装DDAp1中的准3T检测器3置换为准3T检测器3R，同时准3T检测器3输入的基准时钟Src和边缘检测信号Sed代之以输入准3T检测器3R的半时钟计数值Shc。
准3T检测器3R对半时钟计数值Shc预先确定大致的3T宽度计数值。结果，计数值N(t)进入该规定范围时，输出比数字音频接口信号解调装置DDAp1时的准3T检测信号S3T正确的准3T检测信号S3Ta。
然后，准3T周期检测器4对准3T检测器3R输入的准3T检测信号S3Ta的周期进行计数，求出计数值C3Ta，作为准3T周期信息I3T输出。
nT判定器5根据从计数值运算器2输入的半时钟计数值Shc和从准3T周期检测器4输入的稳定准3T周期信息I3T的值，确定1T与2T的边界、2T与3T的边界，判定1T、2T、3T后，作为判定信号Sj输出。
这样，对边缘检测信号Sed的边缘间隔计数值Cei用半时钟计数值Shc进行准3T检测，从而能取得较正确的准3T值检测信号S3T，可输出较正确的准3T周期信息I3T。
上述各实施形态中各电路的具体例在满足权利要求范围的范围内可任意变形。
所述数值及其组合是一个例子，可随条件的改变而改变。
上述各实施形态专注于LSI化，但也可在微计算机的软件上实现各电路的部分或全部功能。
如以上所说明，本发明的数字音频接口信号解调装置结构上取为使用基准时钟的正负两个缘对数字音频接口信号进行边缘检测，并根据其输出求出基准时钟的半时钟上的计数值，又根据数字音频接口信号的边缘检测，对准3T信息进行检测，求出其周期后，根据该周期，利用表进行判定，取得解调输出。因而，能提供一种解调装置，不使用PLL，仅用低频率的基准时钟就能进行解调，而且也可适应大频率范围的数字音频接口信号。
此外，不需要PLL和LPF等模拟电路，因而能实现电路可小型化、工作稳定且频率范围大的数字音频接口信号解调装置。
产业上利用可能性能用于激光唱盘、数字磁带录音机和微光盘等进行数字音频接口信号解调的数字音响设备。
权利要求
1.一种数字音频接口信号解调装置，对数字音频信号添加前同步码和附加信息并进行双相调制后传送的数字音频接口信号进行解调，其特征在于，该解调装置具有边缘检测手段，该检测手段根据频率比所述数字音频接口信号最小翻转频率的2倍高而且未必与所述数字音频接口信号同步的基准时钟的正缘，每次检测所述数字音频接口信号的边缘时产生脉冲状边缘检测信号和后半检测信号，该后半检测信号表示在所述基准时钟的后半部分存在所述数字音频接口信号的边缘；计数值运算手段，该运算手段每逢输入所述边缘检测信号，求按所述基准时钟对边缘检测信号进行计数的值，并且对该值2倍的值，若输入后半检测信号，则将该值加1，反之，若输入紧前的后半检测信号，则将该值减1，算出所得半时钟计数值；准3T检测手段，该检测手段每逢输入所述边缘检测信号，求按所述基准时钟对边缘检测信号计数的值，检测出所述计数值进入规定范围内的值，产生第1准3T检测信号；准3T周期检测手段，该检测手段按所述基准时钟对所述第1准3T检测信号的周期进行计数，从而产生第1准3T周期信息；判定手段，该判定手段对应于所述第1准3T检测信号，将所述半时钟计数值与预定的表比较，判定所述数字音频接口信号的调制周期，并产生判定信号；前同步码检测手段，该检测手段根据所述判定信号，检测所述前同步码，产生前同步检测信号；双相解调手段，该解调手段以所述前同步检测信号为定时基准，根据所述判定信号对数字音频信号进行解调并加以输出。
2.如权利要求1所述的数字音频接口信号解调装置，其特征在于，所述边缘检测手段用所述基准时钟选通所述数字音频接口信号，产生第1选通信号；并且用所述基准时钟的翻转时钟选通所述数字音频接口信号，进而用所述基准时钟进行选通，产生第1翻转选通信号；然后，检测所述第1选通信信号的边缘，输出所述边缘检测信号，取所述第1选通信号与所述第1翻转选通信号的逻辑“异”，产生所述后半检测信号。
3.如权利要求1所述的数字音频接口信号解调装置，其特征在于，所述解调装置还具有数字滤波手段，对所述第1准3T周期信息进行滤波，产生第2准3T周期信息；所述判定手段对应于所述第2准3T周期信息，将所述半时钟计数值与规定的表比较，从而产生所述判定信号。
4.如权利要求1所述的数字音频接口信号解调装置，其特征在于，所述解调装置还具有抑制手段，将所述第1准3T检测信号抑制规定时间后，作为第2准3T检测信号输出；所述准3T周期检测手段按所述基准时钟对所述第2准3T检测信号的周期进行计数。
5.如权利要求1所述的数字音频接口信号解调装置，其特征在于，所述解调装置还具有抑制手段，将所述第1准3T检测信号抑制规定时间后，作为第2准3T检测信号输出；数字滤波手段，对所述第1准3T周期信息进行滤波，产生第2准3T周期信息；其中，所述准3T周期检测手段按所述基准时钟对所述第2准3T检测信号的周期进行计数；所述判定手段将所述半时钟计数值与所述第2准3T周期信息所对应的规定表进行比较，从而产生表示所述数字音频接口信号调制周期的判定信号。
6.一种数字音频接口信号解调装置，对数字音频信号添加前同步码和附加信息并进行双相调制后传送的数字音频接口信号进行解调，其特征在于，该解调装置具有边缘检测手段，该检测手段根据频率比所述数字音频接口信号最小翻转频率的2倍高而且未必与所述数字音频接口信号同步的基准时钟的正缘，每次检测所述数字音频接口信号的边缘时产生脉冲状边缘检测信号和后半检测信号，该后半检测信号表示在所述基准时钟的后半部分存在所述数字音频接口信号的边缘；计数值运算手段，该运算手段每逢输入所述边缘检测信号，求按所述基准时钟对边缘检测信号进行计数的值，并且对该值2倍的值，若输入后半检测信号，则将该值加1，反之，若输入紧前的后半检测信号，则将该值减1，算出所得半时钟计数值；准3T检测手段，该检测手段检测所述半时钟计数值进入规定范围的值，产生第3准3T检测信号；该解调装置又具有准3T周期检测手段，该检测手段按所述基准时钟对所述第3准3T检测信号的周期进行计数，产生第1准3T周期信息；判定手段，该判定手段将所述半时钟计数值与所述第1准3T检测信号对应的规定表进行比较，从而判定数字音频接口信号的调制周期，并且产生判定信号；前同步码检测手段，该检测手段根据所述判定信号，检测所述前同步码，产生前同步检测信号；双相解调手段，该解调手段以所述前同步检测信号为定时基准，根据所述判定信号对数字音频信号进行解调并加以输出。
7.如权利要求1所述的数字音频接口信号解调装置，其特征在于，所述解调装置具有切换手段，该切换手段根据所述第1准3T周期信息切换所述第1准3T周期信息对应的多个规定表。
8.如权利要求1所述的数字音频接口信号解调装置，其特征在于，所述调制周期为所述最小翻转频率的倒数的1倍、2倍或3倍。
全文摘要
对数字音频信号(Sda)增添前同步码(PA)和附加信息(V、U、C、P)并加以双相调制后传输的数字音频接口信号(Sdai)进行解调的数字音频接口信号解调装置(DDAp)中,根据频率比所述数字音频接口信号(Sdai)最小翻转频率(1/T)的2倍高而且未必与所述数字音频接口信号(Sdai)同步的基准时钟(Src)的正负两个缘,判定该数字音频接口信号(Sdai)的调制周期(nT),产生判定信号(Sj)。再根据判定信号(Sj)检测前同步码(PA),并根据该检测所得前同步码(PA)由所述判定信号(Sj)解调数字音频信号(Sda)。
文档编号H04L27/22GK1342313SQ00804592
公开日2002年3月27日 申请日期2000年3月1日 优先权日1999年3月2日
发明者江間则之, 中嶋康志 申请人:松下电器产业株式会社