专利名称：采用异步传输模式技术的局域网工作组交换机的制作方法
技术领域：
本实用新型涉及网络技术，具体地说是一种采用异步传输模式技术的局域网工作组交换机。
网络通常指连接在一起的两台或多台计算机系统，网络用户可以共享信息资源。自80年代末，随着因特网容量与规模以指数级增长并席卷全球，人们的生活与工作方式随之发生了巨大变化，诸如电子邮件、IP电话、电子商务的应用给人们带来了极大便利，人类开始看见了网络经济与信息时代的曙光。从分布距离上讲，网络分为局域网、城域网、广域网和互连网，其中局域网(LocalArea Network，简称LAN)是处于同一建筑、同一大学或方圆几公里远地域内的专用网络，局域网是最常见的计算机网络；广域网(Wide Area Network，简称WAN)是一种跨越大的地域的网络，通常包含一个国家或州。异步传输模式(Asynchronous Transfer Mode，缩写为ATM)作为一种广域网技术，首先由电信界提出来的，以实现高速交换和高带宽利用率，保证服务质量并支持多种业务类型(特别是多媒体)。在90年代初期和中期，鉴于ATM的技术优势，以及当时其25Mbps和155Mbps的传输速度相对于局域网中10Mbps以太网具有很大优势，因此，各大网络公司纷纷推出用于局域网的ATM产品。但是，由于ATM是一项全新的技术，采用ATM技术势必淘汰局域网中原有的以太网设备，不能保护用户的原有投资，因此ATM技术一度被形容为贵族技术。90年代中后期，快速以太网和千兆以太网技术得到迅猛发展，在传输速度等方面取得突破性提高。由于快速以太网和千兆以太网与原有以太网设备兼容，且实现简单、价格便易，使ATM技术在局域网领域的应用受到极大限制。但是，由于在电信网络中，普遍采用ATM技术，因此，为实现局域网到广域网的无缝接入，用于局域网的ATM产品仍然具有较大的市场需求。另外，在一些特殊场合，如需要服务质量保证的局域网环境，也有对ATM交换机的需求。
数据交换技术分为电路交换和分组交换两种，其中电路交换是在用户和被叫用户之间建立起一条端到端(end to end)的信息通路，当通信结束后，交换机自动将信号通路拆除，普通电话交换网就是一个典型的电路交换系统。电路交换的优点是，一旦端到端的信息通路建立完成，两端的用户就将独占这条线路，从而保证了通信的质量，传输时延或者通信带宽将能够保证在一个比较稳定的状态；电路交换的缺点是，一旦有人占用了一条线路，其它人就不能使用这条线路，这样就降低了交换系统和通信线路带宽的利用率。而对于分组交换，传递数据时用户需将其数据按照“分组交换系统”的要求封装成特制的“分组”(比如说X.25分组格式或是IP报文格式)，在每一个分组中，都需要说明一些特征，比如说分组的源/目的地址等。把数据打包成分组之后，就可以把分组递交给交换机，交换机会把数据暂时存储起来，而后根据一定的原则将分组转发给下一个交换机，也许要经过几十个交换机，最终，数据被递交给了另外一个用户；在一个“分组”被交换的过程中，它占用了“分组交换系统”的带宽，但是它不独占过任何的通信资源，一个分组总是和其它分组分享通信线路，分组交换比电路交换的系统利用率更高；分组交换系统的缺点是很难保证两个用户之间具有稳定的带宽，也不容易控制一个分组从源到目的传送时延。目前，现有局域网络都采用无连接的网络技术，它无严格的服务质量和管理体系，难以保证对数据丢失率和数据延时的高需求。
本实用新型的目的是提供一种传输特性好、链路利用率高、具有服务质量(QoS)保证、可以实现与电信广域网无缝连接的采用异步传输模式技术的局域网工作组交换机。
本实用新型技术方案是包括电源模块，由交换与控制、非屏蔽双绞线25M、非屏蔽双绞线155M和多模光纤四个功能模块组成，模块之间分别通过系统总线和数据交换通道相连，具体为(1)交换与控制模块，分为三部分1)对整机控制和管理，包括中央处理器CPU；2条动态随机存储器DRAM，快闪随机存储器FRAM，只读存储器EPROM，不挥发随机存储器NVRAM，内部提供不掉电实时时钟；串口控制器及与其它三个模块相连的系统总线接口，所述器件通过系统总线和数据交换通道相连，串口控制器经电平转换至RS-232端口；2)ATM交换与控制，包括经系统总线和数据交换通道与其它三个模块信号相接的交换元素，经第1ATM路由表器件，至分段重组控制器SAR，所述第1ATM路由表器件配置2片32KB第1～2静态随机存储器SRAM，分段重组控制器SAR配置4片32KB静态随机存储器SRAM。
3)以太网接口，包括提供以太网链路层和物理层的以太网控制器以及以太网收发口；(2)非屏蔽双绞线25M模块提供了24个25Mbps ATM端口，分三部分，每部分为8路端口，分别由第1～8；9～16；17～24ATM物理层器件通过第1～3信元复用/分路器与第2～4ATM路由表器件连接，第2～4ATM路由表器件分别连接到交换元素的3个不同接口上，其中所述第1～3信元复用/分路器分别配置2片32K字节第7～8、第9～10、第11～12静态随机存储器SRAM，第2～4ATM路由表器件分别配置2片32K字节第13～14、15～16、17～18静态随机存储器SRAM；(3)非屏蔽双绞线155M模块和多模光纤模块，分别通过物理层器件与ATM路由表器件相连，每片ATM路由表器件配置2片32KB静态随机存储器SRAM，所述ATM路由表器件通过交换通道与交换元素连接；
所述ATM交换与控制部分第1～2可编程逻辑器件EPLD，第1可编程逻辑器件EPLD实现对分段重组控制器SAR的访问控制和DMA操作控制逻辑，第2可编程逻辑器件EPLD产生交换元素和ATM路由表器件之间的信元传输所需的同步信号以及各芯片所需的软硬件复位逻辑；所述非屏蔽双绞线25M模块中具有第1～6可编程逻辑器件分为3组，一组2个芯片，各组的逻辑相同，每组对应8个25Mbps ATM端口，其中一片负责8个物理层器件的接收控制，另一芯片负责发送控制，以实现8个物理层器件按一定的次序从/向第1～3信元复用/分路器接收/发送信元；负责非屏蔽双绞线25M模块与系统总线的接口控制器的控制，为现场可编程门阵列FPGA芯片，包括访问控制、地址译码和中断控制逻辑；所述对整机控制和管理部分现场可编程门阵列FPGA，所实现的逻辑包括动态随机存储器、控制器，中央处理器对外围资源的访问控制逻辑、系统总线控制逻辑、地址译码、中断控制器、Watchdog定时器、系统定时器；及杂散逻辑器件，如缓冲器、锁存器和各种驱动逻辑；所述非屏蔽双绞线155M和多模光纤模块二模块的总线接口逻辑控制译码和读/写。
本实用新型具有如下优点1.传输特性好，利用率高。采用本实用新型可以实现数据丢失率低，传输时延和延时抖动小的高网络服务质量。原因是本实用新型具有完善的网络业务管理机制，包括连接接纳控制、用法参数控制、网络参数控制、反馈流量控制、业务整形、信元丢失优先级控制和网络资源管理等。
2.资源丰富，端口配置合理，应用范围广。本实用新型具有24个25Mbp非屏蔽双绞线(UTP)ATM接口，1个155Mbps UTP ATM接口，1个155Mbps多模光纤(MMF)ATM接口，1个10Mbps以太网接口，用于实现ATM到以太网段的互连，1个RS-232串口，用于实现对交换机的配置管理。采用共享存储器的8×8无阻塞交换元素来实现整机交换，整机吞吐量达1.24Gbps，交换延时为14.2微秒。支持恒定比特率CBR、可变比特率VBR、可用比特率ABR和未指明比特率UBR业务类型。最大支持256项多播连接，每个端口的输出缓冲器达1024个信元。支持SNMP网络管理和串行通信口上的控制台管理。支持ATM论坛UNI3.0、UNI3.1、UNI4.0和PNNI1.0信令协议。支持永久性虚连接(PVC)和交换式虚连接(SVC)。采用实时多任务操作系统pSOS。系统CPU采用Intel公司的RISC处理器i960，其工作时钟为30MHz。系统配置了16M字节的DRAM，512K字节的EPROM，2M字节的Flash RAM和8K字节的NVRAM。
3.稳定可靠。本实用新型交换机在实际运行环境过程中运行可靠、稳定，直流工作范围达到5±5％，交流工作范围达到了220±10％，其155M端口丢失率测试与25M端口测试结果没有发生丢包现象；155M ATM端口达155.52Mbps的线吞吐量，25MATM端口达25.6Mbps的线吞吐量。
4.本实用新型采用了国际流行的ATM交换芯片组，严格遵循国际标准，具有良好的经济性及高性/价比。
图1为本实用新型整体结构框图。
图2为图1中交换与控制模块框图。
图3为图1中非屏蔽双绞线25M(UTP25)模块结构框图。
图4为图1中非屏蔽双绞线UTP155M模块和多模光纤MMF155模块的结构图。
图5为本实用新型整机交换结构图。
图6-1为本实用新型非屏蔽双绞线25M端口吞吐量测试环境图。
图6-2为本实用新型非屏蔽双绞线155M端口吞吐量测试环境图。
图7-1为本实用新型非屏蔽双绞线25M端口丢失率测试路径图。
图7-2为本实用新型非屏蔽双绞线155M端口丢失率测试路径图。
图8-1为图1中交换与控制模块原理图之一(中央处理器CPU)。
图8-2为图1中交换与控制模块原理图之二(FLASHRAM、EPROM、NVRAM等)。
图8-3为图1中交换与控制模块原理图之三(交换元素)。
图8-4为图1中交换与控制模块原理图之四(ATM路由表器件)。
图8-5为图1中交换与控制模块原理图之五(分段重组控制器SAR)。
图8-6为图1中交换与控制模块原理图之六(总线接口控制)。
图8-7为图1中交换与控制模块原理图之七(现场可编程门阵列FPGA及以太网控制器和收发器)。
图8-8为图1中交换与控制模块原理图之八(可编程逻辑器件和时钟控制)。
图8-9、8-10为图1中交换与控制模块原理图之九、十(8×2MB动态随机存储器DRAM)。
图8-11为图1中非屏蔽双绞线25M模块原理图之一(端口1-8信元复用/分路器)。
图8-12为图1中非屏蔽双绞线25M模块原理图之二(端口9-16信元复用/分路器)。
图8-13为图1中非屏蔽双绞线25M模块原理图之三(端口17-24信元复用/分路器)。
图8-14为图1中非屏蔽双绞线25M模块原理图之四(端口1-8ATM路由表器件)。
图8-15为图1中非屏蔽双绞线25M模块原理图之五(端口9-16ATM路由表器件)。
图8-16为图1中非屏蔽双绞线25M模块原理图之六(端口17-24ATM路由表器件)。
图8-17为图1中非屏蔽双绞线25M模块原理图之七(现场可编程门阵列FPGA和CMOS电可擦除可编程阵列逻辑PALCE器件，实现系统总线接口和物理层接口控制。其中CMOS为互补金属氧化物半导体)。
图8-18为图1中非屏蔽双绞线25M模块原理图之八(系统总线接口)。
图8-19为图1中非屏蔽双绞线25M模块原理图之九(端口1-8物理层器件)。
图8-20为图1中非屏蔽双绞线25M模块原理图之十(端口9-16物理层器件)。
图8-21为图1中非屏蔽双绞线25M模块原理图之十一(端口17-24物理层器件)。
图8-22为图1中非屏蔽双绞线25M模块原理图之十二(端口1-24的接口器件)。
以下结合附图和实施例详述本实用新型。
如图1所示，由交换与控制、非屏蔽双绞线25M(UPT25)、非屏蔽双绞线155M(UPT155)和多模光纤(MMF155)四个功能模块组成，这四个功能模块分别通过系统总线和数据交换通道相连，具体为如图2、8-1～8-10所示，所示，(1)交换与控制模块完成ATM交换、整体控制和管理功能，其设置分为三部分1)对整机控制和管理，包括中央处理器CPU(HU28)，采用Intel公司的i960 RISC处理器，工作时钟为30MHz；16MB动态随机存储器DRAM(HU01～06×2)，即2条8MB的72线SIMM；2MB快闪随机存储器FlashRAM(HU6)，采用29F016；512KB只读存储器EPROM(HU8)，采用AM29F40；8KB不挥发随机存储器NVRAM(HU2)，采用DS1643，内部提供不掉电实时时钟；串口控制器(HU4)及与其它三个模块相连的系统总线接口，串口控制器(HU4)经电平转换至RS-232端口，采用N82510，所述器件通过系统总线和数据交换通道相连；此部分由现场可编程门阵列FPGA(HU15)实现，采用Actel公司A1460A芯片，所实现的逻辑包括动态随机存储器DRAM控制器，中央处理器CPU对外围资源的访问控制逻辑、系统总线控制逻辑、地址译码、中断控制器、Watchdog定时器、系统定时器等；及杂散逻辑器件，如缓冲器、锁存器和各种驱动逻辑等；2)ATM交换与控制，包括经系统总线和数据交换通道与非屏蔽双绞线25M模块、非屏蔽双绞线155M模块及多模光纤模块信号相接的交换元素(HU26)，采用WAC-188，经第1ATM路由表器件(HU25)至分段重组控制器SAR(HU39)，所述第1ATM路由表器件(HU35)采用WAC-187，配置2片32KB第1～2静态随机存储器SRAM(HU41～42)，分段重组控制器SAR(HU39)采用uPD98401，配置4片32KB第3～6静态随机存储器SRAM(HU44～47)；这部分由第1～2可编程逻辑器件EPLD(HU31、HU27)控制，所述第1可编程逻辑器件EPLD(HU31)采用Altera公司的EPM7064实现对分段重组控制器SAR(HU39)的访问控制和DMA操作控制逻辑，所述第2可编程逻辑器件EPLD(HU27)采用EPM7032，产生交换元素(HU26)和第1ATM路由表器件(HU35)之间的信元传输所需的同步信号以及各芯片所需的软硬件复位逻辑；3)以太网接口，包括提供以太网链路层和物理层的以太网控制器(HU18)以及以太网收发口(HU9)，分别采用Intel公司的82596CA和ML2653芯片RJ45；如图3、8-11～8-22所示，(2)非屏蔽双绞线25M模块(UTP25)提供了24个25Mbps ATM端口，分三部分，每部分为8路端口，即具有第1～6可编程逻辑器件(U49，U51，U53，U55，U56，U58)，采用PALCE26V12，分为3组，一组2个芯片，各组的逻辑相同；端口1～8由第1～8物理层器件(U25～U28，U37～40)与第1信元复用/分路器(U79)相连，第1信元复用/分路器U79的另一端与1片第2 ATM路由表器件(U63)连接，第2 ATM路由表器件U63的另一端经数据交换通道至交换元素(U26)；端口9～16由第9～16物理层器件(U29～U32，U41～44)与第2信元复用/分路器(U81)相连，第2信元复用/分路器U81的另一端与第3ATM路由表器件(U64)连接，第3ATM路由表器件U64的另一端经数据交换通道至交换元素(U26)；端口17～24由第17～24物理层器件(U33～U36，U45～48)与第3信元复用/分路器(U83)相连，第3信元复用/分路器U83的另一端与第4ATM路由表器件(U65)连接，第4 ATM路由表器件U65的另一端经数据交换通道至交换元素(U26)；所述第1～24物理层器件(U25～U48)采用IDT77105，第1～3信元复用/分路器(U79，U81，U83)采用WAC-185，并分别配置2片32KB第7～8、9～10、11～12静态随机存储器SRAM(U82和U86；U80和U85；U78和U84)，第2～4ATM路由表器件(U63，U64，U65)采用WAC-187，分别配置2片32KB第13～14、15～16、17～18静态随机存储器SRAM(U66和U60；U68和U67；U61和U62)；非屏蔽双绞线25M模块UTP25中的可编程逻辑部分采用6片AMD公司的PALCE26V12第1～6可编程逻辑器件(U49、U51、U53、U55、U56、U58)和1片Actel公司的现场可编程门阵列FPGA(U59)，采用芯片A1225；6片PALCE26V12分为3组，一组2片，各组的逻辑相同，每组对应8个25MbpsATM端口，其中一片为8个物理层器件IDT77105的接收控制器件，另一片为发送控制器件，以实现8个物理层器件(U25～U28，U37～40或U29～U32，U41～44或U33～U36，U45～48)，按一定的次序从/向第1～3信元复用/分路器(U79，U81，U83)接收/发送信元，其8个物理层器件采用IDT77105；FPGA芯片负责非屏蔽双绞线25M模块与系统总线的接口控制，包括访问控制、地址译码和中断控制逻辑。
如图4所示，(3)非屏蔽双绞线155M模块和多模光纤模块，都是通过物理层器件和ATM路由表器件，经数据交换通道与交换元素(U26)连接，ATM路由表器件配置2片32KB静态随机存储器SRAM。物理层器件为WAC-013。这两种模块的区别只在于物理层收发器的不同，一个采用AMP公司生产的155Mbps双工光收发器，另一个采用普通的RJ45和PE-68517藕合线圈。所述非屏蔽双绞线155M和多模光纤模块二模块的总线接口逻辑控制译码和读/写，都采用PALCE22V10实现。
本实用新型工作组交换机的整机交换结构如图5所示，图中带“#”号的数字是实施例中端口标号，下面将结合主要部件的功能说明本实用新型特点和工作原理。
1.ATM物理层器件IDT77105IDT77105是基于信元的25Mbps物理层器件，它完成物理层中的传输汇聚子层(TC)和物理媒体相关子层(PMD)的功能，具有2个信元的发送先进先出(FIFO)缓冲器和2个信元的接收FIFO缓冲器；支持3类以上的非屏蔽双绞线UTP，通过ATM通用测试与操作接口(UTOPIA)与上层器件相连。
2.多模光纤/电物理层器件WAC-013WAC-013是基于多模光纤/电物理层器件SONET/SDH的155.52Mbps物理层器件，它是将异步的ATM信元流适配到多模光纤/电物理层器件SONET/SDH中，它即可以与光收发器相连，也可以与电收发器相接，WAC-013也通过UTOPIA接口上层器件相连。
3.信元复用/分路器WAC-185·完成25M到155M的复用和155M到25M的分路功能·复用和分路采用时分方式·基于权重的端口轮询复用方式·标准的UTOPIA接口，并提供UTOPIA level1到UTOPIA level2的转换·对输出信元在外部静态随机存储器SRAM中提供缓冲，最多可以缓冲4K个信元。其中WAC-185实现8路25Mbps端口到1路155Mbps端口的复用和分路功能。它采用加权轮循的方式访问8个端口。所带的2片32KB的静态随机存储器SRAM提供1024个输出信元缓冲器，这些缓冲器由8个输出端口共享，并采用基于链表的管理方式，每个端口设有高、中、低3个优先级队列，因此整个缓冲器被组织成24个队列，对于某一端口的输出信元，具体将其送到哪个优先级队列则由其上级器件WAC-187的2个优先级信号线来决定，WAC-187根据此信元对应的连接控制块中优先级信息来驱动这2个信号线。在WAC-185中，对于不同端口的信元，将利用VPI中的3个连续比特(软件可设)来标识，用000代表端口0，001代表端口1，…，111代表端口7；当从物理层接收到信元时，VPI中相应的位被设置成端口号，此虚通道标识(VPI)值与信元自身的虚通路标识(VCI)将共同决定信元在交换机中的路由；在输出信元时，将根据新的VPI值决定信元的输出端口号，并在发送前去掉VPI中的端口号信息；WAC-185与物理层器件IDT77105和其上层器件WAC-187都采用UTOPIA接口相连。
4.路由表器件WAC-187·自动完成对输入信头VPI/VCI的翻译，并查表生成新的VPWCI·支持1024到4096个连接·生成WAC-188所需的交换路由标签和多播信元的多播标记·提供拥塞控制·提供SRAM接口，该SRAM用于保存ATM路由表和对信元缓冲，最大配置为128K，可以缓冲最多6K个信元。其中在接收方向上(WAC185→WAC187→WAC188)，WAC-187将输入信元的VPI/VCI替换成新的VPI/VCI，并在信元前加上6字节路由信息(包括路由标签、多播项指针、排队优先级和多播翻译组指针)送往WAC-188，其中路由标签决定信元从WAC-188哪条出线输出，多播项指针决定是否在WAC-188中进行多播和如何多播，排队优先级决定了信元在WAC-188中哪个级别的队列中排队，多播翻译组指针由WAC-188出线上的WAC-187使用，以实现同一WAC-188出线的不同连接上的多播，即在本实用新型交换机中用于实现同一WAC-185上的25Mbps端口之间的多播；在WAC-187配置2片32K的静态随机存储器SRAM时，将提供512个输入信元缓冲器，这些缓冲器采用基于链表的管理方式，并组织成6个队列高优先级队列、多播队列、3个带宽比例队列(即按带宽呈比例地设置优先3个队列之间的优先级，可实现加权轮询调度)、操作与维护(OAM)信元队列，其中高优先级队列用于CBR和VBR连接，带宽比例队列用于ABR和UBR连接，多播队列用于各种多播连接。另外在WAC-187中将完成流量控制功能，如丢弃信元丢失优先CLP＝1(低优先级)信元、丢弃AAL5帧(早期分组丢弃算法EPD)和设置显式前向阻塞指示EFCI位等。
在发送方向上(WAC-188→WAC-187→WAC-185)，当接收到WAC-188来的信元时，首先判断是否为多播信元，如果是多播信元，则根据多播翻译组指针来拷贝信元并填入新的VPI/VCI值。然后将信元送到片内输出缓冲器(只有6个信元大小，分为高、多播和低三个优先级队列)中等待发送；多播翻译组位于外部随机存储器中，本实用新型中最多有512项；如果接收的是单播信元，则直接送到输出队列，等待发送。
在连接建立时，呼叫控制软件在WAC-187中为当前请求连接设置一个连接控制块，连接控制块中具有此连接的各种控制信息，如上述的路由信息、流量控制信息、服务类型、排队优先级控制信息等等。无论是接收信元还是发送信元，都将根据这些控制信息对信元进行操作，信元的交换和各种连接的QoS也是由这些信息决定的。
5.交换元素WAC-188·8个信元输入端和8个信元输出端，可以配置为8×8的OC-3模式或2×2的OC12模式·使用50MHZ的系统时钟，每端口交换速率155M，最大吞吐率1.2G
·内部提供32信元大小的信元缓冲区·256个多播信元组·反压式流量控制。其中WAC-188是采用中央排队的交换元素，其内部具有32个信元的共享存储器，也是采用基于链表的管理方式，并组织成5个优先级队列高优先级队列、多播队列和3个带宽比例队列(A、B、C)；与WAC-187-B的队列相同，高优先级队列用于CBR和VBR连接，带宽比例队列用于ABR和UBR连接，多播队列用于各种多播连接；对于从各输入端口接收到的信元，WAC-188将根据路由信息中的排队优先级把信元放入不同的队列；在输出信元时，如果是单播信元，则根据其路由标签将其发送到相应的端口上；如果是多播信元，则根据多播项指针所指的多播项值将信元发送到多个端口上；WAC-188内最多可以有256个多播项，其内容也是由呼叫控制软件在连接建立时填入的。
另外，WAC-188提供的反压控制机制，以防止内部队列的信元溢出，反压信号是向前一级芯片(WAC-187)发出指示，在下一个信元时间，不要再发送信元。
6.分段重组控制器SAR芯片uPD98401为支持高层协议，如UNI信令、NNI信令、LAN仿真和TCP/IP等等，交换机中也需要分段重组控制器SAR子层的芯片。uPD98401 SAR芯片的特点是①实现了AAL5分段重组控制器SAR子层和ATM层要求的功能；②用硬件支持AAL-5业务；③用软件支持非AAL-5业务；④最大可支持32K个虚通道；⑤有16个发送业务整形器，用于控制平均速率和峰值速率；⑥一个高速DMA控制器；⑦提供UTOPIA接口与物理层器件连接。
uPD98401与CPU之间的数据交换是通过uPD98401中的DMA控制器完成。CPU在系统存储器中为uPD98401分配三个区域发送缓冲器、接受缓冲器和信箱。其中信箱用于存放发送和接收指示信息。
当uPD98401发送数据时，uPD98401通过DMA方式读取存放在系统存储器中的用户数据(0～65535字节)，先填充一定字节(0～47字节)，使之成为48字节的整数倍；然后在数据尾加上CPCS-UU(公共部分会聚子层的用户到用户信息)、CPI(公共部分指示)、包长度和CRC-32，从而形成完整的AAL5的CPCS-PDU；将AAL5 CPCS-PDU分段成48字节的数据段；给每个48-字节的数据段增加5-字节的信元头，形成ATM信元。最后通过整形器将信元发送出去。uPD98401的接收过程是发送过程的逆过程。
在本实用新型交换机的性能方面，本实用新型进行了线吞吐量测试、丢包率测试和交直流拉偏测试。使用的测试设备有SMARTBITS-2000网络性能测试仪和DominoPlus网络协议分析仪。
·25M ATM端口线吞吐量测试用于验证本实用新型交换机25M ATM端口的传输能力。测试中，采用2台本实用新型交换机，2台微机(带有25MATM网卡)，利用DominoPlus协议分析仪监视两台交换机之间的传输速率。测试环境如图6-1。
在测试中，利用FTP传输大的数据文件(大于100M)，用协议分析仪检测传输的峰值速率。分别做三次实验，并取均值，结果为25.082992Mbps。可见，在考虑其它开销的(ILMI、OAM、信令信元的传输开销)情况下，25M ATM端口基本能够达到25.6Mbps的线吞吐量。
·155MATM端口线吞吐量测试用于验证本实用新型交换机155M端口的传输能力。在测试中，如图6-2所示，利用SMARTBITS-2000的AT-9155C(155Mbps的ATM光口卡)向本实用新型交换机的155Mbps端口发送数据，并利用DominoPlus从另一个155Mbps端口接收数据，记录峰值速率。分别做三次实验，并取均值，结果为149.760898Mbps，可见，在考虑其它开销(包括SONET帧头开销和ILMI、OAM、信令信元的传输开销等)的情况下，155MATM端口基本能够达到155.52Mbps的线吞吐量。
在测试中，25M ATM端口丢失率测试采用系统自测试程序来完成，测试的路径如图7-1所示。
测试原理CPU不断在上述闭环路径上发送数据包，根据接收回来的包来判断是否发生丢包和误码现象。由于上述路径包含了25M ATM端口在实际交换过程中的所有器件，因此，完全可以反映本实用新型交换机内部数据传输的丢失率情况。测试中分别考察在1分钟时间里(这是普遍采用的测试时间段)，包长取48、640和1500字节时的丢包现象。测试结果表明在三种情况下都没有发生丢包现象，可见本实用新型交换机的25M ATM端口在丢失率方面完全满足设计要求。
·155M ATM端口丢失率测试的路径如图7-2。
本实用新型交换机的155M端口丢失率测试与25M端口测试的原理和过程基本相同，测试结果也是没有发生丢包现象。
·直流电源拉偏直流拉偏是为了考察本实用新型交换机硬件系统的可靠性和稳定性。测试结果表明本实用新型交换机的直流工作范围达到5±5％，表明其硬件系统完全可靠。交流电源拉偏交流拉偏的目的在于考察本实用新型交换机电源系统的可靠性。测试结果表明本实用新型交换机的交流工作范围达到了220±10％，表明其电源系统完全可靠。
权利要求1.一种采用异步传输模式技术的局域网工作组交换机，包括电源模块，其特征在于由交换与控制、非屏蔽双绞线25M、非屏蔽双绞线155M和多模光纤四个功能模块组成，模块之间分别通过系统总线和数据交换通道相连，具体为(1)交换与控制模块，分为三部分1)对整机控制和管理，包括中央处理器CPU(HU28)；2条动态随机存储器DRAM(HU01～06×2)，快闪随机存储器FRAM(HU6)，只读存储器EPROM(HU8)，不挥发随机存储器NVRAM(HU2)，内部提供不掉电实时时钟；串口控制器(HU4)及与其它三个模块相连的系统总线接口，所述器件通过系统总线和数据交换通道相连，串口控制器(HU4)经电平转换至RS-232端口；2)ATM交换与控制，包括经系统总线和数据交换通道与其它三个模块信号相接的交换元素(HU26)，经第1ATM路由表器件(HU25)，至分段重组控制器SAR(HU39)，所述第1ATM路由表器件(HU25)配置2片32KB第1～2静态随机存储器SRAM(HU41～42)，分段重组控制器SAR(HU39)配置4片32KB静态随机存储器SRAM(HU44～47)；3)以太网接口，包括提供以太网链路层和物理层的以太网控制器(HU18)以及以太网收发口(HU9)；(2)非屏蔽双绞线25M模块提供了24个25Mbps ATM端口，分三部分，每部分为8路端口，分别由第1～8；9～16；17～24ATM物理层器件(U25～U28，U37～40；U29～U32，U41～44；U33～U36，U45～48)通过第1～3信元复用/分路器(U79；U81；U83)与第2～4 ATM路由表器件(U63；U64；U65)连接，第2～4 ATM路由表器件(U63；U64；U65)分别连接到交换元素(U26)的3个不同接口上，其中所述第1～3信元复用/分路器(U79；U81；U83)分别配置2片32K字节第7～8、第9～10、第11～12静态随机存储器SRAM(U78和U84；U80和U85；U82和U86)，第2～4ATM路由表器件(U63；U64；65)分别配置2片32K字节第13～14、15～16、17～18静态随机存储器SRAM(U61和U62；U67和U68；U60和U66)；(3)非屏蔽双绞线155M模块和多模光纤模块，分别通过物理层器件与ATM路由表器件相连，每片ATM路由表器件配置2片32KB静态随机存储器SRAM，所述ATM路由表器件通过交换通道与交换元素(U26)连接。
2.按照权利要求1所述采用异步传输模式技术的局域网工作组交换机，其特征在于所述ATM交换与控制部分第1～2可编程逻辑器件EPLD(U31、U27)，第1可编程逻辑器件EPLD(U31)实现对分段重组控制器SAR(U39)的访问控制和DMA操作控制逻辑，第2可编程逻辑器件EPLD(U27)产生交换元素(U26)和ATM路由表器件(U35)之间的信元传输所需的同步信号以及各芯片所需的软硬件复位逻辑。
3.按照权利要求1所述采用异步传输模式技术的局域网工作组交换机，其特征在于所述非屏蔽双绞线25M模块中具有第1～6可编程逻辑器件(U49，U51，U53，U55，U56，U58)分为3组，一组2个芯片，各组的逻辑相同，每组对应8个25Mbps ATM端口，其中一片负责8个物理层器件(U25～U28，U37～40或U29～U32，U41～44或U33～U36，U45～48)的接收控制，另一芯片负责发送控制，以实现8个物理层器件(U25～U28，U37～40或U29～U32，U41～44或U33～U36，U45～48)按一定的次序从/向第1～3信元复用/分路器(U79；U81；U83)接收/发送信元；负责非屏蔽双绞线25M模块与系统总线的接口控制器(U59)的控制，为现场可编程门阵列FPGA芯片，包括访问控制、地址译码和中断控制逻辑。
4.按照权利要求1所述采用异步传输模式技术的局域网工作组交换机，其特征在于所述对整机控制和管理部分现场可编程门阵列FPGA(U15)，所实现的逻辑包括动态随机存储器、控制器，中央处理器对外围资源的访问控制逻辑、系统总线控制逻辑、地址译码、中断控制器、Watchdog定时器、系统定时器；及杂散逻辑器件，如缓冲器、锁存器和各种驱动逻辑。
5.按照权利要求1所述采用异步传输模式技术的局域网工作组交换机，其特征在于所述非屏蔽双绞线155M和多模光纤模块二模块的总线接口逻辑控制译码和读/写。
专利摘要本实用新型公开一种采用异步传输模式技术的局域网工作组交换机。由交换与控制、非屏蔽双绞线25M、非屏蔽双绞线155M和多模光纤四个功能模块组成,模块之间分别通过系统总线和数据交换通道相连,其中:交换与控制模块分:对整机控制和管理,ATM交换与控制,以太网接口三部分;非屏蔽双绞线25M模块提供了24个25Mbps ATM端口,分三部分,每部分8路端口;非屏蔽双绞线155M模块和多模光纤模块,分别通过物理层器件与ATM路由表器件相连。它传输特性好、链路利用率高、可以实现与电信广域网无缝连接。
文档编号H04L12/42GK2484699SQ0124841
公开日2002年4月3日 申请日期2001年6月27日 优先权日2001年6月27日
发明者栾贵兴, 冷晓冰, 陈东, 赵有健, 侯东 申请人:中国科学院沈阳计算技术研究所