专利名称：Fdd及tdd模式雷克接收器的制作方法
技术领域：
本发明系有关于用于接收FDD及TDD模式之延长编码(spread-coded)信号之一雷克(RAKE)接收器。
在第三代行动无线世代(third mobile radio generation)UMTS(通用行动电信系统，universal mobile telecommunicationssystem)标准中，FDD(频分双工，frequency division duplex)模式系提供作为所谓的”未配对波段(unpaired band)”(其系对上行线路(uplink)方向及下行线路(downlink)方向具有分开之频带)，而TDD(时分双工，time division duplex)模式系提供作为”配对波段(paired band)”(其对该上行线路及该下行线路系使用共通频率(common frequency))。
由于在此两模式中范围广泛不同的展频因子(spread factors)(当TDD模式之最大展频因子等于16时，则大到512的展频因子可用于FDD模式)，因此为了一方面在FDD模式中尽可能确保低的信号处理复杂度(signal processing complexity)，而另一方面在TDD模式中尽可能提供一已知的QoS(服务质量，quality of service)，其必须使用不同的接收器形式以及不同的均衡器算法(equalizeralgorithms)。
在多模行动无线接收器中，其因此经常必须执行FDD模式之一具MF(相配滤波器matched filter)等化之雷克(RAKE)接收器，以及TDD模式之一具JD(联合侦测，Joint Detection)等化之多用户接收器(multiple subscriber receiver)。
雷克接收器及多用户接收器基本上系为不同之接收器概念，雷克接收器之基本原则是，由多路径传播所造成之信号干扰可藉由侦测经由各式传播路径所接收的个别信号版本，再藉由将此些信号版本与正确之时序(timing)结合在一起而加以抑制。多用户侦测的基本概念则是，藉由对这些用户信号详尽的侦测而消除其它有效(active)行动无线用户所造成之干扰，也就是说，其系利用其它用户之活动性所造成之干扰是已决定(而非任意噪音)的事实。
两不同接收器结构在多模行动无线接收器中之执行，系具有在生产成本方面的不利影响，再一方面，其亦具有如能源消耗之工业参数的不利影响。因此，有需要提供一共同(common)接收器结构，而其可于FDD模式及TDD模式皆可适用。
因此，本发明即是基于具体指出允许在FDD模式及TDD模式两者中接收操作之一共同接收器结构之目的，而本发明一更进一步之目标则是在于提供允许多模FD及TDD操作能尽可能简单之接收方法。
本发明作为基础之特征系藉由独立项申请专利范围而达成。
因此，根据本发明之接收器结构系为一在正常状况下具有二或更多雷克指(RAKE finger)之一雷克接收器。该雷克指具有一相关联之均衡器(equalizer)装置，而藉由使用该均衡器装置，在个别雷克指中处理之信号将可藉均衡器系数之使用而加以等化。根据本发明之均衡器则具有一选择性计算FDD及TDD模式之等化系数之装置，举例而言，基于频道频估(channel estimation)。根据本发明，在这个例子中，FDD模式之该均衡器系数系利用用于将被等化之信号之每一基片之多用户计算方法而加以计算，且系适用于此些信号上。
本发明所基于之认知是，倘若均衡器系数系每个基片皆加以计算(相较于在FDD模式中之情形)，并且系藉由均衡器装置而被施加至该雷克指中之信号时，则使用至今之用于以MF等化为基础之个别用户侦测的雷克接收器结构亦可用于多用户侦测(其在TDD模式中系为不可或缺)。正如将于接下来之文字中所做之更详尽解释一样，这使得用相较于传统雷克接收器而言仅有少部分实体改变之雷克接收器来实现JD均衡器成为可能。
根据本发明之一示范性实施例的优点是，其系提供一用于降低信号速率之单元，特别是一累加器(accumulator)，在每一雷克指之均衡器装置之信号路径上游，其中更提供一桥接该降低信号速率单元之装置，而该桥接该降低信号速率单元之装置即表示，于该均衡器装置之输入端之信号速率可选择性地设定为符码速率(symbol rate)(举例而言，其系为FDD模式中MF等化所需者)、或设定为基片速率(其系为TDD模式中JD或多用户等化所需者)。
根据本发明之雷克接收器之更进一步之有利的改进之特征在于，在该等化系装置之信号路径上游系提供一结合器(combiner)，以累加源自关联于相同实体频道之雷克指之输出信号，而该结合器系设计以于该TDD模式中实行从基片速率至符码速率之信号速率降低。这表示该结合器额外地在该TDD模式中作为一整合及倾印单元(integrate and dump unit)，其系累加在一个符码时间周期期间自该均衡器装置发射之加权基片，并且由于这样的结果而将信号速率自该基片速率转换至该符码速率。
根据本发明之该雷克接收器之更近一步有利的实施例变化之特征在于，一多任务器系连接至该均衡器装置(特别的是，其系以倍增栏(multiplication field)的形式)之上游，以及一解多任务器系连接至其下游。该均衡器装置之多任务操作表示两个或更多雷克指可以关联于该均衡器装置之一单一功能组件(乘法器，multiplier)。
较佳地的是，该计算均衡器系数之装置藉实行一强迫归零(ZF，zero forcing)计算，以决定于该TDD模式中之该均衡器系数。ZF等化系为用于计算该等化系数之一简单JD等化演算。
本发明更进一步具优势之改进系于附属项中有详细说明。
本发明藉由使用一示范性实施例并伴随所附之图式做为参考而于接下来的文字中做更详细地叙述，其中
图1其系显示之简化方块图，以解释根据本发明之一雷克接收器之基频区段(baseband section)结构；图2其系更详细显示如图1所示之电路区段RF及CB；图3其系更详细显示如图2所示之该电路区段CB；以及图4其系显示一图例说明以藉由一雷克接收器解释JD等化。
如图1所示，根据本发明之一雷克接收器之该基频区段系具有一输入内存IN_RAM，而一包含一复合资料流r之信号系供给至此。该输入内存IN_RAM系提供该资料r之缓冲储存。
该基频资料r系以正常方式产生，举例而言，以一外差阶段(heterodyne stage)(未显示)，而此包含，举例而言，一射频混合阶段，其系自经由天线接收之一信号产生模拟之同相位(in-phase)(I)及正交(Q)信号组件，并且藉由频率混合而下混合(down-mixes)此些信号组件至一适合的中间频率或基频，该已下混合之模拟I及Q信号组件系藉由模拟/数字转换器而加以数字化，举例而言，该数字化系使用一2/Tc的取样率而加以完成，其中Tc系为该所接收之资料信号之基片时间周期。用于CDMA多路存取(multipleaccess)之展频码(spreading codes)之个别基片可因此而加以分开(在UMTS行动无线系统中，该基片时间周期Tc系等于0.26μs，也就是说，一2/Tc的取样率对应大约8MHz)。
已数字化之I及Q信号组件系接着同样藉由一数字低通滤波器(low-pass filter)之已知方式而加以平滑化，以及，若合适的话，其频率系藉由一频率校准单元(frequency correction unit)而加以校准。
一搜寻及同步化单元SE系存取储存于该输入内存IN_RAM中之资料r，而此存取系以对已包含于该数据之导频符号(pilot symbol)或已自该数据信号中分离出来之导频符号的评估作为基础；该搜寻及同步化单元SE并辨识经由不同传播路径所接收之不同信号版本之数据结构，以及辨识该信号版本之时序。
由该搜寻及同步化单元SE所决定并相关于不同信号版本之发生及数目之路径信息ADDP系传递至该输入内存IN_RAM，以及同步信息Sync系供给至该雷克接收器之一雷克指区段RF。
该雷克指区段RF包含两个或更多雷克指，该资料r系以之后将会更详细解释的方式，而藉由该路径信息ADDP分布于不同雷克指之间，该同步信息Sync则会造成此资料在该雷克指中被同步化。
一加权单元WG，其系配置于该雷克指区段RF内，并由一硬件倍增栏(hardware multiplication field)所产生，且系加权在该个别雷克指中之该信号。该加权单元WG系被供以由一计算单元CU所计算之均衡器系数。
自该个别雷克指所输出之信号系于该雷克指区段RF之输出端产生，此些输出信号系供给至遵照一雷克接收器之正常结构配置的一结合器CB(举例而言，一最大速率结合器(maximum ratio combiner))。该结合器CB系将在该个别雷克指中进行处理及关联于一单一实体频道之那些信号相加，并发射一已评估资料符码流。也就是说，表示传输自一传输器之资料符码s之重现，正如于该接受器端所决定的一样。
该雷克接收器之该基频区段，如图1所示，亦具有一频道评估器CE，其系决定所接收实体频道或频道以及其不同传输路径之离散脉冲响应(discrete impulse responses)。
为了计算均衡器系数，藉由该频道评估器CE所决定之该离散时间脉冲响应系传递至该计算单元CU，而该计算单元CU系计算该均衡器系数，以作为倾向于藉由该雷克接收器实现之该操作模式(FDD或TDD)之函数。该所需之操作模式系经由选择开关SEL而加以设定，而所选择之操自模式则不仅发出信号通知该计算单元CU，亦发出信号通知该雷克指区段RF及该结合器CB。
于该行动无线系统中可获得之展频码CSP以及扰码(scramblingcode)CSC系储存于一码内存CDS中，而这些码之码组件系被交付为基片，这些码不仅可用于计算该均衡器系数之该计算单元CU，更可用于该雷克接收器之该雷克指区段。
图2系更详细显示如图1所示之该雷克指区段RF以及该结合器CB。
正如由图2可见，该雷克指区段RF具有，举例而言，八个(硬件)雷克指，而于输入面，这些雷克指的每一个系具有一随机存取内存RAM 1-8，于其下游具有一时变内差器(time-variantinterpolator)TVI 1-8，以及，当信号路径继续，一多任务器M 1-8，一整合及倾印单元ID 1-8，和已提过之该加权单元WG，而该整合及倾印单元ID 1-8之每一个系可分别经由开关S 1-8而桥接。如图2所示及之后将会更详细叙述，该加权单元WG可随意的具有一多任务器MUX连接至其上游，以及一解多任务器DMUX连接至其下游。
操作该雷克指区段RF之方法如下所述一开始，让我们考虑在一FDD模式中传输自一单一用户之信号的接收。雷克接收器的基本原则就其本身而言系为，每一个雷克指系透过空气介质而关联于一个，而且仅一个路径(次信道subchannel)。这表示，所接收之传递至该个别雷克指之输入端之数据项rP1、rP2及rP8系代表一个且相同之已传输信号之不同版本，而该已传输信号系已透过空气接口并经由不同传输路径P1、P2、...、P8而达到该接收器。
取样值(该资料r)细分成个别路径组件rP1、rP2、...、rP8系于对该搜寻及同步单元SE之控制之下藉由该路径信息ADDp而达成，ADDp代表储存着相关于相同传输路径之取样值于其中之该输入内存IN_RAM中之地址面积(address area)，而这表示，取样值系于一路径相关之基础上，读取自该输入内存IN_RAM，而且该对应的数据项rP1、rP2及rP8系传递至该个别雷克指，该路径信息ADDp亦传递至该频道评估器CE。
发射自该搜寻及同步单元SE之该同步信息Sync系包含每一个雷克指之信号及μ。该信号代表该内存RAM 1-8之个别已时间控制之读取指示，而有该个别雷克指对Tc准确性之粗略同步化的结果。
精细的同步化则是以该内差器TVI 1-8藉由对在个别雷克指中之取样值进行内差以作为该个别内差信号μ之一函数而达成。该内差信号μ系藉由，举例而言，在该搜寻及同步单元SE中之一早/晚相关器(early/late correlator)而加以决定。
该取样值之内差系允许在每个雷克指中之取样率被降低至1/Tc，也就是说，每一个基片系由一个信号值作代表。该内差器TVI 1-8之该信号下游系与至少Tc/2之正确性一起同步化。
综上所述，该内存RAM 1-8以及该内差器TVI 1-8提供了对提呈至多路径传播之一用户信号之不同路径延迟时间之补偿。
举例而言，MF等化系于FD模式中实施，而为了此一目的，产生于该内差器TVI 1-8之输出面之信号系首先藉由乘法器M 1-8而解展频(despread)(展频码CSP)以及解扰密(descramble)(扰码CSC)，而此系藉由将此两个码序列直接、一个接着一个基片的(chip-y-chip)增加至该信号(其与在基片时脉率相同)之上而做到。
该开关S1-S8系为打开的，该已解展频及解扰密之资料信号系于一符码时间期间藉由该整合及倾印单位ID1、ID2、...、ID8而加以累积，该累积则会导致于每个雷克指中之该信号速率被降低至值1/Tc。
该符码时间期间Ts系取决于所使用之该展频码CSP之展频因子Q，而该展频码Q则代表每个资料符码之基片数目，也就是说，Q＝Ts/Tc。在UMTS之FDD模式中，Q可视为介于2至512之间之值。
现在于符码时脉率之该已路径相关之资料符码系以该加权单元WG中之乘法器MUL1、MUL2、...、MUL16藉由于该符码时脉率发射自该计算单元CU之对应MF均衡器系数而倍增。在此处理中，每一个资料符码系藉由一个均衡器系数而倍增。
乘法器MUL 1-16之数目应该加以选择，因此，即使对一低展频因子Q一可以获得足够的倍增能力，16个乘法器MUL 1-16系使用于目前的例子中。既然该雷克指的倍增可能会导致其有效数目大于乘法器MUL 1-16至数目(之后将有更详细之解释)。源自该个别雷克指之信号则会经由一多任务器MUX以及适合的缓冲储存，未于此介绍，而分布于该乘法器MUL 1-16之间。该解多任务器DMUX再次在该个别乘法器MUL 1-16反向该信号之结合，路径相关之信号因此再次产生于该解多任务器DMUX之输出端上。
该结合器CB具有，举例而言，四了累加器AC1、AC2、AC3、AC4，每一个个别的累加器AC1、AC2、AC3、AC4系如一最大比结合器(maximumratio combiner)一样的操作，也就是说，其再次的将产生于该雷克指区段RF之输出端之该路径版本一起联合起来，以形成一用户信号。若仅侦测到一个单一的用户信号(亦即，在FDD模式中，仅相关于此用户信号之信号版本是于该雷克接收器中处理)，则仅需要一个累加器，举例而言，AC1。已经以此法联合之信号系暂时储存于一缓冲储存(buffer store)BS中，然后形成已重建、传输之用户信号。
在TDD模式中，用于多用户等化之该雷克指区段RF之操作方法不同于如上所述该FD模式首先藉由取样值r分裂于该个别雷克指之间之操作方法，在这个例子中，该雷克指并不透过空气接口而关联于特定之路径，也因此该雷克指并没有所有皆于一路径特定之基础上同步化。
代替这个，仅一第一雷克指同步至一个频道，而在每个例子中之一个符码时间期间之一固定的相关时间差距(offset)，亦即Q基片，系设定于剩余之指之间，而此可藉由，举例而言，所有其它雷克指之每一个系存取与有关于先前指之时间差距Tc·Q一起储存于内存RAM1、RAM2、...、RAM8中之资料，这些资料数据项系相同的，即表示储存于内存RAM1、RAM2、...、RAM8中之资料在每个例子中系包含该取样值r。
一个与该FDD模式更进一步的不同是，正如之前已经提到的，JD均衡器系于TDD模式中实行，TDD模式与FDD模式间主要的不同在于，该加权单位WG系操作于该基片时脉率，亦即，该计算单元CU系一个接着一个基片地计算该均衡器系数，而且该加权单元WG将此些一个接着一个基片倍增至该雷克指中之信号，该已接收之信号之解展频及解扰密系于TDD模式之等化处理期间实施。
由于如此，并没有实施藉由在TDD模式之乘法器M1-8之解展频/解扰密，而该整合及倾印单元ID 1-8系藉由关闭TDD模式中之开关S1-8而加以桥接，这会导致源自该内差器TVI 1-8之输出信号依然于该多任务器MUX之输入端处于基片时脉率1/Tc。
所侦测之用户信号的组件系藉由于该加权单元WG之信号路径下游中之累加器AC1-4而连接在一起，在这些例子中一样，每个累加器A 1-4系关联于一个用户信号或频道，并且系相关于此，如在FDD模式一样，而实行一MRC操作，然而，在TDD模式中，每个累加器AC1-4系操作作为一整合及倾印单元，亦即，其将源自该基片时脉率之信号降低至该符码时脉率。
相较于可能之信号率(基片率或符码率)，使用于分别单元之处理频率可在两模式中皆不同，而这可完成，特别是藉由该雷克接收器中之哪一个硬件函数单元系加以多任务，并且系因此被使用”超过一次”，而这将于之后文中随着图1及图2所举之适合于雷克结构之多模操作的设计而加以解释。
此系基于如图2所示之该雷克接收器之基频区段系包含八个硬件雷克指、十六个硬件乘法器MUL 1-16、以及四个硬件累加器AC1-4之假设，另一个假设是每一个(硬件)雷克指系四倍多任务(未显示)，因此，可有效获得三十二个雷克指(八个真实指及二十四个虚拟指)，再者，每个雷克指系以一两频道为基础而形成(同样未显示之方式)，因为，如前所述，数据项rP1、rP2、...、rP8之I及Q组件必须在每个例子中皆加以处理。若其亦记得一复合倍增操作系包含四个真实倍增操作，则将被在两模式中藉由该加权单元WG中之乘法器MUL 1-16而实施之倍增操作之数目如下所述FDD模式256个真实倍增操作(4个真实倍增操作x2个组件x32个指)必须于每个符码时间期间Ts＝Q·Tc操作，而既然最大信号率1/Ts＝1/(2·Tc)＝2.048MHz系由于Q＝2所造成，则所有的256个真实倍增操作必须在最糟的状况下(Q＝2)于Ts＝488ns之范围内实施。若有16个倍增器MUL 1-16，则接着，一个倍增必须最迟在3.05ns后完成，而此一状况系满足一处理频率32MHz。
TDD模式64个复合倍增操作，亦即256个真实倍增操作必须于每个基片时间期间Tc操作，而256个倍增操作必须因此以一基片率1/Tc＝4.094在244ns内完成，结果，既然当有16个乘法器时，一倍增操作必须最迟在15.25ns后完成，则该倍增字段MUL 1-16必须于一处理频率64MHz加以计时。
这表示，在FDD模式中该加权单元WG所需要之该处理频率系取决于该展频因子Q，并且系为32MHz/Q，受到所述之先决条件的限制，在TDD模式中通常是64MHz，而不无关于该展频因子Q。
图3系更详尽的显示该结合器CB。正如可见于图3，每一个复合累加器AC1-4系被设计以为两频道累积该I及Q组件，正如之前已经说过，每一个复合累加器AC1-4系关联于一个且仅一个实体频道，举例而言，DPCH(非指定实体控制频道，Dedicated Physical ControlChannel)。每一个累加器AC1-4系包含一致能单元FE，一加法器SU，一解多任务器DM，而缓冲储存PM1、PM2，以及一多任务器MU，其输出系传递至该致能单元FE。
pi代表关联于一第i个实体频道之有效(真实及虚拟)雷克指之总数，该数目pi系对应于此一频道所侦测到的路径数，而使用于此频道之展频因子系表示为Qi(用于该频道之该展频因子可比不同)。
在关联于第i个实体频道之累加器ACi，i＝1，...，4，之输入端，相关于此频道之资料率Ri＝pi/(Qi·Tc)系发生于FDD模式中，亦即，pi安排该符码率之时间(因为pi等化之资料符码必须于每个符码时间期间加以联合)。在TDD模式中，位于一累加器输入端之该频道相关之数据率Ri系通常为pi/Tc(pi等化之基片必须于每个基片时间期间加以联合)。
在FDD模式中，位于一累加器输出入端之该频道相关之数据率ACi1/(Qi·Tc)＝1/Ts，因为pi个输入资料符码系联合以形成一资料符码，该联合资料符码系于该符码时脉率处未扰码的发射。
在TDD模式中，该信号时脉率系于一符码时间期间藉由累积个别基片而转变成该符码时脉率，该累加器AC1-4系因此不仅是用于源自不同雷克指之信号的联合，更进一步作为在该TDD模式中之一整合及倾印单元。在TDD模式中，于该累加器输出端之该频道相关之数据率系亦为1/(Qi·Tc)＝1/Ts。
一用于实线JD等化之雷克接收器结构之使用，系基于一JD传输之系统矩阵可被映像于已过度取样Q次之一雷克接收器之系统矩阵上的事实，而这将于下文中进行解释源自第k个用户之传输频道系藉由在基片时脉频道模式表现为矩阵向量形式之一规模Ws·Q×(Ls+Ws-1)之矩阵AG(k)而加以描述，而此系同时描述传输器端藉由将展频码及扰码增加至将被传输之资料符码s之信号处理，以及于经由空气界面传输期间所遭遇之信号失真两者，Ls代表在符码中之频道长度，亦即，该频道内存所考虑之符码数，以及Ws系代表等化处理所考虑之(可选择)符码数。在对应之方式中，L系代表以该基片时脉频道模式为基础之基片中之频道长度，以及W系代表等化处理所考虑之基片数(基片中均衡器之长度)。因此，Ls＝ceil{L/Q}以及Ws＝ceil{W/Q}，其中ceil{·}系驱集至次一个较高之整数，上标T代表移位之向量或移位之矩阵，以及下标则代表变量系为一复合值。
第k个用户之将被传输的包含Ls+Ws-1个资料符码{s‾n-Ls+1k,...,s‾nk,....,s‾n+Ws-1k]]>之序列系藉由相关于第n个时间步骤之规模(Ls+Ws-1)×1之该(栏)向量s‾n(k)=(s‾n-Ls+1k...s‾n+Ws-1k)T]]>而以向量矩阵之方式加以描述。
至于相关于第n个时间步骤之所有的K个用户，即所谓的所有已传输资料符码之”联合”向量，系利用下式形成s‾n=(sn(1)T…sn(k)T…sn(K)T)T]]>方程式(1)此联合”向量系具有K·(Ls+Ws-1)×1之规模。
该已传输之数据符码系被展频编码，并每一个系经由两个或更多路径而被传输至该接收器，以及系藉由JD而于该处被等化。
在接收器中，藉由相对于该时间步骤n之第k个用户所传输之资料符码之重建方程式 系如下所示 其中rn＝AGsn方程式(2)在这个例子中，整个多用户系统包含K个用户(包含展频编码以及发生于信号传输期间之信号失真)系藉由所谓的多用户系统之规模Ws·Q×K(Ls+Ws-1)之矩阵AG而加以描述。
向量rn系代表于基片时脉率所接受之资料，源自第k个用户之所接收之资料之接收器端JD等化，系于此模式中藉由规模1×Ws·Q之一均衡器矩阵m(k)而加以提供，而该矩阵系以该计算单元CU所评估之频道系数为基础而加以计算，该均衡器矩阵m(k)之Ws·Q个组件系为第k个用户之均衡器系数，该均衡器矩阵m(k)之计算规则系取决于所选择之均衡器演算式，而这将于随后ZF等化之例子中加以描述。
多用户系统矩阵AG系以下述的方式，于个别用户中由规模Ws·Q×(Ls+Ws-1)之系统矩阵AG(k)所获得A‾G=[A‾G(1)A‾G(2)…A‾G(K)]]]>方程式(3)该多用户系统矩阵AG系藉由下式而加以定义 方程式(4)其中A′(k)于一般例子中系为之一规模Q×Ls之矩阵，而为了改善代表的方式，特定的Ls＝2的例子系表示于此处引号中(亦即规模为Q×2)。
A‾′(k)=a‾Q+1(k)a‾1(k)a‾Q+2(k)a‾2(k)······a‾Q+L-1(k)a‾L-1(k)0a‾L(k)······0a‾Q(k)]]>方程式(5)在矩阵A′(k)中之组件系自分别所使用之展频码及频道特征而获得a(k)＝c′(k)h(k)T方程式(6)在这个例子中，a‾(k)=(a‾1(k)...a‾Q+L-1(k))T]]>系为一规模(Q+L-1)×1之向量，以及C′(k)系为藉由处于考虑状态之第k个用户之展频码CSP所产生之矩阵，在此个例子中，c‾(k)=(c‾1(k)...c‾Q(k)).]]>
c‾′(k)=c‾1k0…0·c‾2kc‾1k····c‾2k··c‾Qk····c‾Qk0··c‾1k·c‾2k···00c‾Qk]]>方程式(7)其规模(Q+L-1)×L。
h‾(k)=(h‾1k...h‾Lk)T]]>系为形成自第k个用户之长度L之频道脉冲响应h1k，h2k，...，hLk的(栏)向量(，正如先前所述，L代表在基片中之频道长度(频道内存))。
为了简化表示的式子，其系假设没有使用扰码。
一传输系统类似的叙述(但相关于区块接着区块(block-by-block)之数据传输)系已从习知技术了解，并于1977年，B.G.TeubnerVerlag，P.Jung所着之Stuttgart”Analyse und Entwurf DigitalerMobilfunksysteme”(Analysis and Design of Digital Mobile RadioSystem，数字行动无线系统之分析及设计)之第188-215页中有详细描述，此一文献参考系已参考形式包含于本文件之标题。
很明显的，计算源自第k个用户之一已传输资料符码所需之该”均衡器”m(k)系包含长度Ws之Q个”次均衡器(sub-equalizer)”，这表示，与Q次过度取样一起操作之雷克接收器系为JD等化所需要者，而由上述之分析亦明显可知，解展频系为等化处理之一整合组件。
在这个ZF等化之例子中，该均衡器系数(亦即该均衡器向量m(k)之组件)系藉由解下列方程式系统而加以计算m(k)AG＝ζj方程式(8)在这个例子中，ζj系为一1×K·(Ls+Ws-1)(列)向量，其预先决定一特定第k个用户之ZF状态。该ZF向量ζj可由下式表示ζj＝(0…010…0) 方程式(9)当在第j个位置，则表示为j＝(k-1)(Ls+Ws-1)+1，...，k(Ls+Ws-1)图4系显示当Q＝4、Ws＝3、Ls＝3(在这个例子中，L及W系为11)以及K＝1时， 之计算，其系藉由详细表示之以系统矩阵AG、均衡器系数m1至m12、(藉由一个用户，在符码率)传输之数据项Sn-2至Sn+2、(在基片率)接收之数据项r1至r12、以及第n个时间步骤所评估之资料符码 (底线系忽略)等为基础之雷克接收器而加以计算。雷克接收器之过度取样Q次之一个且仅一个指系用于每Q个基片，雷克指#1处理第一个接收之Q个基片，雷克指#2处理Q个基片所延迟之第二个Q个基片..等等，这表示，至每个雷克指之输入信号系为已被过度Q次取样的信号，每一个取样值系包含关于所传输之资料符码而言相同的信息，但关于所使用之展频码(和扰码，若适当的话)以及传输频道而言不同之信息。
ZF等化以及解方程式(8)之可能方法系于德国专利申请号DE 10106 391.1中有更详细之描述，并以包含于本文件中做为参考。
权利要求
1.一种用于接收信号之雷克(RAKE)接收器，其系于FDD及TDD模式中以基片序列加以展频编码，包含--二或更多雷克指(RAKE finger)(RAM1-8、TVI1-8、M1-8、S1-8、ID1-8)；--一均衡器装置(WG)，其系关连于该雷克指，以利用均衡器系数而对于个别雷克指中处理之信号进行等化；--一装置CU，其系用以选择性地计算该FDD及该TDD模式之该均衡器系数；--一该TDD模式之该均衡器系数系使用一适用于将被等化之该信号之每一个基片之多用户法而加以计算，并且应用至此些信号上。
2.如申请专利范围第1项所述之雷克接收器，其特征在于--一用于降低信号速率之单元(ID1-8)，特别是一累加器，其系在每一个雷克指(RAM1-8、TVI1-8、M1-8、S1-8、ID1-8)中被提供于该均衡器装置(WG)之信号路径上游；以及--一用以桥接该用于降低信号速率之单元(ID1-8)之装置(S1-8)。
3.如申请专利范围第1或2项所述之雷克接收器，其特征在于--至少一解展频装置(M1-8)，特别是一乘法器，其系用以解展频于该雷克指中处理之该信号，且系被提供于每个雷克指中该用于降低信号速率之单元(ID1-8)之信号路径上游；以及--此解展频装置(M1-8)于该TDD模式中系为无效。
4.如先前申请专利范围其中一项所述之雷克接收器，其特征在于--一结合器(combiner)系提供于该均衡器装置(WG)之信号路径下游，并且系用于累加源自关连于相同实体频道之雷克指之输出信号；以及--该结合器(CB)系设计以实行于该TDD模式中自基片率降至符码率之信号速率降低。
5.如先前申请专利范围其中一项所述之雷克接收器，其特征在于--一多任务器(MUX)系连接至该均衡器装置(WG)之上游，以及一解多任务器(DMUX)系连接至其下游。
6.如先前申请专利范围其中一项所述之雷克接收器，其特征在于--一用于计算该均衡器系数之装置(CU)系设计以利用一强迫归零(zero-forcing)计算方法而决定该TDD模式中之该均衡器系数。
7.如先前申请专利范围其中一项所述之雷克接收器，其特征在于--该均衡器装置(WG)系为一配置于该雷克指(RAM1-8、TVI1-8、M1-8、S1-8、ID1-8)内之倍增栏(multiplication field)(MUL1-16)，并且经由此一装置，将被等化之该信号系藉由该均衡器系数而加以倍增。
8.一种藉由一雷克接收器(RAKE receiver)接收于FDD及TDD模式中以基片序列(chip sequences)所展频编码(spread-coded)之信号之方法，其中该雷克接收器系包含一均衡器装置(WG)，其系藉由使用均衡器系数而用以等化于各个雷克指中进行处理之信号，该方法包括下列步骤--选择FDD模式及TDD模式其中之一；--计算均衡器系数以作为该所选择之模式之一函数，其中，该TDD模式之该均衡器系数系藉由使用一适用于将被等化之信号之每一个基片之多用户法而加以计算；以及--一个接着一个基片地施加该已计算之均衡器系数至该TDD模式中将被等化之信号之基片上。
9.如申请专利范围第8项所述之方法，其特征在于--一强迫归零方法系用以计算该TDD模式中之该均衡器系数。
全文摘要
一雷克接收器系被设计以于FDD及TDD模式中接收展频信号，此雷克接收器包含两个或更多个雷克指，而该等雷克指系具有一均衡器装置(WG)，以等化于该雷克指中处理的信号。均衡器系数系藉由一计算装置(CU)而选择性地为FDD模式或TDD模式执行计算。在TDD模式中，该均衡器系数系藉由使用一用于将被等化之信号中之每一个基片之多用户法而加以计算。
文档编号H04B1/707GK1599986SQ02809957
公开日2005年3月23日 申请日期2002年3月25日 优先权日2001年5月14日
发明者P·荣格, J·普莱钦格, M·施奈德, T·鲁普里奇, T·凯拉 申请人:因芬尼昂技术股份公司