专利名称：具有可变带宽锁相环路和非线性控制通路的定时恢复的制作方法
技术领域：
本发明总的来说涉及可以解决数据密度的大范围变化、大频率范围内的大幅度抖动、以及不完善均衡的通信系统，例如T1网络。更具体地，本发明涉及一种定时恢复系统，它包括具有可变带宽环路滤波器的线性锁相环路(“PLL”)以及具有非线性控制的三个比例通路。
背景技术：
随着在大规模计算环境中所利用的网络的用途和变化的蓬勃发展，近年来网络应用已经变得非常普遍。相应地，为了提高这些网络系统的质量，已经在相关技术中取得了很多进步。例如，用于T1信道服务单元(CSU)的完全集成的收发器和综合业务数字网(ISDN)基群速率接口应用已经为本领域所公知，且目前在商业上可用。这些设备对于例如T1网络系统中的定时恢复这样的网络应用非常有用。但是，存在着妨碍这种系统在通信网络和其它网络应用中提供更好的抖动容限以及理想质量的障碍。这些障碍包括特别大的幅度抖动、数据密度的大范围变化、大量的电缆衰减，和不完善的均衡。
抖动是用于描述在通信系统中由于信号偏离其参考定时位置的变化而引起的失真的通用术语。在理想系统中，比特在等于比特重复时间的整数倍数的时间增量时到达。但是，在实际的系统中，数据脉冲到达的时间偏离了这些整数倍数。这种偏离可能导致数据传输中出现错误，特别是当以高速传输数据时更是如此。这种偏离或变化可能是数据的幅度、时间、频率或相位的变化。抖动的发生可能源于多种原因，包括符号间干扰、发射器和接收器时钟之间的频率差、噪声，以及接收器和发射器时钟发生电路的非理想特性。
由于下列几个原因，抖动在数字通信系统中是特别重要的问题。首先，抖动导致在非最佳采样点对接收到的信号进行采样。发生这种问题会降低接收器的信噪比，从而限制了信息率。第二，在实际的系统中，每个接收器都必须从输入数据信号中提取它的接收采样时钟。抖动使得这项任务变得更为困难。第三，在使用了存在于链接中的多个转发器的远距离传输系统中，抖动将会累积。
通常以单位间隔(“UI”)来测量抖动幅度，其中1UI等于比特重复时间的一个周期。例如，在T1网络中，1UI等于648微秒，而在E1网络中，1UI等于488微秒。抖动的正常范围可能根据特定应用而变化很大。对于T1系统，通常对于10Hz和40KHz之间的抖动频率输入抖动被限制为大约为5UI峰-峰值，而对于8KHz和40KHz之间的抖动频率，输入抖动将被限制为0.1UI峰-峰值。但是，T1接收器通常必须能够容许在10KHz和100KHz之间为幅度高达0.4UI，而在300Hz时大到28UI这样的正弦抖动，以便实现网络互用性。
因此，需要一种可以提供改进的抖动容限的定时恢复系统，特别是对于那些必须管理数据密度中的大范围变化以及大频率范围内的大幅度抖动的系统。
图1A和1B示出根据本发明实施例的具有三个非线性比例通路的数字锁相环路的方块图；图2示出根据本发明实施例的第一非线性比例通路的方块图；
图3示出一眼图，描述了图2的非线性比例通路的操作；图4示出根据本发明实施例的第二非线性比例通路的方块图；图5示出根据本发明实施例的机器可读程序码的流程图；图6示出根据本发明实施例的接收器电路。
实施例描述在本发明的一实施例中，提供了一种定时恢复系统。该系统包括一具有可变带宽环路滤波器的PLL、几个数据相关增益单元和三个具有非线性控制的比例通路。即使在数据密度大范围变化且在大范围频率范围内存在大幅度抖动的情况下，系统也能提供改进的抖动容限。所包括的环路滤波器和相位检测器的增益都可以随着频率和数据密度而改变。可以根据所接收到的数据模式和相位误差幅度来对相位进行直接、未滤过的调节，以降低环路等待时间并使PLL的环路增益瞬时和快速提高。也可以根据在长零字符串期间累加器输出的第一微分项的符号，对相位进行直接、未滤过的调节，从而帮助在及时非常低的数据密度的情况下也能保持跟踪。
在本发明的另一实施例中，提供了一种改进通信网络中的抖动容限的方法。提供一种具有三个非线性通路和一PLL的通信网络。数据输入到该通信网络。根据来自输入数据的数据眼(data eye)的中心的数据采样和来自半波特时间之后的输入数据中的相位采样，估算相位误差。然后将该相位误差与恢复后的数据符号相关联。然后将该相关联后的相位误差乘以一增益。利用环路滤波器对该相乘和相关联之后的相位误差进行过滤从而产生一个输出。将该输出与来自非线性通路的输出相加以产生一累计输出。最后，将该累计输出转换为时钟相位信息。
系统最好实现PLL，该PLL可以是任何适当阶次的PLL。例如，二阶PLL可用于本发明的多个实施例。PLL是一种反馈控制系统，用于将本地时钟的相位锁定到输入信号的相位。PLL通常包括一相位检测器，该相位检测器的输出与输入相位和所包括的压控振荡器(“VCO”)或数字控制振荡器(“DCO”)的输出相位之间的差成比例；一环路滤波器，该环路滤波器的输出与输入成比例但具有某些希望的频率特性；以及VCO或DCO，它的输出相位与积分后的输入电压成比例。
可以将PLL的元件实现为模拟或数字电路。在操作中，相位检测器计算误差(即，输入和本地相位之间的差)，然后利用环路过滤器对误差过滤并将其提供给VCO，该VCO相应地改变其自身的输出相位。由于全面负反馈的缘故，因此PLL趋向于将误差信号驱动为零，从而迫使VCO的输出相位等于输入相位。
PLL的阶次取决于其中所包括的积分操作的次数。VCO或DCO提供一个积分。因此，在环路滤波器中不包括积分器的PLL具有一阶次。本发明实施例中可能包括的二阶PLL在环路滤波器中包括一个积分器。
PLL可以为很多应用提供良好的抖动容限。但是，某些应用，例如T1系统中的定时恢复需要在存在非常大幅度的抖动时能够提供良好的抖动容限，该大幅度抖动可能在300Hz到100KHz的频率范围内。另外，这些系统必须可以解决数据密度中的大范围变化、大量电缆衰减、以及不完善的均衡。这些障碍的组合使得定时恢复PLL的设计变得非常困难。在基于数字信号处理器技术的系统中还存在的另一种障碍，即采样始终和定时恢复的输出之间的等待时间可能很大。
对于具有这些障碍的系统，可以通过为PLL增加多个非线性比例通路来提高定时恢复的性能，这些非线性比例通路也被称为变速器。图1所示的优选定时恢复系统100包括三个这样的通路1、2和3。该系统包括数据密度检测器4，它监视接收到的数据密度并调节线性增益102和相位检测器增益9，从而在数据密度变化的同时保持恒定的增益和带宽。该系统还包括一频率检测器5，该频率检测器5检测输入定时抖动的频率并调节PLL的带宽，从而在较宽的频率范围内最大化抖动容限。
参照图3说明该操作，图3示出一眼图。本领域技术人员应当知道眼图通常作为用于估计通信系统中的随机信号的信噪比的方法。眼图通过在发送随机数据并将所有接收到的轨迹彼此重叠的同时，以固定时钟(通常与发送时钟同步)对所需信号进行采样来产生。人们通过观察该眼图可以估算在比特判断(bit decision)中出现错误的可能性。
例如，如图3所示，当本发明的定时恢复系统正确操作时，采样点304正好在眼睛的中心，而且判断阈值(+/-0.5V)和信号之间的距离最大。可能触发第一变速器1的第一和第二转换301和302分别与数据采样一起由正相位误差305和相位采样306来指示。假设将发射器的均衡设计为提供合理脉冲形状(即，与升余弦脉冲相似从而在比特率的整数倍处具有最小幅度的形状)，则通过明智地选择数据采样将要与之进行比较的阈值，可以选择触发该变速器所需的相位误差量。优选地，本系统中的第一变速器1的阈值为约0.27V。各次校正所提供的相位调节量由变速器1增益值来设定。
图1a和1b示出了优选的定时恢复系统100的方块图。该系统的核心是一数字PLL，该数字PLL可以包括相位检测器6、比例脉冲积分环路滤波器(101、102、103、104、105、106)以及数字控制的振荡器112。图中示出的该环路滤波器包括累加器(104、105、106)以及线性增益器102、积分器通路增益器103和第一求和节点101。该累加器可还包括积分求和节点105、延迟元件106、积分器泄漏(integrator leakage)元件104。这里，该数字控制的振荡器112可以是数模转换器(“DAC”)112。
该优选定时恢复系统100还可以分别包括变速器1和3各自的增益变量15和12；变速器1、2和3各自的乘法器16、18和22；变速器1和2各自的阈值13和14；变速器3的增益元件21以及比较器23。优选地，系统100还包括相位误差比较器17、求和节点19、时钟输出端20、微分器求和节点24、延迟元件25以及求和节点26。
在操作中，相位检测器6优选地根据输入信号的两个采样来估算相位误差，这两个采样为来自数据眼的中心的数据采样7和在半个波特时间之后的相位采样8。相位误差可以与被恢复的数据的符号相关联，乘以增益9，并在第一求和节点101被环路过滤器过滤。线性过滤器的输出可以在求和节点26与来自非线性通路1、2和3的其他输出相加，并利用DAC 112转换为时钟相位信息。线性PLL的增益和带宽优选地根据接收到数据的密度和输入抖动频率而改变。非线性通路1、2和3中的每一个优选地由不同的输入条件组来触发，并被设计为能够提高在上述情形下的有效比例通路增益。第一变速器1优选地基于接收到的数据模式；第二变速器2优选地基于数据采样的幅度；第三变速器3优选地基于连续的零的运转周期或数目。
图2示出第一变速器1的方块图，它基于模式操作。该电路可以接收相位采样8、数据采样7和数据10，并搜寻后面跟有正或负一的多个零的字符串。优选地，包括绝对值功能模块201和202以及逻辑大于功能模块203和204，以便帮助该信息的定位。最为优选地，当数据采样7的绝对值大于变速器1阈值13时，逻辑大于功能模块203返回一为真的输出。相似地，当数据采样7的绝对值大于相位采样8时，逻辑大于功能模块204优选地返回一为真的输出。然后该数据利用变速器1的乘法器16乘以变速器1的增益15并输出到求和块19。图2中所示的第一变速器1搜寻四个零的字符串，这是因为其中包括三个延迟元件(205、206和207)的缘故。在其他实施例中，通过改变延迟元件的数目，可以将第一变速器1设计为搜寻任何适当数目的零。
优选地，图4所示的第二变速器2，当数据采样7的幅度低于指定的第二变速器阈值14时被触发，该阈值14最好被设定为大约0.7V，判断结果与图3所示的采样点303所指示的那样为正或负一。这种情况可能在数据密度很低(即，没有很多相位信息)且抖动幅度很大时出现。在这样的情况下，PLL可能没有足够的相位信息以实现正确跟踪输入抖动，因此可累积相位误差从而使数据采样开始达到判断电平。因此在相位误差方向上可能出现快速的大跳跃。虽然并未在图4中示出，但是通过在乘法器18后面增加增益可以很容易改变该相位跳跃的大小。
图4所示的第二变速器2可以接收数据采样7、数据10和相位检测器输出405。优选地，包括绝对值功能模块401和402以及逻辑小于功能模块403。最为优选的是，当数据采样7的绝对值小于变速器2阈值14时，逻辑小于功能模块403返回一为真的输出。最优选地，控制相位检测器输出405通过变速器2被控制通过相位误差比较器17，并且利用乘法器18乘以数据10的绝对值与逻辑小于功能模块403的输出的逻辑与，并输出至求和块19。
从图1a和1b所示可以了解第三非线性通路3的操作。该第三非线性通路或变速器3是一计数器，该计数器在当接收到的数据10为零时递增，并且当数据10为一时被重置。当计数器达到运转周期限制变量11中所设定的值——其中最佳实施例中将该值设定为10——时，优选地将输出设定为高，并在该累加器输出的第一微分的符号方向上做出立即跳跃。该操作可以帮助降低存在长的零字符串且数据密度很低时的累积的相位误差。在这种情况下，可能没有足够的一来向环路滤波器提供足够的相位误差信息，因此必须估算该累计相位误差的方向。但是，由于环路滤波器的带宽相对很低，因此累加器的相位可能会滞后实际相位误差多达45度。这样，对相位误差方向进行最佳的估算不是必须的。累加器的第一微分项指示了相位误差的变化方向并可能是这种条件下的更好的估算。
在本发明的非线性通路中还可能包括延迟计数器(未示出)。这些计数器可以防止多次触发以及对应的过调节的潜在可能。例如，如果第三变速器3刚刚被触发，则下次输入的一就可以引起第一变速器1或第二变速器2也被触发，从而导致过校正。延迟计数器可以防止单个的变速器被序列比特触发并防止任何变速器在其他变速器的多个比特中被触发。
除了非线性控制通路，本发明的定时恢复系统中最好还包括两个其它控制元件。如图1a和1b所示，数据密度检测器4跟踪接收到的一的密度并调节相位检测器增益9和线性增益102，以便于最小化由数据密度变化而导致的系统响应中的变化。
频率检测器5可以对输入抖动的频率进行估算并且还可用于调节PLL增益。频率检测器5还可用于调节累加器的泄漏和增益，从而在不牺牲低频环路增益的情况下更好地防止高频抖动。
本发明的前述实施例可以在机器可读程序码中实现，这些编码可以进一步存储在机器可读存储介质上。图5的流程图示出了该编码的最佳实施例。最佳编码首先包括根据来自输入数据的数据眼中心的数据采样和来自半个波特时间之后的输入数据的相位采样来估算相位误差的步骤。该相位误差可与恢复的数据的符号相关联。相关联之后的相位误差可以乘以一增益。关联和相乘以后的相位误差可以利用环路过滤器进行过滤从而产生一输出。该输出可以与来自至少一个非线性通路的通路输出求加。最优选的是有三个这样的非线性通路。最后，求和后的输出可以被转换为时钟相位信息。
如图6所示，本发明的前述实施例可在一接收器系统中实现。优选地，该接收器系统包括接收器电路61，该接收器电路61与天线63进行电子通信。最优选地，定时恢复系统电路612也与接收器电路61进行电子通信。定时恢复系统电路62最好是根据上述至少一个实施例中所描述的。在优选实施例中，天线63可接收电子信号并将该信号发送给接收器电路61。接收器电路可以然后将电子信号发送给定时恢复系统电路62。
虽然上面对本发明的特定实施例进行了描述，但应当理解在不脱离本发明精神的情况下可以进行很多修改。附加权利要求将覆盖所有不脱离本发明范围和精神的修改例。因此当前描述的实施例仅用于示例性，而并不是限制性的，本发明的范围将由附加权利要求来限定，而不是由前述说明书限定，权利要求的等效物的含义和范围内的所有变化都将在其保护范围之内。
权利要求
1.一种提高通信网络中的抖动容限的方法，包括提供至少两个非线性通路和一个锁相环路，所述非线性通路中的第一个根据所述输入数据的数据模式来调节输入数据的相位，所述非线性通路的第二个根据来自所述输入数据的数据采样的幅度来调节所述输入数据的所述相位，所述锁相环路将本地时钟的相位锁定到所述输入数据的所述相位；将数据输入到所述通信网络；根据来自所述输入数据的数据眼的中心的数据采样和来自半波特时间之后的输入数据的相位采样，估算相位误差；将所述相位误差与恢复后的数据的符号相关联；利用环路滤波器对所述相关联之后的相位误差进行过滤从而产生一个输出；将所述输出与来自所述非线性通路的输出求和以产生一求和输出；和将所述求和输出转换为时钟相位信息。
2.如权利要求1所述的方法，还包括根据所述输入数据的密度和输入抖动的频率来改变所述锁相环路的增益和带宽。
3.如权利要求1所述的方法，还包括在利用所述环路滤波器过滤所述关联后的相位误差之前，将所述相关联后的相位误差乘以一增益。
4.如权利要求1所述的方法，其中提供至少两个非线性通路还包括提供三个非线性通路，所述三个非线性通路中的第三个用于减小累积的相位误差。
5.一种用于接收具有相位的输入数据的定时恢复系统，包括锁相环路，用于将本地时钟的相位锁定到所述输入数据的相位，所述锁相环路接收所述输入数据并产生锁相环路输出；具有非线性控制的第一比例通路，用于根据所述输入数据的数据模式调节所述输入数据的相位，所述第一比例通路接收所述输入数据并产生第一比例通路输出；具有非线性控制的第二比例通路，用于根据来自所述输入数据的数据采样的幅度，来调整所述输入数据的相位，所述第二比例通路接收所述输入数据并产生第二比例通路输出；和系统求和节点，其中利用所述系统求和节点将所述锁相环路输出、所述第一比例通路输出和所述第二比例通路输出求和，从而产生系统求和节点输出。
6.如权利要求5所述的定时恢复系统，其中引起所述第一比例通路调整所述输入数据的所述相位的所述输入数据的所述数据模式，为所述输入数据中跟随有值一的一个零字符串。
7.权利要求5所述的定时恢复系统，其中所述锁相环路还包括相位检测器，用于判断所述输入数据的所述相位，所述相位检测器接收所述输入数据并产生相位检测器输出；和环路滤波器，用于向所述相位检测器输出提供附加的频率特性，所述环路滤波器接收所述相位检测器输出并产生所述锁相环路输出。
8.如权利要求7所述的定时恢复系统，其中所述环路滤波器包括累加器，用于指示相位误差改变的方向，所述累加器接收所述相位检测器输出并产生累加器输出；和环路滤波器求和节点，其中所述环路滤波器求和节点将所述相位检测器输出和所述累加器输出求和，产生所述锁相环路输出。
9.如权利要求5所述的定时恢复系统，其中所述定时恢复系统还包括具有非线性控制的第三比例通路，用于减小累积的相位误差，所述第三比例通路接收所述输入数据并产生第三比例通路输出，其中所述系统求和节点对所述第三比例通路输出进行求和。
10.如权利要求5所述的定时恢复系统，其中所述定时恢复系统还包括一振荡器，所述振荡器接收所述系统求和节点输出并产生最终系统输出。
11.如权利要求10所述的定时恢复系统，其中所述振荡器为数字控制的振荡器(DCO)。
12.权利要求10所述的定时恢复系统，其中所述振荡器为电压控制的振荡器(VCO)。
13.如权利要求10所述的定时恢复系统，其中所述振荡器为数模转换器(DAC)。
14.如权利要求8所述的定时恢复系统，其中所述定时恢复系统还包括数据密度检测器，用于监视所述输入数据的密度，所述数据密度检测器接收所述输入数据并产生数据密度检测器输出；和频率检测器，用于确定所述输入数据的输入定时抖动的频率，所述频率检测器接收所述相位检测器输出并产生频率检测器输出。
15.如权利要求14所述的定时恢复系统，其中所述环路滤波器还包括相位检测器增益元件，在所述相位检测器输出被输入到所述环路滤波器求和节点之前，所述相位检测器增益元件接收所述相位检测器输出，并产生相位检测器增益元件输出；和线性增益元件，所述线性增益元件接收所述相位检测器增益元件输出并产生线性增益元件输出，其中所述线性增益元件输出被输入到所述环路滤波器求和节点，以代替被输入至其的相位检测器输出。
16.如权利要求15所述的定时恢复系统，其中所述数据密度检测器调整所述相位检测器增益元件和所述线性增益元件，从而在所述数据密度变化的情况下保持恒定的增益和带宽，所述频率检测器调整所述锁相环路的带宽以最大化抖动容限。
17.如权利要求5所述的定时恢复系统，其中所述第一比例通路和所述第二比例通路中的至少一个包括至少一个延迟计数器。
18.一种定时恢复系统，包括机器可读存储介质；和存储于该机器可读存储介质中的机器可读程序码，该机器可读程序码具有多个指令以便根据来自输入数据的数据眼的中心的数据采样和来自半波特时间之后的所述输入数据的相位采样，估算相位误差；将所述相位误差与恢复后的数据的符号相关联；利用环路滤波器对相关联之后的相位误差进行过滤从而产生一个输出；将所述输出与来自至少一个非线性通路的通路输出求和以产生一求和输出；和将该求和输出转换为时钟相位信息。
19.如权利要求18所述的定时恢复系统，其中所述机器可读程序码还包括指令，用于根据所述输入数据的密度和输入抖动的频率来改变所述增益。
20.如权利要求18所述的定时恢复系统，其中所述机器可读程序码还包括指令，用于在利用所述环路滤波器过滤所述关联后的相位误差之前，将所述相关联后的相位误差乘以一增益。
21.如权利要求18所述的定时恢复系统，其中所述机器可读程序码还包括指令，用于将所述输出与来自三个非线性通路的通路输出求和从而产生求和的输出。
22.一种接收器系统，包括接收器电路；与所述接收器电路进行电子通信的天线；与所述接收器电路进行电子通信的定时恢复系统电路。
23.如权利要求22所述的接收器系统，所述接收器系统接收具有相位的输入数据，所述定时恢复系统电路包括锁相环路，用于将本地时钟的相位锁定到所述输入数据的相位，所述锁相环路接收所述输入数据并产生锁相环路输出；具有非线性控制的第一比例通路，用于根据所述输入数据的数据模式调节所述输入数据的相位，所述第一比例通路接收所述输入数据并产生第一比例通路输出；具有非线性控制的第二比例通路，用于根据来自所述输入数据的数据采样的幅度，来调整所述输入数据的相位，所述第二比例通路接收所述输入数据并产生第二比例通路输出；和系统求和节点，其中利用所述系统求和节点将所述锁相环路输出、所述第一比例通路输出和所述第二比例通路输出求和，从而产生系统求和节点输出。
24.权利要求23所述的接收器系统，其中引起所述第一比例通路调整所述输入数据的所述相位的所述输入数据的所述数据模式为所述输入数据中跟随有值一的一个零字符串。
25.如权利要求23所述的接收器系统，其中所述锁相环路还包括相位检测器，用于确定所述输入数据的所述相位，所述相位检测器接收所述输入数据并产生相位检测器输出；环路滤波器，用于向所述相位检测器输出提供附加的频率特性，所述环路滤波器接收所述相位检测器输出并产生所述锁相环路输出。
26.如权利要求25所述的接收器系统，其中所述环路滤波器包括累加器，用于指示相位误差改变的方向，所述累加器接收所述相位检测器输出并产生累加器输出；和环路滤波器求和节点，其中所述环路滤波器求和节点将所述相位检测器输出和所述累加器输出求和，产生所述锁相环路输出。
27.如权利要求23所述的接收器系统，其中所述定时恢复系统电路还包括具有非线性控制的第三比例通路，用于减小累积的相位误差，所述第三比例通路接收所述输入数据并产生第三比例通路输出，其中所述系统求和节点对所述第三比例通路输出求和。
28.如权利要求23所述的接收器系统，其中所述定时恢复系统电路还包括一振荡器，所述振荡器接收所述系统求和节点输出并产生最终系统输出。
29.如权利要求26所述的接收器系统，其中所述定时恢复系统电路还包括数据密度检测器，用于监视所述输入数据的密度，所述数据密度检测器接收所述输入数据并产生数据密度检测器输出；和频率检测器，用于确定所述输入数据的输入定时抖动的频率，所述频率检测器接收所述相位检测器输出并产生频率检测器输出。
30.如权利要求29所述的接收器系统，其中所述环路滤波器还包括相位检测器增益元件，在所述相位检测器输出被输入到所述环路滤波器求和节点之前，所述相位检测器增益元件接收所述相位检测器输出，并产生相位检测器增益元件输出；和线性增益元件，所述线性增益元件接收所述相位检测器增益元件输出并产生线性增益元件输出，其中所述线性增益元件输出被输入到所述环路滤波器求和节点，以代替被输入至其的相位检测器输出。
31.如权利要求30所述的接收器系统，其中所述数据密度检测器调整所述相位检测器增益元件和所述线性增益元件，从而在所述数据密度变化的情况下保持恒定的增益和带宽，所述频率检测器调整所述锁相环路的带宽以最大化抖动容限。
32.如权利要求23所述的接收器系统，其中所述第一比例通路和所述第二比例通路中的至少一个包括至少一个延迟计数器。
全文摘要
一种定时恢复系统，该系统包括具有可变带宽环路滤波器的一锁相环路、几个数据相关增益单元和三个非线性控制的比例通路。即使在数据密度大范围变化且在大范围频率范围内存在大幅度抖动的情况下，系统也能提供改进的抖动容限。所包括的环路滤波器和相位检测器的增益都可以随着频率和数据密度而改变。可以根据在长零字符串期间累加器输出的第一微分项的符号，对相位进行直接、未过滤的调节，从而帮助在非常低的数据密度的情况下也能保持跟踪。
文档编号H04L7/033GK1611030SQ02826530
公开日2005年4月27日 申请日期2002年10月30日 优先权日2001年10月31日
发明者广司高取, 詹姆斯·利特尔, 斯科特·基乌 申请人:英特尔公司