专利名称：多数据端口时钟同步的制作方法
技术领域：
本发明总的涉及通信设备，以及具体地本发明涉及通信设备中多个数据端口的同步。
背景现代网络和网络系统典型地由多个不同的设备，单元，或链路(这里一起称为单元)构成。这些单元包括通过链路来连接网络和其他单元的通信设备。链路可以是通过其他通信设备而连接的虚拟链路，或是通过物理线路、电缆、无线或光连接而连接的物理链路。链路可以有多重协议和物理连接以及信令方法。电信设备是专门化的通信设备，它通过作为电信或电话系统的一部分的链路来连接网络和单元。这样的电信设备的例子包括，但不限于，数字用户线(DSL)、以太网链路、调制解调器、令牌环、网络集线器、网络交换机、广域网(WAN)桥、综合业务数字网(ISDN)设备、T1终端单元等等。具体地，一个最近的这样的通信链路和协议是由国际电信联盟(ITU)颁布的全球对称高速数字用户线(G.SHDSL，或G.991.2)。
通信设备可以具有许多物理配置和实施方案。两种流行的物理配置是独立封装(enclosure)和线路插件底盘(line card chassis)。独立封装典型地是在只需要一个设备的最终用户地点或链路终端地点处使用。而线路插件底盘在网络中心或电信局中更流行，在那里有多个通信链路终止以及线路插件底盘的密度和中央管理能力是一个优点。
许多通信设备具有与该设备有关的至少一个其他数据端口或接口。与通信设备有关的其他数据端口可被耦合到具有不同协议的多个本地网或其他大数据带宽或长距离的通信链路。具有高的数据带宽或长距离链路的数据端口典型地被称为广域网(WAN)数据端口，以及与本地网有关的数据端口通常被称为局域网(LAN)数据端口。这些数据端口通常通过通信设备以各种方式耦合，以允许它们互相进行数据通信。
在许多情形下，来自两个或多个数据端口的数据流需要被合并，以通过另一个数据端口(典型地是WAN数据端口)的通信链路发送。替换地，单个数据端口的数据流需要被分离，以发送到两个或多个其他数据端口。通过数据端口或接口的发送(发射)和接收处理过程通常被称为收发。
许多现代数据端口或接口和驱动芯片组(chipset)或通过它们被利用的通信协议是同步的，因为它们在一个被同步到时钟源的数据流中发送或接收数据。为了在数据端口发送或接收数据，数据流需要按有秩序的方式被组织，以防止在发送端口的超限运行状况(太多数据)和欠载运行状况(太少数据)。如果这需要合并两个或多个其他数据流来通过数据端口发送，或者如果数据端口是同步的，则问题甚至会更麻烦。这个问题的典型解决方案是给数据流加上一个先进先出(FIFO)缓冲器。但是由于可处理现代通信链路数据流的FIFO的速度和尺寸要求以及复杂性和潜在的定时问题，使得在合并和/或同步一个或多个数据流中使用FIFO可能是一个昂贵的解决方案。
由于上述的原因和下面描述的其他原因(这些原因在阅读和了解本说明书后对于本领域技术人员将变得显而易见)，所以在本领域中需要一种在通信设备中不需要复杂的协议或FIFO而方便地缓冲和合并数据端口数据流的方法和设备，以允许在网络环境下使用通信设备的多个连接和全部带宽。
发明概要可通过本发明的实施例来解决上述的问题，即在通信设备中不需要复杂的协议或FIFO而方便地缓冲和合并数据端口数据流，以允许在网络环境下使用通信设备的多个连接和全部带宽，并将通过阅读和研究以下的技术说明而了解上述问题。
在一个实施例中，运行具有多个数据端口的电信设备的方法包括从至少一个时钟源选择主时钟信号，从该主时钟信号生成同步的参考时钟信号，对该同步的参考时钟信号分频以生成至少一个同步的导出时钟信号，把至少一个同步的导出时钟信号每个都耦合到该多个数据端口的一个或多个数据端口，以及在该多个数据端口中的每个数据端口上收发被同步到主时钟信号的数据。
在另一个实施例中，运行具有多个数据端口的电信设备的方法包括从至少一个时钟源选择主时钟信号，对该主时钟信号分频以生成至少一个导出时钟信号，把至少一个导出时钟信号的每个同步到主时钟信号，把至少一个同步的导出时钟信号每个都耦合到多个数据端口的一个或多个数据端口，以及在多个数据端口中的每个数据端口上收发被同步到主时钟信号的数据。
在又一个实施例中，运行具有多个数据端口的电信设备的方法包括从源数据端口恢复主时钟信号，从该主时钟信号生成同步的参考时钟信号，对该同步的参考时钟信号分频以生成至少一个同步的导出时钟信号，把至少一个同步的导出时钟信号每个都耦合到该多个数据端口的一个或多个数据端口，以及在该多个数据端口中的每个数据端口上收发被同步到主时钟信号的数据。
在再一个实施例中，运行G.SHDSL设备的方法包括从第一数据端口恢复一个主时钟信号，从该主时钟信号导出一个同步的时钟信号，把该同步的时钟信号耦合到第二数据端口，在该第一数据端口上收发数据，以及在该第二数据端口上收发被同步到第一数据端口的主时钟信号的数据。
在又一个实施例中，一种机器可使用的媒体具有被存储在其上的、由电信设备的处理器执行的机器可读指令，以实现一个方法。该方法包括从时钟源接收主时钟信号，从该主时钟信号导出至少一个同步的时钟信号，把至少一个同步的时钟信号每个都耦合到该多个数据端口的一个或多个数据端口，以及在该多个数据端口中的每个数据端口上收发被同步到主时钟信号的数据。
在另一个实施例中，一个通信设备包括多个本地接口和主时钟源，其中从主时钟源生成至少一个同步的时钟信号以及其中至少一个生成的同步的时钟信号每个都被耦合到该多个本地接口的一个或多个接口，以在该多个本地接口中的每个接口上收发被同步到主时钟源的数据。
在再一个实施例中，电信设备包括多个本地接口和源时钟，其中从多个本地接口中的一个本地接口恢复源时钟，以及从该源时钟生成至少一个同步的时钟信号且将该同步的时钟信号耦合到该多个本地接口中的一个或多个接口，以在该多个本地接口中的每个接口上收发被同步到源时钟的数据。
在再一个实施例中，G.SHDSL通信设备包括G.SHDSL接口、V.35接口和E 1接口，其中从E1接口恢复源时钟，而从源时钟生成同步的时钟信号以及该时钟信号被耦合到V.35接口，以收发被同步到E1接口的源时钟的数据，其中从E1和V.35接口收发的数据对G.SHDSL接口进行收发。
在又一个实施例中，电信设备具有多个本地接口和被耦合到该多个本地接口的外部接口，以及具有多接口时钟同步方法。该多接口时钟同步方法包括从时钟源接收一个主时钟信号，从该主时钟信号导出至少一个同步的时钟信号，把至少一个同步的时钟信号每个都耦合到该多个数据端口的一个或多个数据端口，以及在该多个数据端口中的每个数据端口上收发被同步到该主时钟信号的数据。
其他实施例被描述和被要求保护。
附图简述
图1是与通信设备的通信链路的简化图。
图2A和2B是WorldDSL G.SHDSL兼容的调制解调器的简化图。
图3是现场可编程门阵列(FPGA)和设计的简化图。
图4是时钟选择和处理电路的简化图。
详细说明在以下的详细说明中，参考形成详细说明的一部分的附图，以及图中借助图解说明而显示了可实施本发明的具体实施例。这些实施例被充分详细地描述，使得本领域技术人员能够实践本发明，以及应当了解，可以在不背离本发明的精神和范围的情况下，利用其他实施例以及可以作出逻辑的、机械的、和电的改变。所以，以下的详细说明不是限制意义的，本发明的范围只由权利要求规定。
本发明的实施例包括通信设备，它们选择主时钟源，从主时钟源恢复参考时钟，对该参考时钟分频以产生不同的、但同步的导出时钟信号，以及利用同步的导出时钟信号来驱动通信设备的一个或多个数据端口去传递同步的收发的数据流。本发明的实施例也包括通信设备，它们从同步的数据端口恢复主时钟源和从主时钟源恢复参考时钟，对该参考时钟分频以产生不同的、但同步的导出时钟信号，以及利用同步的导出时钟信号来驱动通信设备的一个或多个数据端口去传递同步的收发的数据流。本发明的实施例附加地包括G.SHDSL设备，它们从同步的数据端口恢复主时钟源或从一个或多个时钟源选择主时钟源以及从该主时钟源恢复参考时钟，对该参考时钟分频以产生不同的但同步的导出时钟信号，以及利用该同步的导出时钟信号来驱动通信设备的一个或多个数据端口去传递同步的收发的数据流。
如上所述，合并来自通信设备的不同数据端口或接口的数据流是困难的任务。被连接到通信设备的WAN和LAN数据端口通常对于设备的用途和运行是特定的。所以，要由通信设备管理的数据流对于通信设备的类型是特定的，以及在运行时利用特定的数据端口。在现代通信设备中的许多数据端口是同步的，或者它们具有接受时钟信号或数据时钟以便对它的数据流进行计时的能力。所以，在通信设备利用一系列同步的数据端口或利用可接受时钟输入的数据端口的情形下，该数据端口可以由与所选择的主时钟同步的数据时钟进行计时，以产生统一的同步的数据流。如果主时钟源信号被向下分频，则可以产生有不同数据速率的同步的数据时钟。有不同数据流数据速率的同步的数据时钟仍旧允许通过使用适当的逻辑，诸如现场可编程门阵列(FPGA)、专用集成芯片(ASIC)或通信设备芯片组，来容易地生成一个合并的同步数据流。有不同数据速率的同步的数据流的这种合并是很好理解的，以及对于得益于本技术说明的本领域技术人员将是显而易见的。
在各种实施例中，本发明的通信设备利用多个时钟源来同步数据端口数据流。这些时钟源包括，但不限于，外部提供的时钟源、网络底盘生成的时钟源、内部生成的时钟源、和通过相关的数据端口从通信链路恢复的时钟。在一个实施例中，通信设备按照它保存的配置或响应于由管理者或管理程序给出的配置请求，在初始化时选择主时钟源。
在许多情形下，数据端口在同步运行的同时，不允许输入同步的数据时钟来对它的数据流计时。在这些情形下，本发明的通信设备实施例选择数据端口作为主时钟源，以及使其他需要的数据端口与它同步。
图1详细显示了两个通信设备100、102的简化方框图，这两个通信设备100、102通过它们的WAN数据端口112，114，由通信链路104耦合。每个通信设备100，102具有一个或多个本地LAN数据端口106，108和/或附加的WAN数据端口110。
G.SHDSL通信设备是可以从合并数据流而获益的一个这样的通信设备。针对在单对线上数据的传输和复用的G.SHDSL要求允许该单对线上的数据速率是可从G.SHDSL要求所规定的速率中选择的，该G.SHDSL要求当前支持在192Kbps和2304Kbps之间的用户数据速率。可以提供两个用于用户数据的接口-一个E1 G.703/704数据端口和一个串行数据端口(V.35/V.36/RS-530/RS-449/X.21)。E1数据端口通常运行在2048Kbps的比特速率，但32个可提供时隙中的从0到32的任何时隙实际上可以通过聚集数据链路被发送。数据端口可运行在(nx64Kbps)的速率，其中1≤n≤36。聚集的数据流可以由E1和数据端口用户数据组成，其中聚集的数据带宽以64Kbps的倍数来分配。这允许整个32时隙E1数据流和256Kbps数据端口流在一对线上以最大G.SHDSL数据速率被发送。随着聚集的数据速率被减小，通过数据链路发送的用户数据量也必须减小。
图2A详细显示由ADC电信公司，Eden Prairie，Minnesota制造的G.SHDSL调制解调器200的一个实施例的简化方框图。图2A的G.SHDSL调制解调器200被详细说明为通过G.SHDSL通信链路204耦合到G.SHDSL兼容的通信设备202。G.SHDSL调制解调器200包含几个数据端口，它们包括串行(RS-232)数据端口206、V.35数据端口208和E1数据端口210。G.SHDSL调制解调器200还包括被耦合到G.SEDSL通信链路204的G.SHDSL WAN数据端口212。
图2A的G.SHDSL调制解调器200可以以几种形式和配置来物理地实施。一个这样的实施方案是具有它自己的封装和电源的独立的单元。另一个这样的单元是作为在具有共享电源、底盘背板通信连接、和底盘插件管理的G.SHDSL网络插件底盘中的线路卡。
图2B详细显示G.SHDSL调制解调器内部方框图的简化实施例，它包含G.SHDSL数据端口230、前面板RS-232数据端口232、背板串行控制数据端口234、V.35数据端口236、E1数据端口238、E1成帧器和线路接口单元(LIU)240、处理器、FPGA 244、G.SHDSL芯片组246(典型地，Conexant，Inc.of Newport Beach，CA.的MindspeedTM芯片组(CX28975))、数据端口隔离电路248，250、和电平转换电路252、254。在图2B的简化的WorldDSL G.SHDSL调制解调器内部方框图上，G.SHDSL芯片组246通过保护和隔离电路248被耦合以及驱动G.SHDSL数据端口230。G.SHDSL芯片组246进而又被耦合到FPGA 244。除了G.SHDSL芯片组246以外，FPGA 244被耦合到背板串行控制数据端口234，通过电平转换电路252被耦合到V.35数据端口236，以及被耦合到E1成帧器和LIU电路240。E1成帧器和LIU电路240进而又通过保护和隔离电路250被耦合到E1数据端口238。前面板RS-232数据端口232通过电平转换电路254被耦合到处理器242。处理器242附加地被耦合到E1成帧器和LIU电路240、FPGA 244、和G.SHDSL芯片组246。
在图2的G.SHDSL调制解调器运行时，数据由G.SHDSL芯片组246接收进和发送出G.SHDSL WAN数据端口230。由G.SHDSL芯片组246从G.SHDSL WAN数据端口230收发的数据流被FPGA 244处理，然后FPGA 244通过E1成帧器和LIU电路240把它耦合到E1数据端口238、耦合到V.35数据端口236，或者同时耦合到两个数据端口。处理器242监视和控制E1成帧器和LIU电路240、FPGA 244和G.SHDSL芯片组246的初始化、配置、和运行，从而配置和监视数据端口236、238、230、234、232的运行和相关的数据流。
在监视和控制G.SHDSL调制解调器的初始化、配置和运行时，处理器242可包含存储单元或存储媒体(未示出)，在一个实施例中，它是计算机可读的或机器可使用的媒体。对于本公开内容，计算机可读的或机器可使用的媒体被规定为由处理器执行的、在计算机可使用的介质上存储的计算机可读的指令组。计算机可使用的媒体的例子包括，但不限于，可拆卸的和非可拆卸的磁媒体、光媒体、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、只读存储器(ROM)以及电可擦除和可编程只读存储器(EEPROM或闪存)。应当指出，通信设备可以取多种其他物理形式，包括但不限于，具有其他网络单元的功能的通信设备，或具有以固件表示的或甚至在诸如专用集成电路(ASIC)芯片的器件上硬编码的通信设备功能性的网络单元。
图3详细显示FPGA(诸如FPGA 300，244’)的实施例的简化方框图。用于时钟生成的FPGA 300包含主时钟选择复用器(MUX)302、参考时钟选择MUX 304、V.35数据端口时钟源输入306、底盘时钟源输入308、本地时钟源输入310、DSL数据端口时钟源输入312、E1数据端口时钟源输入314、可编程分频器316，318，322、具有VCO时钟输出端344的外部鉴相器和压控振荡器(VCO)320、时钟和数据极性控制326、V.35时钟选择MUX 324、G.SHDSL芯片组NB数据端口336、G.SHDSL芯片组DSL数据端口338、V.35数据端口340、E1数据端口342、G.SHDSL芯片组NB数据端口时钟输出端328、G.SHDSL芯片组DSL数据端口时钟输出端330、V.35数据端口时钟输出端334、和E1数据端口时钟输出端332。
主时钟选择MUX 302和参考时钟选择MUX 304被耦合到时钟源输入(底盘时钟源输入308、本地时钟源输入310、DSL数据端口时钟源输入312、和E1数据端口时钟源输入314)。另外，参考时钟选择MUX 304被耦合到V.35时钟源输入306以及主时钟选择MUX 302被耦合到VCO时钟输出端344。参考时钟选择MUX 304的输出端通过可编程分频器316被耦合到外部鉴相器和VCO 320。外部鉴相器和VCO 320的输出端，除了被耦合到主时钟选择MUX 302的输入端以外，还被耦合到可编程分频器322和318。可编程分频器318的输出端被耦合到外部鉴相器和VCO320，从而闭合外部鉴相器和VCO 320的相位检测环路。可编程分频器322的输出端被耦合到V.35时钟选择MUX 324的输入端。V.35数据端口时钟源输入306通过时钟和数据极性控制326被耦合到V.35时钟选择MUX 324的另一个输入端。V.35时钟选择MUX 324的输出端被耦合到G.SHDSL芯片组NB数据端口336的G.SHDSL芯片组NB数据端口时钟输出端328和通过时钟和数据极性控制326被耦合到V.35数据端口340的V.35数据端口时钟输出端334。主时钟选择MUX 302的输出端被耦合到E1数据端口342的E1数据端口时钟输出端332和G.SHDSL芯片组DSL数据端口338的G.SHDSL芯片组DSL数据端口时钟输出端330。
在运行时，图3的FPGA 300方框图电路用主定时选择MUX 302从时钟源输入306，308，310，312，和314选择主时钟源，以及把它引导到E1数据端口342和G.SHDSL芯片组DSL数据端口338。一个时钟源被通过参考定时MUX 304选择，这通常是与由MUX 302选择的相同的时钟，以及该时钟源在被可编程分频器316分频后，被发送到外部鉴相器和VCO 320，在该外部鉴相器和VCO 320中，在通过可编程分频器316与318处理后生成一个被同步到所选择的参考时钟源的同步时钟信号。这个时钟同步信号然后被可编程分频器322分频到选择的频率，以及被利用来驱动G.SHDSL芯片组NB数据端口336和V.35数据端口340，从而产生与在E1数据端口342和G.SHDSL芯片组DSL数据端口338上的数据流同步的、在G.SHDSL芯片组NB数据端口336和V.35数据端口340上的数据流。这向G.SHDSL芯片组(未示出)给出两个同步的数据流，该芯片组可以合并收发这两个数据流到G.SHDSL WAN数据端口(未示出)。应当指出，在各种实施例中的可编程分频器322可被调节成在G.SHDSL芯片组NB数据端口336和V.35数据端口340上以64kHz步长提供想要的无论哪种分数的数据流，以补充在E1数据端口342和G.SHDSL芯片组DSL数据端口338上的数据流。
如上所述，在一个实施例中，FPGA 300通过参考时钟选择MUX 304从时钟源输入306，308，310，312和314(底盘时钟源输入308，本地时钟源输入310，DSL数据端口时钟源输入312，E1数据端口时钟源输入314，或V.35时钟源输入306)中选择参考时钟源。另外，FPGA 300通过主时钟选择MUX 302从时钟源输入308，310，312，314和344(底盘时钟源输入308，本地时钟源输入310，DSL数据端口时钟源输入312，E1数据端口时钟源输入314，或VCO时钟源输入344)中选择主时钟源。
如果时钟源输入是从底盘时钟源输入308、本地时钟源输入310、DSL数据端口时钟源输入312、或E1数据端口时钟源输入314中选择的，则主时钟选择MUX 302把选择的主时钟耦合到E1数据端口342和G.SHDSL芯片组DSL数据端口338(到G.SHDSL芯片组DSL数据端口时钟输出330和E1数据端口时钟输出332)。参考时钟选择MUX 304把选择的参考时钟源耦合到可编程分频器316，该分频器用适当的分频器值被编程，以便从选择的参考时钟源信号中产生8kHz时钟信号。可编程分频器的输出被耦合到外部鉴相器和VCO 320，它把可编程分频器的输出用作为输入，以生成参考时钟信号输出。外部鉴相器和VCO 320的参考时钟信号输出被耦合到可编程分频器318，读分频器用适当的分频值被编程，以便从外部鉴相器和VCO 320的参考时钟信号输出产生8kHz时钟信号。可编程分频器318的8kHz时钟信号被耦合回外部鉴相器和VCO 320，以闭合外部鉴相器和VCO 320的反馈环路，从而允许外部鉴相器和VCO 320产生与选择的主时钟信号同步的参考时钟信号输出。这个同步的参考时钟信号输出被耦合到可编程分频器322，该分频器用选择的分频值被编程，以便产生想要的G.SHDSL芯片组NB数据端口336和V.35数据端口340数据流。
由可编程分频器322产生的同步的数据时钟信号通过V.35时钟选择MUX 324被耦合来提供用于G.SHDSL芯片组NB数据端口336的想要的时钟信号(到G.SHDSL芯片组NB数据端口时钟输出端328)以及通过时钟和数据极性控制电路326被耦合到V.35数据端口340(到V.35数据端口时钟输出端334)。时钟和数据极性控制电路326调节V.35数据端口340信号达到正确的极性，从而按照对于从V.35数据端口340的数据输送所要求的来进行倒相或非倒相。应当指出，如果想要的话，则多个可编程分频器322可被利用来从外部鉴相器和VCO 320的同步的参考时钟信号产生附加的同步数据时钟，用于附加的数据流。
如果时钟源输入是从V.35数据端口时钟源输入306选择的，则V.35数据端口已被同步到参考时钟，因为它是参考时钟信号的源。在这种情形下，是E1数据端口342和G.SHDSL芯片组DSL数据端口338必须被同步，以及主时钟选择MUX 302把外部鉴相器和VCO 320的输出耦合到E1数据端口342和G.SHDSL芯片组DSL数据端口338(到G.SHDSL芯片组DSL数据端口时钟输出端330和E1数据端口时钟输出端332)。参考时钟选择MUX 304把V.35数据端口时钟源输入306耦合到可编程分频器316，该分频器用适当的分频器值被编程，以便从V.35数据端口时钟源输入306时钟信号产生8kHz时钟信号。可编程分频器的输出被耦合到外部鉴相器和VCO 320，后者把可编程分频器的输出用作为输入，以生成参考时钟信号输出。由VCO 320输出的时钟信号被耦合到可编程分频器318，该分频器用适当的分频值被编程，以便从VCO 320输出的时钟信号产生8kHz时钟信号。可编程分频器318的8kHz时钟信号被耦合回外部鉴相器和VCO 320，以闭合外部鉴相器和VCO 320的反馈环路，从而允许外部鉴相器和VCO 320产生与V.35数据端口时钟源输入306时钟信号同步的时钟信号输出。这个同步的时钟信号输出，如上所述，被耦合到E1数据端口342和G.SHDSL芯片组DSL数据端口338(到G.SHDSL芯片组DSL数据端口时钟输出端330和E1数据端口时钟输出端332)。V.35数据端口时钟源输入306时钟信号通过时钟和数据极性控制电路326以及V.35时钟选择MUX 324被耦合来提供用于G.SHDSL芯片组NB数据端口336的想要的时钟信号(到G.SHDSL芯片组NB数据端口时钟输出端328)，以及通过时钟和数据极性控制电路326被耦合到V.35数据端口340(到V.35数据端口时钟输出端334)。
应当指出，图3的FPGA的其他实施方案是可能的，它包括但不限于，ASIC、一系列独立的逻辑单元、特定的芯片组、或者是处理器或处理装置。还应当指出，图3的FPGA电路的其他实施方案是可能的，以及这对于得益于本公开内容的本领域技术人员应当是显而易见。
图4详细显示包含时钟源输入454、时钟输出456、参考时钟选择MUX 404、可编程分频器416，418，422、分频器值448，450，452、以及鉴相器和VCO块420，320’的时钟选择、恢复、分频、和选择电路的一个实施例的简化方框图。鉴相器和VCO块420包含鉴相器444和VCO 446。参考时钟选择MUX 404被耦合到时钟源输入454和可编程分频器416。可编程分频器416被耦合到分频值448，以及把一个输出耦合到鉴相器和VCO块420的鉴相器444的输入端。鉴相器444进而又被耦合到VCO446。VCO 446产生鉴相器和VCO块420的输出，以及被耦合到可编程分频器418和422。可编程分频器418被耦合到分频值450，以及把一个输出耦合到鉴相器和VCO块420的鉴相器444的另一个输入端，以闭合鉴相器和VCO块420的反馈环路。可编程分频器422被耦合到分频值452，以及被耦合到时钟输出端456。
在运行时，图4的时钟选择、恢复、分频和选择电路通过参考时钟选择MUX 404选择时钟源输入454。选择的时钟源然后被可编程分频器416用适当的分频值448进行分频，以产生与参考时钟同步的8kHz信号。8kHz参考时钟然后被鉴相器444使用来产生用于VCO 446的驱动信号。VCO 446被设计成产生可被分频到8kHz值的选择的输出频率。VCO446的输出频率然后被可编程分频器418使用选择的分频值450进行分频，以产生8kHz的VCO输出时钟信号。分频的8kHz的VCO输出时钟信号被耦合回鉴相器444，以闭合鉴相器和VCO块420的反馈环路，以及允许鉴相器444调节VCO 446去同步到输入的8kHz参考时钟信号，且因此同步到选择的参考时钟源454。VCO 446的同步的VCO输出时钟被可编程分频器422用选择的分频值452进行分频，在用于电路的时钟输出端456上产生同步到所选择的参考时钟源454的想要的时钟频率。这样，各种各样的时钟源和频率可被利用来通过可编程分频器值和VCO频率范围的适当选择，而产生想要的同步的时钟输出。
应当指出，诸如图4的简化方框图的那种时钟恢复电路，可以在各种实施例中被设计来产生为参考时钟源信号的倍数的同步的时钟信号。还应当指出，时钟同步电路的其他实施方案可被利用于本发明的实施例，它们包括但不限于，锁相环(PLL)和数字锁相环(DLL)。
具有合并和同步数据端口数据流的能力的、本发明的另外的通信设备实施例对得益于本公开内容的本领域技术人员是显而易见的，以及它们也在本发明的范围内。
结论描述了一种通信设备装置和方法，允许通过改进的合并和同步多个WAN和LAN数据端口数据流的能力来改进网络通信链路和数据流的运行和减小其成本。改进的通信设备装置和方法允许主数据时钟选择、时钟恢复、导出的数据时钟分频以及数据端口数据时钟选择，从而允许产生一个或多个同步的导出数据时钟和合并多个数据端口数据流以便进行数据收发。改进的通信设备装置和方法也允许从选择的数据端口恢复主数据时钟，以及使其他的不同数据速率数据端口与它同步，以便合并多个数据端口数据流来进行数据收发。
虽然这里显示和描述了具体的实施例，但本领域技术人员将会看到，被计算来达到相同目的的任何安排可以代替所显示的具体的实施例。本专利申请旨在覆盖本发明的任何改编或变化。所以，本发明显然打算只由权利要求及其等价物限制。
权利要求
1.一种运行具有多个数据端口的电信设备的方法，包括从至少一个时钟源选择主时钟信号；从该主时钟信号生成同步的参考时钟信号；对该同步的参考时钟信号分频以生成至少一个同步的导出时钟信号；把至少一个同步的导出时钟信号每个都耦合到该多个数据端口的一个或多个数据端口；以及在该多个数据端口中的每个数据端口上收发被同步到该主时钟信号的数据。
2.权利要求1的方法，其中该多个数据端口中的至少一个数据端口是同步的数据端口。
3.权利要求1的方法，其中电信设备是G.SHDSL兼容设备。
4.权利要求1的方法，其中多个数据端口是从由V.35接口、G.SHDSL接口、RS-232接口和E1接口组成的组中选择的。
5.权利要求1的方法，其中对该同步的参考时钟信号分频以生成至少一个同步的导出时钟信号还包括用整数值N对该同步的参考时钟信号分频以生成至少一个同步的导出时钟。
6.权利要求5的方法，其中整数值N是在从1到36的范围中选出的。
7.权利要求1的方法，其中对该同步的参考时钟信号进行分频以生成至少一个同步的导出时钟信号还包括生成至少一个同步的导出时钟信号的每个时钟信号为64kHz的倍数。
8.权利要求1的方法，还包括把来自多个数据端口的收发的同步的数据耦合到和耦合自一个外部网络数据端口。
9.权利要求8的方法，其中外部网络数据端口是G.SHDSL数据端口。
10.权利要求8的方法，其中多个数据端口的每单位时间的总的数据收发能力与外部网络数据端口的每单位时间的数据收发能力相匹配。
11.一种运行具有多个数据端口的电信设备的方法，包括从至少一个时钟源选择主时钟信号；对该主时钟信号分频以生成至少一个导出的时钟信号；使至少一个导出时钟信号中的每个时钟信号同步到主时钟信号；把至少一个同步的导出时钟信号每个都耦合到该多个数据端口的一个或多个数据端口；以及在该多个数据端口的每个数据端口上收发被同步到主时钟信号的数据。
12.一种运行具有多个数据端口的通信设备的方法，包括从源数据端口恢复主时钟信号；从该主时钟信号生成同步的参考时钟信号；对该同步的参考时钟信号分频以生成至少一个同步的导出时钟信号；使至少一个同步的导出时钟信号每个都耦合到该多个数据端口的一个或多个数据端口；以及在该多个数据端口的每个数据端口上收发被同步到主时钟信号的数据。
13.权利要求12的方法，其中源数据端口是可从多个数据端口选择的。
14.一种运行G.SHDSL设备的方法，包括从第一数据端口恢复主时钟信号；.从该主时钟信号导出同步的时钟信号；把同步的时钟信号耦合到第二数据端口；在第一数据端口收发数据；以及在第二数据端口收发被同步到第一数据端口的主时钟信号的数据。
15.权利要求14的方法，还包括把在第一数据端口上收发的数据和来自第二数据端口的收发的同步的数据耦合到和耦合自G.SHDSL接口。
16.权利要求14的方法，其中第一数据端口是E1接口以及第二数据端口是V.35接口。
17.权利要求14的方法，其中导出同步的时钟信号还包括导出等于被以整数值N分频的主时钟信号的同步的时钟信号。
18.权利要求17的方法，其中整数值N是在从1到36的范围中选出的。
19.权利要求14的方法，其中导出该同步的时钟信号还包括导出该同步的时钟信号为64kHz的倍数。
20.权利要求15的方法，其中第一和第二数据端口的数据收发带宽的总和等于G.SHDSL接口的数据收发带宽。
21.一种机器可使用的媒体，具有被存储在其上的、由电信设备的处理器执行的机器可读指令，以执行一个方法，该方法包括从时钟源接收主时钟信号；从主时钟信号导出至少一个同步的时钟信号；把至少一个同步的时钟信号每个都耦合到该多个数据端口的一个或多个数据端口；以及在该多个数据端口的每个数据端口上收发被同步到主时钟信号的数据。
22.权利要求21的机器可使用的媒体，其中时钟源是可从多个时钟源选择的。
23.权利要求21的机器可使用的媒体，其中电信设备是G.SHDSL兼容的设备。
24.权利要求21的机器可使用的媒体，其中多个数据端口是从由V.35接口和E1接口组成的组中选择的。
25.权利要求21的机器可使用的媒体，其中导出至少一个同步的时钟信号还包括导出等于被以整数值N分频的主时钟信号的至少一个同步的时钟信号。
26.权利要求25的机器可使用的媒体，其中整数值N是在从1到36的范围中选出的。
27.权利要求21的机器可使用的媒体，其中导出至少一个同步的时钟信号还包括导出至少一个同步的时钟信号每个为64kHz的倍数。
28.权利要求21的机器可使用的媒体，还包括把来自多个数据端口的收发的同步的数据耦合到和耦合自外部网络数据端口。
29.权利要求28的方法，其中外部网络数据端口是G.SHDSL数据端口。
30.权利要求28的方法，其中多个数据端口的每单位时间的总的数据收发能力与外部网络数据端口的每单位时间的数据收发能力相匹配。
31.一种通信设备，包括多个本地接口；和主时钟源，其中从主时钟源生成至少一个同步的时钟信号以及其中至少一个生成的同步的时钟信号每个都被耦合到该多个本地接口的一个或多个接口，以便在该多个本地接口的每个接口上收发被同步到主时钟源的数据。
32.权利要求31的通信设备，其中主时钟源是可从多个时钟源选择的。
33.权利要求31的通信设备，其中通信设备是G.SHDSL兼容的设备。
34.权利要求31的通信设备，其中多个本地接口是从由V.35接口和E1接口组成的组中选择的。
35.权利要求31的通信设备，其中至少一个同步的时钟信号还包括生成等于被以整数值N分频的主时钟源的至少一个同步的时钟信号。
36.权利要求35的通信设备，其中整数值N是在从1到36的范围中选出的。
37.权利要求31的通信设备，其中至少一个生成的同步的时钟信号是64kHz的倍数。
38.权利要求31的通信设备，还包括外部接口，其中外部接口收发从外部通信链路到多个本地接口的数据。
39.权利要求38的通信设备，其中外部接口是G.SHDSL接口。
40.权利要求38的通信设备，其中在本地接口上每单位时间收发的总的数据与在外部接口上每单位时间收发的数据相匹配。
41.一种电信设备，包括多个本地接口；和源时钟，其中从多个本地接口的一个本地接口恢复该源时钟，且从该源时钟生成至少一个同步的时钟信号以及该同步的时钟信号被耦合到多个本地接口的一个或多个接口，以便在多个本地接口的每个接口上收发被同步到源时钟的数据。
42.一种G.SHDSL通信设备，包括G.SHDSL接口；第一接口；和第二接口，其中从第二接口恢复源时钟，且从该源时钟生成同步的时钟信号，以及该时钟信号被耦合到第一接口，以收发被同步到E1接口的源时钟的数据，其中从第二和第一接口收发的数据对G.SHDSL接口进行收发。
43.权利要求42的G.SHDSL通信设备，其中第一接口是V.35接口以及第二接口是E1接口。
44.权利要求42的G.SHDSL通信设备，其中同步的时钟信号被生成为等于被以整数值N分频的主时钟信号。
45.权利要求44的G.SHDSL通信设备，其中整数值N是在从1到36的范围中选出的。
46.权利要求42的G.SHDSL通信设备，其中同步的时钟信号被生成为64kHz的倍数。
47.权利要求42的G.SHDSL通信设备，其中每单位时间在第一和第二接口上收发的数据的总和等于在G.SHDSL接口上每单位时间收发的数据。
48.一种在具有多个本地接口和被耦合到该多个本地接口的外部接口的电信设备中的多接口时钟同步方法，包括从时钟源接收主时钟信号；从该主时钟信号导出至少一个同步的时钟信号；把该至少一个同步的时钟信号每个都耦合到该多个数据端口的一个或多个数据端口；以及在该多个数据端口的每个数据端口上收发被同步到主时钟信号的数据。
49.一种运行具有多个数据端口的G.SHDSL设备的方法，包括从至少一个时钟源选择主时钟信号；从该主时钟信号生成同步的参考时钟信号；对该同步的参考时钟信号分频以生成至少一个同步的导出的时钟信号；把至少一个同步的导出时钟信号每个都耦合到该多个数据端口的一个或多个数据端口；以及在该多个数据端口的每个数据端口上收发被同步到主时钟信号的数据。
50.权利要求49的方法，其中该多个数据端口中的至少一个数据端口是同步的数据端口。
51.权利要求49的方法，其中多个数据端口是从由V.35接口、G.SHDSL接口、RS-232接口和E1接口组成的组中选择的。
52.权利要求49的方法，其中对该同步的参考时钟信号分频以生成至少一个同步的导出的时钟信号还包括用整数值N对该同步的参考时钟信号分频以生成至少一个同步的导出时钟。
53.权利要求52的方法，其中整数值N是在从1到36的范围中选出的。
54.权利要求49的方法，其中对该同步的参考时钟信号分频以生成至少一个同步的导出时钟信号还包括生成至少一个同步的导出时钟信号每个为64kHz的倍数。
55.权利要求49的方法，还包括把来自多个数据端口的收发的同步数据耦合到和耦合自外部网络数据端口。
56.权利要求55的方法，其中外部网络数据端口是G.SHDSL数据端口。
57.权利要求55的方法，其中多个数据端口的每单位时间的总的数据收发能力与外部网络数据端口的每单位时间的数据收发能力相匹配。
58.一种G.SHDSL通信设备，包括多个本地接口；和参考时钟源，其中从该参考时钟源生成至少一个同步的时钟信号以及其中至少一个生成的同步的时钟信号每个都被耦合到该多个本地接口的一个或多个接口，以便在该多个本地接口的每个接口上收发被同步到该参考时钟源的数据。
59.权利要求58的G.SHDSL通信设备，其中参考时钟源是可从多个时钟源选择的。
60.权利要求58的G.SHDSL通信设备，其中多个本地接口是从由V.35接口和E1接口组成的组中选择的。
61.权利要求58的G.SHDSL通信设备，其中至少一个同步的时钟信号还包括生成等于被以整数值N分频的主时钟源的至少一个同步的时钟信号。
62.权利要求61的G.SHDSL通信设备，其中整数值N是在从1到36的范围中选择的。
63.权利要求58的G.SHDSL通信设备，其中至少一个生成的同步的时钟信号是64kHz的倍数。
64.权利要求58的G.SHDSL通信设备，还包括外部接口，其中该外部接口收发从外部通信链路到多个本地接口的数据。
65.权利要求64的G.SHDSL通信设备，其中外部接口是G.SHDSL接口。
66.权利要求64的G.SHDSL通信设备，其中每单位时间在本地接口上收发的总的数据与在外部接口上每单位时间收发的数据相匹配。
全文摘要
描述了一种通信设备装置和方法，允许通过一种改善的能力去合并和同步多个WAN和LAN数据端口数据流，而改进网络通信链路和数据流的运行以及减小其成本。该改进的通信设备装置和方法允许主数据时钟选择、时钟恢复、导出数据时钟分频以及数据端口数据时钟选择，从而允许产生一个或多个同步的导出数据时钟以及合并多个数据端口数据流用于数据收发。该改进的通信设备装置和方法也允许从选择的数据端口恢复主数据时钟，并且允许其他的不同数据速率的数据端口与它同步，以便合并多个数据端口数据流用于数据收发。
文档编号H04L27/26GK1639669SQ02826889
公开日2005年7月13日 申请日期2002年11月8日 优先权日2001年11月9日
发明者J·奥利弗, C·埃文森 申请人:Adc Dsl系统公司