专利名称：自适应抗噪全数字指令扩音电话机的制作方法
技术领域：
本发明涉及一种全数字指令扩音电话机，特别是一种用于工业现场高噪声环境中具有自适应能力的抗噪全数字指令扩音电话机。
背景技术：
目前普遍使用的指令电话机，其电路结构绝大部分采用模拟工作方式，其传输、接口、语音信号、噪声抑制等部分均采用模拟方式处理。其中抗噪声通常主要由共模抗噪技术组成抗噪功能模块，一般采用直接共模处理方式和间接共模处理方式二类直接共模处理方式多数采用具有共模性能的话筒完成，该方式主要缺点是音源必须距离话筒非常近，否则话筒无法收到语音信息；间接共模方式一般采用取样放大器、模拟比较器、阻容延时器件等组成。由于器件不一致性和调试技术等问题，相位和波形保持一致非常难，所以这种结构电话机集成度低、参数调整困难、设定的噪声抑制参数易受环境因素影响而漂移，使得噪声抑制性能难以得到保证，在高噪声环境下，如信噪比≥30db，使用模拟式的噪声抑制技术实现起来尤其困难。
发明内容
本发明所要解决的技术问题是提供一种全数字指令扩音电话机，采用语音信号的数字化噪声抑制技术，使其信噪比可根据所需的分贝值来设置噪声抑制阈值，获得优良的噪声抑制效果。
本发明解决上述问题所采用的技术方案是该全数字指令扩音电话机包括接口电路、编解码器及运算控制器，其结构特点是设置有噪声抑制器，该噪声抑制器包括串/并转换电路、时钟电路、逻辑电路和噪声抑制电路，噪声抑制器分别与编解码器及运算控制器相连接。
本发明所述的接口电路中模拟接口部分包括二四线转换电路、前置放大器、功放电路、显示接口电路及键盘接口电路，前置放大器与话筒相连，二四线转换电路与电话线相连，功放电路与听筒相连，显示接口电路和键盘接口电路与编解码器相连接，数字接口部分包括数字接口芯片DASL和前置放大器、功放电路、显示接口电路及键盘接口电路。
本发明所述的噪声抑制电路主要包括噪音抑制控制器及延时器，噪音抑制控制器与延时器相连，噪音抑制控制器控制噪声抑制阈值，延时器控制前延时时间、后延时时间。
本发明所述的噪声抑制器采用CPLD芯片，运算控制器采用微处理器，编解码器采用CODEC芯片，前置放大器采用运放芯片，功放电路采用功率放大器芯片，键盘接口电路采用CPLD芯片，显示接口电路采用显示接口专用芯片。
本发明与现有技术相比具有以下优点和效果该全数字指令扩音电话机采用了数字化噪声抑制技术，可根据环境噪声的大小、外来干扰的严重程度及语音信号的幅度进行噪声抑制阈值的手动或自动设置，从而达到相应的信噪比。其接口资源丰富，可以直接替代原有的模拟指令电话，也可以用在使用新技术和提供新业务的场合。它通过编解码器CODEC芯片对模拟语音信号进行PCM编码后，再用噪声抑制器的复杂可编程逻辑器件CPLD对PCM码流进行数字化噪声抑制处理，然后在使用模拟接口时，将PCM信号解码还原为模拟语音信号；使用数字接口时，数字化噪声抑制处理后的数据PCM码流直接送入DASL接口芯片。这样，不仅可获得优良的噪声抑制效果，而且还能够实时调节噪声抑制参数，由于采用两种接口，方便组网和系统集成。采用音频处理集成电路进行语音数字处理，发送和接收通道采用独立的A/D和D/A，有效地克服了语音串扰问题，可方便的对话筒静音进行控制。另外该全数字指令扩音电话机的集成度和稳定性都比现有技术有显著提高，而且成本低。
图1为本发明结构方框示意图。
图2为本发明的噪声抑制电路电原理框图。
图3为本发明的噪声抑制电路的延时器的电原理图。
具体实施例方式
实施例的结构参见图1-图3。该全数字指令扩音电话机，包括接口电路I、编解码器II、噪声抑制控制器III、运算控制器IV。接口电路I包括二四线转换电路2、3、功放电路4、前置放大器1、显示接口电路6、键盘接口电路5、数字接口电路。噪声抑制器III包括串/并转换电路7、时钟电路8、逻辑电路9和噪声抑制电路10，噪声抑制电路10主要包括噪音抑制控制器III及延时器11。前置放大器1与话筒和编解码器II相连，二四线转换电路2、3与电话线和编解码器II相连，功放电路4与听筒和编解码器II相连，显示接口电路6和键盘接口电路5与运算控制器IV相连接，数字接口电路DASL与串/并转换电路7相连。噪声控制抑制器III分别与编解码器II及运算控制器IV相连接。噪音抑制控制器II与延时器相连。噪声抑制控制器III控制的主要技术参数为噪声抑制阈值、前延时时间、后延时时间。噪音抑制控制器控制噪声抑制阈值，延时器11控制前延时时间、后延时时间。
实施例的噪声抑制控制器III的CPLD复杂可编程逻辑器件采用EPM7128芯片，运算控制器IV采用AT90S8515芯片，CODEC编解码器II采用TP3057芯片，前置放大器1采用LM353芯片，功放电路4采用LM3886芯片，键盘接口电路5采用EPM7064芯片，显示接口电路6采用SED1335芯片，数字接口电路采用TP3420。
噪声抑制阈值是指打开语音信道的门限电平值。在阈值之下的信号认为是噪声，关闭语音信道；在阈值之上的信号则认为是语音，打开语音信道，由于因噪声阈值以下部分被关闭，该部分的趋势由算法推算补偿填入，以保持语音的顺畅感。这一阈值可根据环境噪声的大小、外来干扰的严重程度及语音信号的幅度而进行手动设置或自动生成。例如，当语音信噪比为30dB时，噪声抑制阈值控制点可设为32mV左右。由于语音和噪声两种信号并不总是能够完全区分开的，因此在信号幅度超过噪声抑制阈值或回落到阈值之下时，需要分别进行前延时和后延时处理。
前延时时间是指语音信号在超过阈值后到语音信道打开的延时时间。这一时间太长将造成语音的起始音素被切除，称为“头切”，这是不能允许的。但这一时间又不能太短，太短的话，任何幅度超过噪声抑制阈值的突发的短暂干扰，都会立刻打开语音通道，并将这干扰送到语音终端，破坏静音效果。为尽可能地吸收这类干扰又不至于造成“头切”，根据语音声学特征的有关统计资料与经验数值，前延时时间可在0.5～4ms之间选择。为了弥补被切割的底部曲线，在每个被采用的语音波形人为增加其趋势延长至底部，按其原有斜率推算，并适当增加舒适噪声，以产生不失真效果，我们称之为“补缺”。
后延时时间是指在噪声抑制门限被打开并自己传送语音时，从语音信号幅度回落至噪声抑制阈值之下，到语音信道关闭的延时时间。由于语音信号波形的动态范围很大，讲话时又随着语气的变化而起伏停顿，因此后延时时间太短会造成语音的断续，影响语音传送质量。后延时时间太长，则造成语音停顿时噪声拖尾，同样影响语音质量。为兼顾这两方面，后延时时间的量值范围约为0.05～0.5s左右，然后进行“补缺”。
本发明实现了数字化噪声抑制。采用数字化噪声抑制技术，必须先将语音信号数字化。模拟语音信号的数字化有多种方法，最通用的是按照G.711标准进行PCM编码。对于带宽为300～3400Hz的语音信号，采用8kHz的速率进行8位取样，取样数据按A律编码，这部分功能由CODEC编解码器II来实现；从PCM解码输出端DX输出表示语音信号的8bit串行信号，进入串/并转换电路7进行串/并变换，变换后的输出经八位参数化锁存器模块锁存，每帧刷新一次。锁存信号以八位为一帧，送到噪声抑制控制器III。噪声抑制控制器III控制语音信道，将PCM信号的偶数位取反后，再除符号位即最高位以外的七位数字与由设定的噪声抑制门限值进行比较，比较结果输出给延时器11，延时器11输出则作为控制信号送到噪声抑制控制器III。噪声抑制控制器III输出的PCM信号，经串/并转换电路7完成并/串行变换后恢复成串行PCM码流送往CODEC解码成为具有噪声抑制效果的语音信号，此部分功能由逻辑、时钟、噪声抑制电路9、8、10完成，另外通过对环境噪声的采样，可以自动追踪环境噪声来调整输出音量。由CPU运算控制电路IV来完成噪声抑制阈值、前延时时间、后延时时间等参数的设置和计算，并通过其可以外扩所有的数字接口电路单元，例如LCD液晶显示器，用来做文字等视屏显示；外扩总线接口芯片，通过总线与远端计算机可以实现远程控制和切入，以增强全数字指令扩音电话机的附加功能，即可扩展性。
采用数字化噪声抑制技术后，通过软件就可以设定和调节噪声抑制阀值、前延时时间、后延时时间等噪声抑制电路的三参数，其在不同的使用环境下，可以通过软件灵活的设定此三参数，即噪声抑制阀值可根据具体应用环境来设定，在弱噪声条件其值可设小，在强噪声条件下，要达到同样的信噪比，其值要设大些，可根据实验数据设定，也可根据现场噪声值设定，其它两参数可根据说话人来设定最佳值，以消除“头切”和噪声拖尾。这样设备的集成度和稳定性都有显著提高。
噪声抑制电路的工作原理，参见图2。图中的各个组成部分，根据需要分别采用了基本逻辑门电路、参数化模块、以缺省符合DefaultSymbol表示的文本输入Text Entry和宏功能逻辑单元Mega Function组合。从PCM解码输出端DX输出表示一路语音信号的8bit串行信号，进入8位的参数化移位寄存器模块进行串/并变换，变换后的输出经8位参数化锁存器模块锁存，每帧刷新一次。锁存信号以每八位送一次到噪声抑制控制器Symboll。噪声抑制控制器控制一路语音信道，将PCM信号的偶数位取反后，再将除符合位既最高位以外的七位数字与由S[6..0]设定的噪声抑制门限值进行比较，比较结果输出给延时器11Symbol2，延时器11输出则作为控制信号送到噪声抑制控制器III。各噪声抑制控制器III输出的PCM信号经8位参数化移位寄存器模块完成并/串行变换后恢复成串行PCM码流送往CODEC解码成为具有噪声抑制效果的语音信号。Symbol3用来产生CODEC要求的帧脉冲F0，提供移位寄存器、锁存器、噪声抑制控制器III所需的时序信号，并为延时器提供不同的时钟信号；TSET[3..0]用来选择CLK1、CLK2的分频系数以调整噪声抑制延时时间。这些输入都可以通过外部数字信号进行设置和调节。按以上方法对PCM信号进行的数字化噪声抑制处理，使语音信号产生一帧125μs的固定时延，但人耳的听觉对这一时延是完全不能觉察的。
噪声抑制电路的延时器的工作原理，参见图3。其中CLK1、CLK2为前、后延时的计时脉冲，由2.048MHz的MCLK主时钟经分频后得到，分别用于前延时计数器12Countr1和后延时计数器13Counter2计时。当无语音信号时，噪声抑制控制器IIISymbol1的输出D为“0”，Counter2计至Q2端为“1”后停止计数，并通过反相器将CLK2的输入封住。Q2端的高电平同时对Counter1清零，使B输出为“1”，噪声抑制控制器III输出PCM码“55H”，即无语音信号。当接收到的PCM信号幅度超过设定的噪声抑制阈值时，D变为“1”，Counter2被清零，此时Counter1脱离清零状态开始计数。Counter1计至Q1为“1”后B端输出电平从“1”转为“0”，前延时结束，Symbol1的输出从“55H”变为转发输入的PCM码。与此同时，B端的低电平将CLK1时钟封住，只要Counter1不被清零，B始终为低。如果接收到的PCM信号不是连续的语音而是突发噪声，幅度只是短暂地超过设定的噪声抑制阈值，那么D变为“1”后在Counter1未来得及将B变为“0”时，D又回到了“0”，B的电平就一直是“1”，PCM输出码也始终是“55H”，突发的噪声就不会传到输出端。在话音信号持续期间，信号幅度在短暂时间内低于噪声抑制阈值虽然使得D端电平有时为“0”，从而使Counter2有时脱离清零状态开始计数，但只要信号幅度低于噪声抑制阈值的时间不超过设定的后延时时间，Counter2就总是在计数未满时就被再次清零，其输出一直保持为“0”，使B也一直为“0”，输出与输入的PCM信号始终保持一致，语音不会发生继续。只有当输入信号幅度低于噪声抑制阈值的时间超过设定的后延时时间后，Q2输出“1”，才使Counter1被清零，使B为“1”，输出PCM码“55H”。再有信号来时，仍按上述流程工作。
权利要求
1.一种自适应抗噪全数字指令扩音电话机，包括接口电路、编解码器及运算控制器，其特征是设置有噪声抑制器(III)，该噪声抑制器(III)包括串/并转换电路(7)、时钟电路(8)、逻辑电路(9)和噪声抑制电路(10)，噪声抑制器(III)分别与编解码器(II)及运算控制器(IV)相连接。
2.根据权利要求1所述的自适应抗噪全数字指令扩音电话机，其特征是所述的接口电路(I)中模拟接口部分包括二四线转换电路(2)、(3)、前置放大器(1)、功放电路(4)、显示接口电路(6)及键盘接口电路(5)，前置放大器(1)与话筒相连，二四线转换电路(2)、(3)与电话线相连，功放电路(4)与听筒相连，显示接口电路(6)和键盘接口电路(5)与编解码器(II)相连接，数字接口部分包括数字接口芯片DASL和前置放大器(1)、功放电路(4)、显示接口电路(6)及键盘接口电路(5)。
3.根据权利要求1所述的自适应抗噪全数字指令扩音电话机，其特征是所述的噪声抑制电路(10)主要包括噪音抑制控制器(III)及延时器(12)，噪音抑制控制器(III)与延时器(12)相连，噪音抑制控制器(III)控制噪声抑制阈值，延时器(11)控制前延时时间、后延时时间。
4.根据权利要求1所述的自适应抗噪全数字指令扩音电话机，其特征是所述的噪声抑制器(III)采用CPLD芯片，运算控制器(IV)采用微处理器，编解码器(II)采用CODEC芯片，前置放大器(1)采用运放芯片，功放电路(4)采用功率放大器芯片，键盘接口电路(5)采用CPLD芯片，显示接口电路(6)采用显示接口专用芯片。
全文摘要
本发明涉及一种全数字指令扩音电话机，特别是一种用于工业现场高噪声环境中具有自适应能力的抗噪全数字指令扩音电话机，它包括接口电路、编解码器及运算控制器，其特征是设置有噪声抑制器(III)，该噪声抑制器(III)包括串/并转换电路(7)、时钟电路(8)、逻辑电路(9)和噪声抑制电路(10)，噪声抑制器(III)分别与编解码器(II)及运算控制器(IV)相连接。该全数字指令扩音电话机接口资源丰富，具有优良的噪声抑制效果，并有效地克服了语音串扰问题，可方便的对话筒静音进行控制。另外该全数字指令扩音电话机的集成度和稳定性都比现有技术有显著提高，而且成本低。
文档编号H04M11/00GK1567923SQ0312948
公开日2005年1月19日 申请日期2003年6月24日 优先权日2003年6月24日
发明者陈伟 申请人:陈伟