专利名称：图像处理设备及图像处理方法
技术领域：
本发明涉及一种图像处理设备和一种图像处理方法。更具体地，本发明涉及一种适用于例如数字摄像机和数字视频摄像机的便携式设备的图像处理设备和图像处理方法。
背景技术：
在例如数字摄像机和数字视频摄像机的成像设备中，最初将通过A/D转换成像设备的输出信号而获得的原始数据(RGB数据)存储在存储器中。然后，通过图像处理电路将存储在存储器中原始数据转换为YC数据。图像处理电路配备有临时存储电路，用于写入从存储器读取的原始数据；以及算术电路，用于使用从临时存储电路读取的多个像素的原始数据来执行算术处理。图38示出了其中将从存储器读取的原始数据写入用于转换处理的临时存储电路的序列。具体地，针对一个图像300的每个水平像素行(线)，顺序地读取原始数据。转换处理需要水平方向和/或垂直方向的多个相邻像素。因此，图38所示的写序列需要大容量的线存储器作为临时存储电路，所述大容量的线存储器能够存储包括在图像300的一线中的像素，由此图像处理电路的尺寸变得较大。
日本待审专利申请No.2000-354193公开了将图像300划分为如图39所示的多个块(图像块301)并且从存储器中读取并处理每个图像块301中的原始数据。当采用图39所示的读取方法时，线存储器应当只具有能够存储包括在图像块301的一线中的像素的存储容量。这种线存储器的存储容量的减小能够减小图像处理电路的尺寸。
发明内容
然而，如图39所示，被分为图像块301的一个图像300提高了线更新的频率。此外，被分为图像块301的一个图像300需要图像块301的更新。例如，当假设图像300的垂直方向的像素数目是1218，而包括在图像300的图像块301的总数目是476时，在如图38所示处理的情况下的线更新次数是1217。然而，在图39所示处理的情况下的线更新次数达到了30875，作为一个图像块301的线更新次数(65)和图像块301的总数(475)的乘积而得到。
当仅在如图39所示的每个线中，执行每个图像块301的原始数据的读取时，在线更新和图像块更新时，在从存储器读取到临时存储电路的原始数据中形成了不可转换的组合。当存储在临时存储电路中的原始数据形成了不可转换的组合时，算术电路不能产生有效的输出像素，由此，只移动线存储器和构成临时存储电路的寄存器中的数据。
在一个其中使用水平方向上的三个像素和垂直方向上的三个像素的像素数据来执行转换处理的实例中，不能执行转换处理，直到如图40所示，在线更新时，将从新线的首个像素开始的至少前三个像素302的像素写入临时存储电路中为止。此外，在图像块301的更新时，不能执行转换处理，直到如图41所示，写入了从第三线的首个像素开始的至少前三个像素302的像素为止。在如上所述将图像300分为图像块301的情况下，需要更新大量的线和图像块。因此，在线和图像块的更新期间的时间损失是不能忽略的，由此减小了处理速度并且增大了功率消耗。
因此，本发明的目的是消除线和图像更新中的处理损失，由此提高处理速度并减小功率消耗。
本发明的第一方面提供了一种图像处理设备，包括图像存储部分，适于存储图像；算术部分，适于通过算术地处理相邻像素来产生输出像素，所述相邻像素由图像的水平方向上相邻的M个像素和图像的垂直方向上相邻的N个像素构成，M是大于或等于2的整数，N是大于或等于1的整数；第一临时存储部分，适于可读地存储像素，范围从图像的每个水平像素线中的第M个像素到最后一个像素；第二临时存储部分，适于可读地存储像素，范围从图像的每个水平像素线中的首个像素到第(M-1)个像素；以及第三临时存储部分，适于延迟存储在第一临时存储部分的像素的输出，接收来自第二临时存储部分的像素，并同时向算术部分输出由水平方向上相邻的M个像素和垂直方向上相邻的N个像素构成的相邻像素。
图像包括图像的一帧和通过划分图像的一帧获得的图像块。
图像处理设备还包括控制部分。在将用于产生水平像素线之一的最后输出像素的像素存储到第三临时存储部分之前，控制部分从图像存储部分读取范围从下一个水平像素线的首个像素到第(M-1)个像素的像素，以便将其写入第二临时存储部分。在将用于产生水平像素线之一的最后输出像素的像素从第三临时存储部分输出到算术部分之后，控制部分从第二临时存储部分读取范围从下一个水平像素线的首个像素到第(M-1)个像素的像素，以便将其写入第三临时存储部分。
在线更新时，即，当一个水平像素线的最后输出像素产生之后，由算术部分产生下一个水平像素线的第一输出像素，有必要将范围从下一个水平像素线的首个像素到第M个像素的像素已经存储在第三临时存储部分。在本发明的第一实施例中，在线更新之前，将范围从下一个水平像素线的首个像素到第(M-1)个像素的像素存储在第二临时存储部分，并将其从第二临时存储部分传送到第三临时存储部分。因此，即使在线更新时，第三临时存储部分也能够将产生输出像素所需的有效像素组输出到算术部分。换句话说，能够消除在线更新中的处理损失。
此外，优选地，N是大于或等于2的整数，并且与属于图像的第一到第N个水平像素线的像素相关，控制部分利用移动在水平方向的读取位置，重复从图像存储部分顺序地读取设置在垂直方向的N个像素并将像素写入第一临时存储部分或第二临时存储部分的操作。
在图像更新时，即，当图像的最后一个水平像素线的最后输出像素产生之后，产生下一个图像的第一个水平像素线的输出像素，有必要将属于下一个图像的第一到第N个水平像素线的像素已经存储在第三临时存储部分。如上所述，通过读取范围从图像的第一到第N个水平像素线的像素以及将像素写入第二和第三临时存储部分，即使在图像更新时，第三临时存储部分也能够将产生输出像素所需的有效像素组输出到算术部分。换句话说，能够消除在图像更新中的处理损失。
此外，优选地，算术部分在每个单位时间产生输出像素，第一临时存储部分具有N个RAM，当处于写状态的RAM的前一个写地址紧邻在前一个读地址之前时，控制部分在单位时间内从图像存储部分读取一个像素并将像素写入RAM或第二临时存储部分中，并且当处于写状态的RAM的前一个写地址紧邻在前一个读地址之前两个或更多地址时，控制部分在单位时间内从图像存储部分读取多个像素并将像素写入RAM和/或第二临时存储部分中。
RAM的写地址和读地址的这种控制实现了RAM的存储容量的有效使用，而不会在图像处理中引起问题。
本发明的第二方面提供了一种图像处理方法，通过算术地处理相邻像素来产生输出像素，所述相邻像素包括存储在图像存储部分中的图像的水平方向上相邻的M个像素和图像的垂直方向上相邻的N个像素，M是大于或等于2的整数，N是大于或等于1的整数，所述方法包括通过在水平方向上移动读取位置来从图像存储部分读取像素，并将像素写入第一临时存储部分；从第一临时存储部分读取像素，并将像素写入第三临时存储部分；由第三临时存储部分延迟像素的输出，从而向算术部分输出包括水平方向上相邻的M个像素和垂直方向上相邻的N个像素的相邻像素；从算术部分产生根据M×N个像素的输出像素；在将用于产生一个水平像素线的最后输出像素的像素存储到第三临时存储部分之前，从图像存储部分读取范围从下一个水平像素线的首个像素到第(M-1)个像素的像素，并将其写入第二临时存储部分；以及在将用于产生水平像素线之一的最后输出像素的像素从第三临时存储部分输出到算术部分之后，从第二临时存储部分读取范围从下一个水平像素线的首个像素到第(M-1)个像素的像素，并将其写入第三临时存储部分。
根据本发明，在线更新之前，预先将范围从每个水平像素线的首个像素到第(M-1)个像素的像素存储在第二临时存储部分中，然后读取并存储在第三临时存储部分中，由此能够消除线更新中的处理损失，并且能够提高处理速度，减小功率消耗。此外，利用在水平方向上移动读取位置来在垂直方向上读取属于图像的第一到第N个水平像素线的多个像素。因此，能够消除线更新中的处理损失，并且能够提高处理速度，减小功率消耗。此外，通过根据写地址和读地址之间的距离来改变充当第一存储部分的RAM中的写像素的速度，能够有效地利用RAM的存储容量，而不会在图像处理中引起问题。
根据与参考附图的优选实施例相关的以下描述，本发明的其它目的和特点会显而易见。
图1是示出了根据本发明实施例的具有YC处理电路的数字摄像机图像处理系统的方框图；图2是示出了图1所示的图像处理系统的操作的流程图；图3是示出了YC处理电路的电路图；图4是示出了图像的一个帧的图示；图5是示出了像素的坐标的设置的图示；图6是示出了像素数据的结构的示意图；图7是示出了RAM的示意图；图8A到8C是用于表示产生输出像素的方法的图示；图9是示出了图像块中每个像素的像素数据的写目的地的图示；图10是示出了在图像块中写入像素的像素数据的序列的图示；图11是示出了输出输出像素的像素数据的序列的图示；图12是用于表示YC处理电路的操作的流程图；图13是图12中的步骤S12-1处的子程序的流程图；图14是示出了用于确定第一和第二临时存储部分的加载方法的条件的表；图15和16是用于表示从时间“t”到时间t+143的YC处理电路的操作的表；图17是示出了将各个像素的像素数据从存储器传送到RAM时的时间图示；
图18是示出了将存储在RAM中的像素数据传送到第三存储部分时的时间图示；图19是示出了产生各个像素的像素数据时的时间图示；图20是示出了紧接在时间“t”之后存储在第一和第二临时存储部分中的像素数据的示意图；图21是示出了在时间t+1处将像素数据从存储器读取到RAM之后，存储在第一和第二临时存储部分中的像素数据的示意图；图22是示出了在时间t+1处第三临时存储部分的寄存器移位之前存储在第三临时存储部分中的像素数据的示意图；图23是示出了在时间t+1处第三临时存储部分的寄存器移位之后，存储在第三临时存储部分中的像素数据的示意图；图24是示出了在时间t+1处逐像素地将像素的像素数据从RAM传送到第三临时存储部分之后，存储在第三临时存储部分中的像素数据的示意图；图25是示出了在时间t+1处产生输出像素的像素数据时，存储在第三临时存储部分中的像素数据的示意图；图26是示出了紧接在时间t+2之后存储在第一和第二临时存储部分中的像素数据的示意图；图27是示出了在时间t+3处将像素数据从存储器读取到RAM之后，存储在第一和第二临时存储部分中的像素数据的示意图；图28是示出了将像素数据从第二临时存储部分传送到第三临时存储部分之后，存储在第三临时存储部分中的像素数据的示意图；图29是示出了在时间t+3处逐像素地将像素的像素数据从RAM传送到第三临时存储部分之后，存储在第三临时存储部分中的像素数据的示意图；图30是示出了紧接在时间t+3之后存储在第一和第二临时存储部分中的像素数据的示意图；图31是示出了在时间t+4处将像素数据从存储器读取到RAM之后，存储在第一和第二临时存储部分中的像素数据的示意图；图32是示出了在时间t+4处产生输出像素之后，存储在第三临时存储部分中的像素数据的示意图；图33是示出了紧接在时间t+4之后存储在第一和第二临时存储部分中的像素数据的示意图；图34是示出了在时间t+5处将像素数据从存储器读取到RAM之后，存储在第一和第二临时存储部分中的像素数据的示意图；图35是示出了在时间t+5处产生输出数据之后，存储在第三临时存储部分中的像素数据的示意图；图36是示出了紧接在时间t+9之后存储在第一和第二临时存储部分中的像素数据的示意图；图37是示出了在时间t+10处将像素数据从存储器读取到RAM之后，存储在第一和第二临时存储部分中的像素数据的示意图；图38是示出了将像素的像素数据写入到一帧中的序列的示意图；图39示出了写入每一个图像块中的像素数据的序列的示意图；图40是示出了在线处理期间的损失的示意图；以及图41是示出了图像块处理处的损失的示意图。
具体实施例方式
图1示出了用于数字摄像机的图像处理系统1，具有根据本发明的图像处理设备的实施例的YC处理电路，图3示出了YC处理电路的细节。该图像处理系统1包括具有CCD等的图像拾取电路2；由DRAM等构成的存储器3；YC处理电路4；SRAM5；分辨率转换电路6；用于执行例如JPEG压缩处理的压缩处理的压缩处理电路7；记录介质8，例如IC卡；以及控制电路9。
参考图2，对该图像处理系统1的操作进行描述。首先，在步骤S2-1，将由图像拾取电路2产生的原始数据(RGB数据)写入存储器3。然后，在步骤S2-2，YC处理电路4根据从存储器3读取的原始数据产生YC数据，并将所产生的YC数据写入SRAM5。当在步骤S2-3判定执行分辨率转换时，分辨率转换电路6在步骤S2-4针对YC数据执行分辨率转换。在步骤S2-5，将经过分辨率转换的YC数据写入SRAM5和存储器3。当在步骤S2-3判定不执行分辨率转换时，在步骤S2-5，将由YC处理电路4产生的YC数据写入SRAM5和存储器3。在步骤S2-6，压缩处理电路7压缩存储在SRAM 5中的YC数据。将通过压缩处理产生的已压缩数据写入存储器3。在步骤S2-7，将存储器3中的已压缩数据写入记录介质8。
在此实施例中，如图4所示，相对于存储在存储器3中的原始数据，水平方向上的1602个像素和垂直方向上的1218个像素构成了图像11的一帧。在以下的解释中，由如图5所示的X坐标和Y坐标来表示图11中每个像素12的位置。例如，由(67，2)表示的像素12是位于图像11的从左端第67个位置和从上端第二个位置的像素。此外，在以下的解释中，必要时，将水平方向上的像素设置或行称为线。
此外，如图4和5所示，YC处理电路4将图像11的一帧划分为图像块13，每个图像块由水平方向上相邻的66个像素和垂直方向上相邻的66个像素构成，以便进行处理。如稍后所述，算术电路20根据由水平方向上相邻的三个像素12和垂直方向上相邻的三个像素12构成的九个像素的像素数据，产生输出像素的YC数据。因此，将位于水平方向上相邻的两个图像块13之间的边界处的水平方向上的两个像素12的像素数据同时用于图像块13的处理。类似地，将位于垂直方向上相邻的两个图像块13之间的边界处的垂直方向上的两个像素12的像素数据同时用于图像块13的处理。图像11的一帧包括水平方向上的25个图像块13和垂直方向上的19个图像块13，总共是475个图像块。
如图6所示，每个像素12的原始数据(以下称为像素数据)具有偶/奇位14b和有效位14c，作为像素数据部分14a的伴随信息。偶/奇位14b指示了像素12是属于偶数线还是奇数线。有效位14c指示了像素12的像素数据的像素数据部分14a是否是有效的。
参考图3，YC处理部分4包括算术电路20，用于算术地处理存储在存储器3中的像素12的原始数据，还包括第一临时存储部分21、第二临时存储部分22、第三临时存储部分23、第一选择部分26和第二选择部分27，对其进行设置，以便以算术上可处理的组合的方式输出存储在存储器3中的像素12的像素数据。
如图8A到8C所示，算术电路20执行从由水平方向上相邻的三个像素12和垂直方向上相邻的三个像素12构成的九个像素的像素数据的加权加法。例如，如图8A所示，通过从(1，1)到(3，3)的九个像素12的像素数据的加权加法，得到了输出像素(1，1)的像素数据。为了执行该加权加法，算术电路20具有乘法器31a、31b和31c以及加法器32，用于将这些乘法器31a到31c的输出相加。算术电路20在每个单位时间内产生一个输出像素的像素数据。
第一临时存储部分21具有三个RAM 21a、21b和21c，每个RAM能够存储从存储器3读取的像素数据。如稍后详细所述，在这三个RAM 21a、21b和21c中存储每个图像块13的每个线的范围从首个像素起的第三个像素到最后一个像素(第66个像素)的像素12的像素数据。如图7所示，每个RAM 21a、21b和21c具有从No.1到No.64的地址33。在每个地址33中，能够可读地存储一个像素的像素数据。
第二临时存储部分22具有六个寄存器22ad、22ae、22bd、22be、22cd和22ce，每个寄存器能够存储一个像素12的原始数据。如稍后详细所述，这六个寄存器22ad、22ae、22bd、22be、22cd和21ce用于存储每个图像块13的每个线的范围从首个(第一)像素到第二像素12的像素12的像素数据。寄存器22ad和22ae对应于第一临时存储部分21的RAM 21a。此外，寄存器22bd和22be对应于RAM 21b。此外，寄存器22cd和22ce对应于RAM 21c。
第三临时存储部分23具有九个寄存器23aa、23ab、23ac、23ba、、23bb、23bc、23ca、23cb和23cc，每个寄存器能够存储一个像素12的原始数据。寄存器23aa到23ac对应于第一临时存储部分21的RAM21a。此外，寄存器23ba到23bc对应于RAM 21b。此外，寄存器23ca到23cc对应于RAM 21c。
能够在由实线表示的上部位置和由虚线表示的下部位置之间，改变第一选择部分26的设置。当第一选择部分26的设置处于上部位置时，串联寄存器23aa到23cc的每三个寄存器。具体地，分别串联寄存器23aa到23ac、寄存器23ba到23bc和寄存器23ca到23cc。因此，当第一选择部分26的设置位于上部位置时，第三临时存储部分23的寄存器23aa到23ac、寄存器23ba到23bc和寄存器23ca到23cc分别延迟来自RAM 21a到21c的像素数据的输出，然后经过第二选择部分27将像素数据输出到算术电路20。
当第一选择部分26的设置位于下部位置时，将第三临时存储部分23与第二临时存储部分22相连。具体地，第二临时存储部分22的寄存器22ad到22ae分别与第三临时存储部分23的寄存器23ab到23ac相连。此外，第二临时存储部分22的寄存器22bd到22be分别与第三临时存储部分23的寄存器23bb到23bc相连。此外，第二临时存储部分22的寄存器22cd到22ce分别与第三临时存储部分23的寄存器23cb到23cc相连。因此，当第一选择部分26的设置位于下部位置时，分别将像素数据从第二临时存储部分22的寄存器22ad和22ae、寄存器22bd和22be和寄存器22cd和22ce输出到第三临时存储部分23的寄存器23ab和23ac、寄存器23bb和23bc和寄存器23cb和23cc。
第二选择部分27具有改变第三临时存储部分23和算术电路20之间的连接的功能，从而将最新的线的像素数据输入到算术电路20的乘法器31a，将第二新的线的像素数据输入到乘法器31b，并且将第三新的线的像素数据输入到乘法器31c。
控制电路9控制存储器3、RAM 21a到21c、寄存器22ad到22ce、寄存器23aa到23cc、以及第一选择部分26和第二选择部分27，从而分别将像素数据从存储器3传送到第一临时存储部分21和第二临时存储部分22、将像素数据从第一临时存储部分21和第二临时存储部分22传送到第三临时存储部分23、以及将像素数据从第三临时存储部分23传送到算术电路20。此外，控制电路9控制算术电路20，以执行算术处理并且将所产生的像素数据传送到SRAM 5。
此外，通过第三临时存储部分23将像素数据输入到控制电路9的时钟控制部分9a。根据偶/奇位14b和有效位14c，时钟控制部分9a判定算术电路20是否能够根据存储在第三临时存储部分23中的像素数据来产生有效的输出像素数据。如果时钟控制部分9a判定算术电路20不能根据存储在第三临时存储部分23中的像素数据来产生有效的输出像素数据，则时钟控制部分9a停止向算术电路20提供其时钟信号，由此禁止了算术电路20的算术处理。当输入了无效的像素数据时，这防止了算术电路20处的功率消耗浪费。
然后，YC处理电路4将图11的一帧分为总共475个图像块13并处理图像块13，每个图像块由水平方向上相邻的66个像素和垂直方向上相邻的66个像素构成。图4中的箭头“A”示出了处理图像块13的序列。具体地，从位于图像11的左上角的图像块13开始处理，逐线地顺序处理图像块13。
概括地，可以将由YC处理电路4执行的针对每个图像块13的处理分为三个阶段。在第一阶段，将从存储器3读取的像素数据写入第一临时存储部分21或第二临时存储部分22。在第二阶段，将从第一临时存储部分21或第二临时存储部分22读取的像素数据写入第三临时存储部分23。在第三阶段，算术电路20根据从第三临时存储部分23读取的像素数据来产生输出像素数据。如稍后详细所述，根据该实施例，在第二阶段处，通过设置第二临时存储部分22，消除了线更新期间的时间损失。
图9示出了在第一阶段处，从存储器3中读取的像素数据的写目的地。具体地，将前两个像素12即每一线的第一和第二像素的像素数据，写入到第二临时存储部分22。另一方面，将每一线的第三到最后一个(第66个)像素12的像素数据写入到第一临时存储部分21。
图10示出了在第一阶段从存储器3中读取属于每个图像块13的像素12的像素数据并将像素数据写入第一临时存储部分21或第二临时存储部分22的序列。具体地，利用移动读取位置，逐像素地在每一线中沿着如箭头“B”所示的每一线的水平方向，将范围在从图像块13的第四线到第66线的像素的像素数据写入第一临时存储部分21或第二临时存储部分22。另一方面，对于范围从图像块13的第一线到第三线的像素的像素数据，通过移动读取位置，沿着如箭头“C”所示的水平方向，重复从存储器3中顺序地读取设置在垂直方向的三个像素12的像素数据、并将像素数据写入第一临时存储部分21或第二临时存储部分22的操作。如稍后详细所述，根据该实施例，通过在每个图像块13的处理的开始处，读取垂直方向上的像素数据而不是水平方向上，消除了图像块更新的时间损失。
在第一阶段，如图7中的箭头“D”所示，沿着水平方向上的RAM21a到21c的地址33，来移动从存储器3中读取像素数据、以及将像素数据写入相应的RAM 21a到21c的序列。
在第二阶段，如图7中的箭头“D”所示，沿着水平方向上的RAM21a到21c的地址33，来移动从第一临时存储部分21的RAM 21a、21b和21c中读取像素数据、以及将像素数据写入第三临时存储部分23的相应寄存器23aa、23ba和23ca的序列。
参考图7，将描述在第一临时存储部分21的每个RAM 21a、21b和21c中读取点和写入点之间的关系。如上所述，每个RAM 21a、21b和21c具有地址第1到第64。读取点是从其中读取像素数据的每个RAM 21a到21c的地址。此外，写入点是将从存储器3新读取的像素数据写入其中的每个RAM的地址。
在每个RAM 21a到21c中，当前的写入点不能超出前一个读取点。例如，如图7所示，当前一个读取点是地址第61时，要求写入点是地址第60或在地址第60之前。这是因为超越或超出前一个读取点的写入点意味着将从存储器读取的新像素数据重写到了RAM 21a到21c的地址22上，该地址上存储了还没有用于产生输出像素数据的像素数据。
只要写入点没有超出读取点，就使写入点延迟于读取点。例如，如图7所示，当读取点是地址第61时，写入点应当是地址第60或在地址第60之前。然而，写入点最好接近读取点。理想地，接入点最好紧邻在读取点之前。例如，如图7所示，当读取点是地址第61时，理想地，写入点是地址第60。写入点紧邻在读取点之前意味着当将像素数据从任一RAM 21a到21c的地址33上输出到了第三临时存储部分23时，在地址33处立即执行了利用从存储器3读取的新像素数据进行重写。在这种情况下，能够使写入点延迟于读取点的余量变为最大，由此最有效地使用了RAM 21a到21c的存储容量。
根据与上述写入点和读取点有关的条件，来确定从存储器3中读取像素数据、以及将像素数据写入第一临时存储部分21的RAM 21a到21c和第二临时存储部分22的寄存器22ad到22ce的速度。具体地，当在正被写入数据的一个RAM中的前一个写入点紧邻在前一个读取点之前时，在单位时间内，将一个像素12的像素数据写入RAM 21a到21c和寄存器22ad到22ce之一。另一方面，当在正被写入数据的一个RAM中的前一个写入点没有紧邻在读取点之前时，则在单位时间内，将从存储器3读取的像素数据写入到任意两个RAM 21a到21c，或任一RAM 21a到21c和任一寄存器22ad到22ce。
由控制电路9执行上述RAM 21a到21c中的地址控制、以及上述写速度的调整，即，每单位时间写入RAM 21a到21c和寄存器22ad到22ce的像素数目。
在第三阶段，图11示出了由算术电路20产生输出像素数据并将像素数据输出到SRAM 5的序列。具体地，如箭头“E”所示，在每个图像块13中，沿着水平方向逐像素地移动所产生的输出像素数据。由于算术电路20根据水平方向上相邻的三个像素12和垂直方向上相邻的三个像素12的像素数据来产生输出像素数据，因此输出图像块13’中所包括的像素数目小于存储在存储器3中的图像11的图像块13(参见图4)所包括的像素数目。具体地，图像块13’中包括了水平方向上64个输出像素和垂直方向上64个输出像素，即4096个输出像素。
然后，将描述YC处理电路4的操作。图12是示出了在每个单位时间执行的YC处理电路4的操作的流程图。由控制电路9执行该操作。参考图12，步骤S12-1对应于上述第一阶段，步骤S12-2到S12-5、步骤S12-7和步骤S12-8对应于上述第二阶段，步骤S12-6对应于上述第三阶段。如上所述，算术电路20在每个单位时间产生一个输出像素。
在图12中的步骤S12-1，确定从存储器3中读取像素数据的方法，并且根据所确定的读取方法来执行像素数据读取。具体地，确定像素数据的读取速度、已经读取的像素数据的写目的地、和像素数据的读取方向。
参考13，首先，在步骤S13-1，判定处于写状态的RAM 21a到21c之一中的前一个写入点是否紧邻在前一个读取点之前(条件1)。如果前一个写入点紧邻在前一个读取点之前，则在步骤S13-2确定单位时间内读取的像素数目是1；如果没有紧邻在前一个读取点之前，则在步骤S13-3中确定单位时间内读取的像素数目是2。按照这种方式，根据写入点和读取点之间的距离来确定读取速度。
然后，在步骤S13-4，确定产生下一线中第一输出像素所需的像素数据是否已经存储在第二临时存储部分22的寄存器22ad到22ce中(条件2)。如果已经存储了像素数据，则在步骤S13-5，将从存储器3读取的像素数据写入第一临时存储部分21的RAM 21a到21c。另一方面，如果还没有存储像素数据，则在步骤S13-6，将从存储器3读取的像素数据写入第二临时存储部分22的寄存器22ad到22ce，或写入寄存器22ad到22ce和第一临时存储部分21的RAM 21a到21c。按照这种方式，根据存储在第二临时存储部分22中的像素数据来确定像素数据的写入目的地。
然后，在步骤S13-7，判定从存储器3读取、以及写入第一临时存储部分21的RAM 21a到21c和/或第二临时存储部分22的寄存器22ad到22ce的像素数据是否对应于属于图像块13的前三线的像素(条件3)。如果像素数据不对应于属于前三线的像素，则在步骤S13-8确定读取方向是水平方向。另一方面，如果像素数据对应于属于前三线的像素，则在步骤S13-9确定读取方向是垂直方向。按照这种方式，根据从其开始读取像素数据的像素12是否为图像块第一线的像素来确定读取方向。
图14示出了读取方法即加载方法和条件1、2和3之间的关系。由于针对每个读取速度、写入目的地和读取方向(加载方向)均存在两个，因此总共存在八种加载方法A到H。例如，在处于写入状态的RAM 21a到21c之一中的前一个写入点紧邻前一个读取点(条件1)、已经将在下一线产生第一输出像素所需的像素存储在第二临时存储部分22中(条件2)、以及前一次从存储器3读取并写入RAM 21a到21c等的像素12不是属于图像块13的前三线的像素12(条件3)的情况下，采用加载方法A，从而沿水平方向从存储器3中将一个像素12加载到RAM 21a到21c。
在步骤S12-1执行从存储器3进行读取之后，在步骤S12-2，判断前一次所产生的输出像素是否是图像块13’的线中的最后一个输出像素，即，判断是否到了执行线更新的时间。如果输出像素不是线中的最后一个像素，即，如果没有到达线更新的时间，则处理进入步骤S12-7。另一方面，如果到了线更新的时间，则处理进行到步骤S12-3。
当没有执行线更新时，执行步骤S12-7和S12-8。首先，在步骤S12-7，将第三临时存储部分23的像素数据从一个寄存器转移到另一个。例如，在寄存器23aa到23cc中，将寄存器23aa中的像素数据转移到寄存器23ab，并且将寄存器23ab中的像素数据转移到寄存器23ac。然后，在步骤S12-8，读取存储在第一临时存储部分21中的像素数据，并将其存储在第三临时存储部分23中。具体地，从RAM21a到21c中读取像素数据，并将其写入寄存器23aa、23ba和23ca中。
接下来，在步骤S12-6，通过第二选择部分27，将存储在第三临时存储部分23的像素数据输出到算术电路20。更具体地，将像素数据从第三临时存储部分23的九个寄存器23aa到23cc中输出到算术电路20的乘法器31a到31c中。算术电路20从输入的像素数据中产生输出像素。
在线更新时，执行步骤S12-3到S12-5。首先，在步骤S12-3，将第一选择部分26的设置改变为下部位置，由此，读取存储在第二临时存储部分22中的像素数据，并将其存储在第三临时存储部分23中。具体地，将像素数据分别从寄存器22ad和22ae输出到寄存器23ab和23ac、从寄存器22bd和22be输出到寄存器23bb和23bc、或从寄存器22cd和22ce输出到寄存器23cb和23cc。接下来，在步骤S12-4，读取存储在第一临时存储部分21中的像素数据，并将其存储在第三临时存储部分23中。具体地，从RAM 21a到21c中读取像素数据，并将其写入寄存器23aa、23ba和23ca。接下来，在步骤S12-5，改变第二选择部分27的设置。具体地，改变第二选择部分27的设置，以使将最新的线的像素数据输入到算术电路20的乘法器31a中，从而将第二新的线的像素数据输入到算术电路20的乘法器31b中，以及将第三新的像素数据输入到算术电路20的乘法器31c中。然后，在步骤S12-6，通过第二选择部分27，将存储在第三临时存储部分23的像素数据输出到算术电路20，算术电路20从输入像素数据中产生输出像素。
图15到19示出了当YC处理电路4针对存储在存储器3中的像素数据，通过重复图12的流程图所示的处理，以单位时间间隔中执行YC处理所得到的实例。
首先，图15和16示出了从产生图像的一帧中的输出像素(62，63)的时间t到时间t+143的各个时间处，YC处理电路4的操作状态。在图15和16中，项目1表示将像素数据从存储器3加载到RAM21a到21c和寄存器22ad到22cd的方法。项目2表示从存储器3读取的像素数据的写入目的地。项目3表示从存储器3写入到RAM 21a到21c等的像素。项目4和5分别表示像素数据的写入目的地、和当在单位之间读取两个像素12时读取其像素数据的像素。项目6和7分别表示每个时间处的RAM 21a到21c的写入点和读取点(参见图7)。项目8表示第一选择部分26的设置状态的选择。项目9表示输出像素。
图17示出了通过图12中的步骤S12-1的处理，从存储器3读取像素数据并将其写入第一临时存储部分21的RAM 21a到21c或第二临时存储部分22的寄存器22ad到22ce的时间。此外，图18示出了通过图12中的步骤S12-4和s12-8的处理，从RAM 21a到21c读取像素数据、并将其写入第三临时存储部分23的寄存器23aa、23ba和23ca的时间。此外，图19示出了通过图12中的步骤S12-6的处理，产生输出像素数据的时间。在这些图17到19中，表示像素12的块中的数字表示时间。例如图17中的像素12(65，1)中所示的数字“4”表示在时间4处从存储器3读取该像素的像素数据。此外，图17到19示出了在其上产生属于第一图像块13a和13a’(参见图4和11)的输出像素(63，63)的像素数据的时间“1”到在该时间产生属于第二图像块13b和13b’的输出像素(78，2)的像素数据的时间t144。在图17到19中，块中的数字表示时间。图17到19中的各个像素中的时间对应于其中在图15和16中“t”是0的情况。
如图18所示，从第一临时存储部分21的每个RAM 21a到21c写入到第三临时存储部分23的像素数据只在水平方向上逐像素地提前。如图19所示，也在水平方向上逐像素地提前了由算术电路20产生输出像素，另一方面，根据图13和14执行从存储器3将像素数据写入(图12中的步骤S12-1)到第一临时存储部分21的每个RAM 21a到21c或第二临时存储部分22的寄存器22ad到22ce，由此，如图17所示，改变了读取方向，还改变了读取速度和读取目的地。
根据图13中的步骤S13-4到S13-6和图14中的条件2，当还没有将产生下一线的第一输出像素的像素数据所需的像素数据存储在第二临时存储部分22时，将下一线的首个和第二个像素12的像素数据存储在第二临时存储部分22的寄存器22ad到22ce中。例如，在图15到17中，在时间4到9和时间68、69、132和133处，将从存储器3读取的线中的第一或第二像素12的像素数据写入到寄存器22ad到22ce中，而不是与该线相对应的RAM 21a到21c。在图12中的步骤S12-2处的线更新的情况下，在步骤S12-3，将存储在寄存器22ad到22ce中的像素数据写入到第三临时存储部分23。在步骤S12-6，将从第二临时存储部分22写入到第三临时存储部分23的像素数据、和在步骤S12-4从第一临时存储部分21写入到第三临时存储部分23的下一线的第三个像素的像素数据一起，输出到算术电路20，由此，将产生输出像素数据所需的所有像素数据提供给了算术电路20。如上所述，通过除了第一临时存储部分21的RAM 21a到21c之外，还设置了第二临时存储部分22，并且通过在线更新之前提前将下一线的第一和第二个像素的像素数据存储在第二临时存储部分22中，能够消除在线更新中的时间损失。
根据图13中的步骤S13-7和图14中的条件3，改变了将像素数据从存储器3读取到第一临时存储部分21和第二临时存储部分22的方向。在步骤S13-7，当前一次从存储器3写入到第一临时存储部分21或第二临时存储部分22的像素数据并不对应于前三线中的像素12时，产生下一线的像素数据所需的像素数据中两个线的像素的像素数据已经被存储在RAM 21a到21c中。因此，在这种情况下保持水平方向上的读取方向不会引起图像块更新中的损失。然而，在步骤S13-7，当前一次从存储器3写入到第一临时存储部分21或第二临时存储部分22的像素数据对应于前三线中的像素12时，下一线中像素的像素数据的产生对应于下一图像块13的线中像素的像素数据的产生，并且产生下一线中像素数据所需的像素数据根本还未存储在RAM 21a到21c中。因此，如果读取方向保持水平，在图像块更新中会出现损失。在这种情况下，将读取方向改变为垂直。如上所述，通过将图像块13的前三个或更少线中的读取方向设为垂直，在产生了前一个图像块13的最后一个输出像素之后，能够立即产生下一个图像块13的第一个输出像素，由此能够减少在图像块更新中的时间损失。例如，如图19所示，在时间66处产生第一个图像块13a’(参见图11)的最后一个输出像素(64，64)，在时间66之后，立即在时间67处产生第二个图像块13a’的第一个输出像素(65，1)。如图17所示，通过在时间4处和之后读取属于第二个图像块13’的前三线的像素12的像素数据来实现这一点。
依照图13中的步骤S13-1到S13-3和图14中的条件1，根据RAM 21a到21c中写入点和读取点之间的距离，将从存储器3中读取像素数据、以及将像素数据写入RAM 21a到21c或寄存器22ad到22ce的速度改变为每单位时间一个像素或每单位时间两个像素。当在图13中的步骤S13-1，写入点紧邻在读取点之前时，如上所述，这是理想状态，其中最有效使用了RAM 21a到21c的存储容量。因此，以每单位时间一个像素的速率(按照与在算术电路20中的输出像素数据产生速度相同的速度)，将像素数据从存储器3读取到RAM 21a到21c中，从而写入点不会变得更为接近读取点。另一方面，当在图13中的步骤S13-1，写入点没有紧邻在读取点之前时，写入点延迟于读取点。因此，以每单位时间两个像素的速率(按照两倍于与在算术电路20中的输出像素数据产生速度的速度)将像素数据从存储器3读取到RAM21a到21c中，从而写入点追上了读取点。尽管图像块13具有水平方向上的66个数据，每个RAM 21a到21c具有少于66的64个地址33。然而，通过控制写入到RAM 21a到21c的速度，以使写入点不会超出读取点并且使写入点变得接近于读取点，能够有效地利用RAM 21a到21c的存储容量，由此，能够获得在上述线更新和图像块更新中不会引起时间损失的处理。
接下来，参考图12和图20到37，将详细描述从图15中的时间t+1到时间t+10(从图17到图19中的时间1到时间10)的YC处理电路4的操作。
图20示出了紧接在图12中的步骤S12-1之前，存储在第一临时存储部分21的RAM 21a到21c和第二临时存储部分22的寄存器22ad到22ce的像素数据。将像素(3，64)到(66，64)的像素数据存储在RAM 21a中。此外，将像素12(3，65)到(66，65)的像素数据存储在RAM 21b中。此外，将像素数据(64，63)到(66，63)和像素(3，66)到(63，66)的像素数据存储在RAM 21c中。将六个像素(1，64)到(2，66)的像素数据存储在寄存器22ad到22ce中。
在图12中的步骤S12-1，针对其中存储了像素(64，63)的像素数据的RAM 21a的地址33，执行利用从存储器3读取的像素(64，66)的像素数据的重写。图21示出了存储在RAM 21a到21c的像素数据和在此重写之后的寄存器22ad到22ce。
根据图14确定此重写。首先，对于条件1，处于写状态的RAM 21c的前一个写入点是其中存储了像素(63，66)的像素数据的地址，前一个读取点是其中存储了像素(64，63)的像素数据的地址，由此，写入点紧邻在读取点之前。对于条件2，已经将产生下一线的像素的像素数据所需的像素(1，64)到(2，66)的像素数据存储在了第二临时存储部分22中。对于条件3，从存储器3读取的像素(64，66)不是图像块13的前三线中的像素。因此，选择加载方法A，并且从存储器3中读取像素(64，66)的像素数据并将其写入RAM 21c中。通过利用像素(64，66)的像素数据的重写，从RAM 21c中清除像素(64，63)的像素数据。由于该像素(64，63)的像素数据不再用于产生输出像素数据，因此不会出现问题。
图22示出了紧接在步骤S12-1处将像素(64，66)的像素数据从存储器3写入到RAM 21c之后的时间t+1处，存储在第三临时存储部分23的像素数据的状态，即，紧接在第三临时存储部分23处执行转移之前。将像素(62，64)到(64，64)的像素数据存储在寄存器23aa到23ac中，将像素(62，65)到(64，65)的像素数据存储在寄存器23ba到23bc中，并且将像素(62，63)到(64，63)的像素数据存储在寄存器23ca到23cc中。在时间“t”，算术电路20已经根据这九个像素的像素数据产生了像素(62，63)的新像素数据，并且已经输出了数据。
图23示出了紧接在步骤S12-7在第三临时存储部分23执行了转移之后的时间t+1处，存储在第三临时存储部分23的像素数据的状态。前一次产生的像素(62，63)(在时间“t”)不对应于图像块13的第63线中的最后一个像素(64，73)(步骤12-2)。因此，在步骤S12-8，转移第三临时存储部分23中的数据。具体地，将寄存器23ab中的像素数据转移到寄存器23ac并重写，并且将寄存器23aa中的像素数据转移到寄存器23ab并重写。类似地，还重写其它寄存器23bb、23bc、23cd和23cc中的像素数据。
图24示出了紧接在步骤S12-8之后的时间t+1，存储在第三临时存储部分23的像素数据的状态。在步骤S12-8，从RAM 21c中读取像素(65，63)的像素数据，并将其写入到寄存器23ca中，从RAM21a中读取像素(65，64)的像素数据，并将其写入到寄存器23aa中，以及从RAM 21b中读取像素(65，65)的像素数据，并将其写入到寄存器23ba中。由于在步骤S12-7，已经将六个像素(63，63)到(64，65)的像素数据存储到了第三临时存储部分23中，因此，将九个像素(63，63)到(65，65)的像素数据存储到第三临时存储部分23中。由于这是从RAM 21c中读取像素(63，63)的像素数据的最后时间，因此之后不必存储像素(65，63)的像素数据。换句话说，即使通过重写擦除了像素(65，63)的像素数据，仍然可以毫无问题地执行后续的图像处理。
图25示出了在时间t+1处产生的输出像素和存储在第三临时存储部分23中的像素数据的状态，换句话说，紧接在步骤S12-6之后的状态。在步骤S12-6，通过第二选择部分27，将存储在第三临时存储部分23中的九个像素(63，63)到(65，65)的像素数据输入到算术电路20，并且算术电路20产生输出像素(63，63)的像素数据。将第64线中像素的像素数据存储在寄存器23aa到23ac中，将第65线中像素的像素数据存储在寄存器23ba到23bc中，以及将第63线中像素的像素数据存储在寄存器23ca到23cc中。因此，通过第二选择部分27，将寄存器23aa到23ac与乘法器31b相连，将寄存器23ba到23bc与乘法器31c相连，以及将寄存器23ca到23cc与乘法器31a相连。
时间t+2处的操作与时间t+1处的操作类似。图26示出了紧接在时间t+2处产生像素(64，63)的像素数据之后存储的像素数据的状态，换句话说，紧接在时间t3的步骤S12-1之前的步骤。将像素(3，64)到(66，64)的像素数据存储在RAM 21a中，将像素(3，65)到(66，65)的像素数据存储在RAM 21b中，以及将像素(3，66)到(65，66)的像素数据存储在RAM 21c中。此外，将像素(1，64)到(2，66)的像素数据存储在第二临时存储部分22中。
图27示出了紧接在时间t+3的步骤S12-1之后存储在第一临时存储部分21和第二临时存储部分22中的像素数据的状态。在步骤S12-1，根据条件1到3的判定结果，针对其中存储了像素(66，63)的像素数据的RAM 21c的存储区域，执行利用从存储器3读取的像素(66，66)的像素数据的重写。
图28示出了紧接在时间t+3的步骤S12-3读取存储在第二临时存储部分22中的六个像素(1，64)到(2，66)的像素数据、并将其写入第三临时存储部分23之后，存储在第三临时存储部分23中的像素数据的状态。前一次(在时间t+2)产生的像素(64，63)对应于图像块中第63线的最后一个像素(64，63)。因此，根据步骤S12-2，在步骤S12-3，将像素数据从第二临时存储部分22加载到第三临时存储部分23。具体地，将第一选择部分26的设置改变为下部位置，由此将寄存器22ad中的像素数据写入到寄存器23ab，将寄存器22ae中的像素数据写入到寄存器23ac，将寄存器22bd中的像素数据写入到寄存器23bb，将寄存器22be中的像素数据写入到寄存器23bc，将寄存器22cd中的像素数据写入到寄存器23cb，以及将寄存器22ce中的像素数据写入到寄存器23cc。
图29示出了紧接在时间t+3的步骤S12-4处从第一临时存储部分21的RAM 21a到21c中读取三个像素(3，64)到(3，66)的像素数据、并将其写入第三临时存储部分23之后，存储在第三临时存储部分23中的像素数据的状态。在第三临时存储部分23中的像素数据变为图27所示的状态之后，在步骤S12-5改变第二选择部分27的设置。具体地，改变第二选择部分27的设置，从而将寄存器23aa到23ac与乘法器31a相连，将寄存器23ba到23bc与乘法器31b相连，以及将寄存器23ca到23cc与乘法器31c相连。然后，在步骤S12-6，将存储在第三临时存储部分23中的九个像素的像素数据输入到算术电路20，并产生输出像素(1，64)的像素数据。在上述操作之后，将第一选择部分26的设置返回到上部位置。
图30示出了紧接在时间t+3处产生像素(1，66)的像素数据之后，存储在第一临时存储部分21和第二临时存储部分22中的像素数据的状态，即，紧接在时间t+4处的步骤S12-1之前。将像素(3，64)到(66，64)的像素数据存储在RAM 21a中，将像素(3，65)到(66，65)的像素数据存储在RAM 21b中，以及将像素(3，66)到(66，66)的像素数据存储在RAM 21c中。将六个像素(1，64)到(2，66)的像素数据存储第二临时存储部分22中。
图31示出了紧接在时间t+4处的步骤S12-1之后，存储在第一临时存储部分21和第二临时存储部分22中的像素数据的状态。在步骤S12-1，针对其中存储了像素(1，64)的像素数据的寄存器22ae，执行利用从存储器3读取的像素(65，1)的像素数据的重写。根据图13和14来确定读取像素数据的速度、目的地和方向。首先，对于条件1，处于写状态的RAM 21c的前一个写入点是其中存储了像素(66，66)的像素数据的地址，并且前一个读取点是其中存储了像素(3，66)的像素数据的地址。因此，写入点紧邻在读取点之前。此外，对于条件2，还没有将产生下一线(第一线)的像素的像素数据所需的像素(65，1)到(66，3)的像素数据存储在第二临时存储部分22中。此外，对于条件3，从存储器3读取并写入RAM 21c的像素(66，66)不是图像块13的前三线中的像素。因此，选择加载方法B，由此，从存储器3中读取像素(65，1)的像素数据并将其写入寄存器22ae中。
图32示出了紧接在时间t+4的步骤S12-6处产生输出像素(2，64)的像素数据之后，存储在第三临时存储部分23中的像素数据的状态。在时间t+4的步骤S12-2处，判断前一次产生的输出像素(1，64)是否对应于图像块13的线中的最后一个像素。此外，在步骤S12-7，转移第三临时存储部分23中的像素数据，并且在步骤S12-8，分别将像素(4，64)到(4，66)的像素数据从RAM 21a到21c加载到第三临时存储部分23。然后，在步骤S12-6，将存储在第三临时存储部分23中的九个像素的像素数据输入到算术电路20，并产生输出像素(2，64)的像素数据。
图33示出了紧接在时间t+5的步骤S12-1之前，存储在第一临时存储部分21和第二临时存储部分22中的像素数据的状态，以及图34示出了紧接在时间t+5的步骤S12-1之后，存储在第一临时存储部分21和第二临时存储部分22中的像素数据的状态。根据图13和14来确定从存储器3中读取像素数据的速度、目的地和方向。首先，对于条件1，处于写状态的RAM 21c的前一个写入点是其中存储了像素(66，66)的像素数据的地址，并且前一个读取点是其中存储了像素(4，66)的像素数据的地址。因此，写入点没有紧邻在读取点之前。此外，对于条件2，还没有将产生下一线(第一线)的像素的像素数据所需的像素(65，1)到(66，3)的像素数据存储在第二临时存储部分22中。此外，对于条件3，从存储器3读取并写入寄存器22ae的像素(65，1)是图像块13的前三线中的像素。因此，选择加载方法H，从存储器3中读取像素(65，2)的像素数据并将其写入寄存器22be中，并且从存储器3中读取像素(67，1)的像素数据，并将其写入RAM 21a中。
图35示出了紧接在时间t+5的步骤S12-6处产生输出像素(3，64)之后，存储在第三临时存储部分23中的像素数据的状态。在时间t+5的步骤S12-2处，判定前一次产生的输出像素(2，64)并不对应于图像块13的线中的最后一个像素。此外，在步骤S12-7，转移第一临时存储部分21中的像素数据。在步骤S12-8，分别从RAM 21a到21c中读取像素(5，64)到(5，66)的像素数据，并将其写入第三临时存储部分23。然后，在步骤S12-6，将存储在第三临时存储部分23中的九个像素的像素数据输入到算术电路20，并产生输出像素(3，64)的像素数据。
在时间t+6到t+9处，与时间t+5的情况相同，将从存储器3读取的像素数据沿垂直方向(如图10中的箭头“C”所示)写入到第一和第二临时存储部分21和22中。此外，在时间t+6到t+9处，产生了四个输出像素(4，67)到(7，64)。如图36所示，紧接在时间t+10处的步骤S12-1之前，已经将六个像素(65，1)到(66，3)的像素数据存储在第二临时存储部分22中。此外，将像素(67，1)和(68，1)的像素数据存储在RAM 21a中，将像素(67，2)和(68，2)的像素数据存储在RAM 21b中，以及将像素(67，3)的像素数据存储在RAM 21c中。
在时间t+10的步骤S12-1处，根据图13和14选择加载方法G，并且如图37所示，将从存储器3读取的像素(68，3)和(69，1)存储在RAM 21a中。由于在S12-2，前一个所产生的像素(7，64)不是线中的最后一个像素，在步骤S12-7，转移第一临时存储部分21中的数据。在步骤S12-8，分别从RAM 21a到21c中读取像素(10，64)到(10，66)的像素数据，并将其存储在寄存器23aa、23ba和23ca。最后，在步骤S12-6，算术电路20根据存储在第三临时存储部分23中九个像素(8，64)到(10，66)的像素数据，来产生输出像素(10，64)。
在上述实施例中，通过采用其中根据九个相邻像素的像素数据，即水平方向上三个相邻像素和垂直方向上三个相邻像素(参见图8A到8C)来产生输出像素的像素数据的实例来解释本发明。在“M”是等于或大于2的整数、“N”是等于或大于2的整数以及算术电路20根据水平方向上的M个像素的像素数据和垂直方向上的N个像素的像素数据来产生输出像素的情况下，第一临时存储部分只需要可读地存储每一线中第M个像素到最后一个像素的像素数据，而第二临时存储部分只需要可读地存储每一线中首个像素到第(M-1)个像素的像素数据。此外，在这种情况下，对于属于一个图像块的第一到第N线的像素，应当只沿如图10中的箭头“C”所示的垂直方向，将像素的像素数据从存储器加载到第一和第二临时存储部分中。
本发明并不限于上述实施例，而可以不同地进行修改。例如，能够将本发明应用于图1所示的图像处理系统1中的分辨率转换电路6中。此外，还可以将本发明应用于除数字摄像机以外的设备的图像处理系统中，例如数字视频摄像机。此外，还可以将本发明应用于其中处理图像的一帧而不将其分为图像块的情况下。
尽管参考附图完整地解释了本发明，本领域的技术人员能够不同地改变和修改本发明。因此，可以理解的是，这种改变和修改包括在本发明的范围内，不会脱离本发明的精神和范围。
权利要求
1.一种图像处理设备，包括图像存储部分，适用于存储图像；算术部分，适用于通过算术地处理相邻像素来产生输出像素，所述相邻像素由图像的水平方向上相邻的M个像素和图像的垂直方向上相邻的N个像素构成，M是大于或等于2的整数，N是大于或等于1的整数；第一临时存储部分，适用于可读地存储像素，所述像素的范围从图像的每个水平像素线中的第M个像素到最后一个像素；第二临时存储部分，适用于可读地存储像素，所述像素的范围从图像的每个水平像素线中的首个像素到第(M-1)个像素；以及第三临时存储部分，适用于延迟存储在第一临时存储部分的像素的输出，接收来自第二临时存储部分的像素，并同时向算术部分输出由水平方向上相邻的M个像素和垂直方向上相邻的N个像素构成的相邻像素。
2.根据权利要求1所述的图像处理设备，其特征在于还包括控制部分，在将用于产生水平像素线之一的最后输出像素的像素存储到第三临时存储部分之前，所述控制部分从图像存储部分读取范围从下一个水平像素线的首个像素到第(M-1)个像素的像素，以便将其写入第二临时存储部分，以及在将用于产生水平像素线之一的最后输出像素的像素从第三临时存储部分输出到算术部分之后，控制部分从第二临时存储部分读取范围从下一个水平像素线的首个像素到第(M-1)个像素的像素，以便将其写入第三临时存储部分。
3.根据权利要求2所述的图像处理设备，其特征在于N是大于或等于2的整数，以及对于属于图像的第一到第N水平像素线的像素，控制部分通过移动在水平方向的读取位置，重复从图像存储部分顺序地读取设置在垂直方向的N个像素、并将像素写入第一临时存储部分或第二临时存储部分的操作。
4.根据权利要求3所述的图像处理设备，其特征在于算术部分在每个单位时间产生输出像素，第一临时存储部分具有N个RAM，以及当处于写状态的RAM的前一个写地址紧邻在前一个读地址之前时，控制部分在单位时间内从图像存储部分读取一个像素，并将像素写入RAM或第二临时存储部分中，以及当处于写状态的RAM的前一个写地址是紧邻在前一个读地址之前两个或更多的地址时，控制部分在单位时间内从图像存储部分读取多个像素，并将像素写入RAM和/或第二临时存储部分中。
5.一种图像处理方法，通过算术地处理相邻像素来产生输出像素，所述相邻像素由存储在图像存储部分中的图像的水平方向上相邻的M个像素和图像的垂直方向上相邻的N个像素构成，M是大于或等于2的整数，N是大于或等于1的整数，所述方法包括通过在水平方向上移动读取位置来从图像存储部分读取像素，并将像素写入第一临时存储部分；从第一临时存储部分读取像素，并将像素写入第三临时存储部分；由第三临时存储部分延迟像素的输出，从而向算术部分输出由水平方向上相邻的M个像素和垂直方向上相邻的N个像素构成的相邻像素；由算术部分根据M×N个像素产生输出像素；在将用于产生一个水平像素线的最后输出像素的像素存储到第三临时存储部分之前，从图像存储部分读取范围从下一个水平像素线的首个像素到第(M-1)个像素的像素，并将像素写入第二临时存储部分；以及在将用于产生一个水平像素线中的最后输出像素的像素从第三临时存储部分输出到算术部分之后，从第二临时存储部分读取范围从下一个水平像素线的首个像素到第(M-1)个像素的像素，并将其写入第三临时存储部分。
6.根据权利要求5所述的图像处理方法，其特征在于N是大于或等于2的整数，以及对于属于图像的第一到第N个水平像素线的多个像素，所述图像处理方法还包括通过移动在水平方向的读取位置，重复从图像存储部分顺序地读取设置在垂直方向的N个像素，并将像素写入第一临时存储部分或第二临时存储部分的操作。
7.根据权利要求5所述的图像处理方法，其特征在于算术部分在每个单位时间产生一个输出像素，第一临时存储部分具有N个RAM，以及当处于写状态的RAM的前一个写地址紧邻在前一个读地址之前时，在单位时间内从图像存储部分读取一个像素，并将像素写入RAM或第二临时存储部分中，以及当处于写状态的RAM的前一个写地址是紧邻在前一个读地址之前两个或更多的地址时，在单位时间内从图像存储部分读取多个像素，并将像素写入RAM和/或第二临时存储部分中。
全文摘要
一种图像处理设备，具有算术电路20，用于通过算术地处理M个水平相邻的像素和N个垂直相邻的像素来产生输出像素的像素数据。第一临时存储部分21可读地存储像素的像素数据，所述像素的范围从图像的每个水平像素线中的第M个像素到最后一个像素。第二临时存储部分22可读地存储像素的像素数据，所述像素的范围从图像的每个水平像素线中的首个像素到第(M－1)个像素。第三临时存储部分23延迟存储在第一临时存储部分21的像素的输出，接收来自第二临时存储部分22的像素，并同时向算术部分输出包括水平相邻的M个像素和垂直相邻的N个像素的相邻像素。
文档编号H04N9/804GK1643890SQ03806648
公开日2005年7月20日 申请日期2003年3月26日 优先权日2002年3月27日
发明者冈部吉正 申请人:松下电器产业株式会社