专利名称：宽动态范围线性和对数有源像素的制作方法
技术领域：
本发明涉及一种既工作在线性区域又工作在对数区域以便获得改进的动态范围的像素电路。
背景技术：
成像系统常需要具有能处理宽动态范围的像素，以适应成像场景的不同亮度。为此目的已研发了数种不同的像素电路结构体系。但它们通常都会增加像素电路的复杂性并具有增大的像素尺寸、非线性响应特性以及像素和像素之间的信号差异等困难。
发明概述本发明公开一种简单的像素体系结构，它通过具有线性和对数两种响应特性而增加了动态范围。还提供操作所述像素的方法。
在一个方面，本发明公开一种像素电路，它具有积分节点；转换晶体管，其源极/漏极连接到所述积分节点，且漏极/源极连接到复位线；馈通脉冲电容器，其一根引线连接到馈通脉冲信号线而另一根引线连接到积分节点；光电二极管，其一根引线连接到积分节点；以及输出晶体管，其栅极连接到积分节点。当所述节点处的积分电荷处于低电平而导致转换晶体管工作在断开方式时，所述像素电路工作在线性方式，而当所述节点处的积分电荷处于较高电平而导致转换晶体管工作在亚阈值方式时，所述像素电路工作在对数方式。
在另一个方面，本发明提供像素电路的工作方法。所述方法包括启动复位和馈通脉冲信号线以便在像素积分节点处提供最大的复位电压；通过输出晶体管提供所述复位电压作为复位输出信号；在累积时段内利用光电二极管在所述节点积累电荷，在所述累积时段内转换晶体管先工作在断开范围并且如果需要，随后工作在亚阈值范围以便在节点处产生图像信号；以及通过输出晶体管提供所述图像信号作为像素输出信号。
从以下结合附图对本发明的详细说明中可以更清楚地了解本发明的这些和其它的特征和优点。
附图简介
图1是本发明成像器件的方框图；图2是本发明有源像素电路的示意图；图3是描绘图2的像素电路的工作的定时图；图4是图2像素的原始线性和对数响应区的曲线图；图5是图2像素的标准化线性和对数响应区的曲线图；图6是描绘对从图2的像素电路输出的彩色和亮度信号进行分离、处理和重组的过程的流程图。
发明的详细说明本发明用于图1中总的用编号10表示的CMOS成像器件。成像器件包括排列成行和列的像素阵列，每个像素具有像素电路100。像素电路100在复位和积分时段提供复位信号VRST和像素图像信号VSIG，这些信号由采样和保持电路200分别获取，以便对采样信号SHS(用于图像信号)和SHR(用于复位信号)作出响应。为每列像素提供采样和保持电路200。由于像素是以逐行方式选取的，所以每个像素列具有一条列线，所述列的所有像素都连接到所述列线上。采样和保持电路200将像素电路100的复位信号VRST和图像信号VSIG提供给放大器40，放大器40提供一个代表复位信号和像素图像信号之差(VRST-VSIG)的信号作为输出。将此差信号提供给模数转换器60，又将此差信号从模数转换器60提供给图像处理器80，图像处理器80接收来自像素阵列中所有像素电路100的数字像素信号，并提供图像输出。
图2中更详细地示出按照本发明的有源像素电路100。它包括转换晶体管116、输出晶体管120、行选择晶体管124、光电二极管108和馈通电容器117。还设置有接收行选择信号RD的行选择信号线131、接收复位信号RST的复位信号线121和接收馈通脉冲信号FTP的馈通脉冲线119。还设置电压线123，它向像素电路100提供电压VAAPIX。转换晶体管116具有栅极阈值电压Vt，它或者工作在断开电压工作方式或者工作在亚阈值电压工作方式，以下详述。馈通电容器117位于水平馈通脉冲(FTP)信号线119和信号积分节点104之间。晶体管116的一个源/漏区连接到行复位(RST)信号线121，而晶体管116的栅极连接到电源线VAAPIX 123，晶体管116的另一源/漏区连接到积分节点104。光电二极管108连接到积分节点104和地。输出晶体管120的一个源/漏区连接到电源线VAAPIX 123，而晶体管120的栅极连接到积分节点104。行选择晶体管124的栅极连接到接收行选择信号RD的行选择信号线，而晶体管124的源/漏区分别连接到输出晶体管120和列线126。
当输出晶体管120通过行选择晶体管124连接到列线126时，所述输出晶体管120起源极跟随器晶体管的作用并向从节点104接收到的电荷信号提供增益。
如所述，晶体管116有两种工作方式。一种工作方式是断开工作方式，其中，在电荷积分时段内晶体管116向节点104处的累积的像素图像信号Vsig提供线性输出，另一种工作方式是亚阈值工作方式，其中，向在节点104处累积的像素图像信号Vsig提供对数输出。
现参阅图3的定时图来说明像素电路100的工作，图3示出像素电路100工作时的典型帧周期。在时间t0，将导致像素图像信号采样的采样和保持电信号(SHS)脉冲加到采样和保持电路上，以便使像素图像信号Vsig被采样和保持。读出信号RD也是高电平，表示在节点104处累积的电荷正被读出。所述电荷是在时间t0之前在节点104上积累的。在时间t1，SHS脉冲变成低电平，从而完成了图像信号VSIG电压电平的采样。在时间t2，RST线和馈通脉冲线(FTP)变成低电平。这导致VPIX(即节点104的电压)被设定为RST线121的低电压。在时间t3，RST线121变成高电平，开始像素的复位过程。这导致VPIX(即节点104的电压)开始向VAAPIX-Vt(116)增加。在时间t4，FTP线变成高电平，使VPIX达到以下方程(2)所示电平VPIX＝VAAPIX-Vt(116)+CFTP/CPIXxΔFTP (2)式中CFTP是电容器117的电容，CPIX是节点104处的总电容，而ΔFTP代表FTP线119的高低状态之间的差，如图3所示。
在时间t5，SHR变成高电平，故由采样和保持电路200对复位电压电平进行采样。像素电路复位电压VRST由输出晶体管120产生，并通过选择晶体管加到列线126上。在时间t6，SHR脉冲变成低电平，结束对复位电压VRST的采样。在时间t7，RD线变成低电平，结束第一次读出过程，并开始电荷积累过程。在从t7到t8的时段内，转换晶体管116工作在断开方式，且线性累积电荷信号在节点104处被处理。在时间t8，转换晶体管116转换到亚阈值工作方式，因为节点104处累积的信号迫使晶体管116进入亚阈值工作区。在t8这一点，节点104处的像素电压VPIX从线性转换到对数输出信号，如以下方程所示VPIX＝VAAPIX-Vt(116)+CFTP/CPIX×[ΔFTP-Δft] (3)在方程(3)中用了符号Δft，如图3所示，它代表在时间t7当电路100开始工作在线性积分方式时发生的VPIX瞬时下降。
在时间t9，RD和SHS线变成高电平，电荷积累(积分)时段结束，累积的像素电压VPIX由晶体管120、124读出作为像素图像信号Vsig，且新的帧周期开始。
SHS和SHR脉冲分别对应于所述信号和复位电压被采样的时间。与控制线FTP、RD和RST的情况一样，SHS和SHR脉冲由信号控制器70产生(图1)。
然后，放大器40将采样信号VSIG和复位电压VRST相减，得到有效的像素图像数据。在方程(2)中用了符号ΔFTP，如图3所示，它代表FTP线的高状态和低状态之间的差。根据节点104上累积电荷的电平，FTP线上的电压启动电路以便既获得线性响应又获得对数响应。这是因为当节点104上累积的信号电荷少时，它们都可积分在节点104上。但当信号电荷的数量增加到有些电荷溢出到晶体管116的那一时刻时(图3中时间t8)，整个电路的光电响应变为对数型。这样，FTP信号线提供在低亮度情况下获得线性响应的途径，但仍保留了在较高亮度情况下电路的对数响应能力。如图3所示，线性和对数区的转换发生在像素节点104的电压为VAAPIX-VT(116)处。
在电路100工作在线性方式时(t7到t8的时段)，光电转换信号PCS可表示如下PCS＝GAINSF×(tac×Ip/CPIX) (4)式中GAINSF是源极跟随器112的增益，tac是积分(累积)时间，如图3所示，Ip是光电二极管的电流，GPIX是节点104处的总电容。
但当电路100转换到对数方式工作时(t8到t9的时段)，光电转换信号PCS可表示如下PCS＝GAINSF×[CFTP/CPIX×[ΔFTP-Δft]×[(1/β)×log(Ip)]] (5)式中CFTP是电容器117的电容，符号β代表晶体管116亚阈值电流的指数系数。阈值电压Vt的变化是MCS晶体管不稳定的最众所周知的原因之一。但阈值电压Vt的变化并不影响电路100的光电转换特性。由于转换晶体管116中的阈值电压变化导致由上述方程(2)和(3)表示的复位和转换电平有相同的电平移动，所以Vt(116)对于VPIX的线性工作范围不起什么作用。此外，通过从VSIG中减去VRST′Vt(120)的变化也受到抑制。结果，Vt分量就不包含在电路100的输出126中。
同时，在线性和对数工作区中的转换增益由馈通电容器CFTP、像素总电容CPIX和β决定，如以上方程(5)所示。好在这些参数的变化比阈值电压Vt的变化要小得多。这样，就可获得电路100改进的均匀性和稳定性，并且可以减少固定型噪声(FPN)的问题。
在以上方程(5)中，像素节点104的总电容以CPIX代表。当然，CPIX由以下各部分构成光电二极管108的电容；电路100的寄生电容总和，例如晶体管120的栅极电容；以及晶体管106的源节点的结电容。在复位操作之前，相当数量的电荷注入到像素电容器CFTP中，将其电位”钉”住在RST线的”低”电平，如图3中t2-t3时段所示。由于这种”钉”住操作的缘故，主要的积分信号从CPIX充分放电，所以复位操作将电路100完全复位，因而来自电路100的以前成像周期的多余电荷不会”滞后”而进入以后的成像周期。
在t8-t9时段晶体管116工作在亚阈值方式时，在像素节点104上的任何多余(溢出)电荷都通过晶体管116排出。对电路100的更有效的复位操作的另一贡献在于在t2-t3的复位时段通过晶体管116的电流比光电流Ip大得多。所以，在复位时段内的短暂光电流不会影响复位操作，所以可以为光电二极管108获得稳定的复位电平，用于随后的积累时段，从而减小了图像滞后。
当光电二极管108检测到的入射光特别强时，电容器CFTP上的积累(积分)电荷增大。但任何多余的信号分量(多余电荷)会被压缩，因为电路100开始以对数方式工作。这样，电路100就可获得更高的动态范围，更接近于人眼的图像感知特性。但对于有特别亮的光入射到光电二极管108的情况，仍需要有特殊的彩色处理功能(标准化)。图4示出未经图像处理器80作任何处理时电路100的原始的未经标准化的像素输出电压。图5示出经图像处理器80处理后电路100的标准化的像素输出电压。
当电路100工作在线性方式时(图3-5)，彩色增强增益Gc为单位值，即等于1。当电路100工作在对数方式时，输出范围分为区域1和区域2，如图5所示，其中两个区域的分界线是光电二极管108上任选的预定数量的入射光。图5表明像素的彩色可以由图像处理器80(图1)偏移到白色或某个其它颜色，取决于所述信号的亮度级。在图5的区域1，彩色增强增益Gc的范围在0到1之间，不受图像处理器80的影响。但当像素信号在对数区域2中时，彩色信号或被图像处理器80消除(Gc＝0)，或被设定为预定的最小值(Gc＝Gcmin)。
图6详细示出图像处理器80(图1)在将对数像素信号分解成各个彩色和亮度分量时所采用的标准化过程。源自模数转换器60的数字化像素输出由图像处理器80分成三个单独的信号分支504、508和512。分支504用于亮度信号提取，分支508用于彩色信号提取，而分支512用于彩色增益提取。在分支508中，像素输出被从对数响应重新转换成线性响应，然后传送到彩色处理电路提取其彩色分量。在分支512中，从如图5所示的像素输出电平计算彩色增益因数。在处理步骤516，将彩色分量乘以彩色增益因数。在处理步骤520，从在步骤504获得的增强的彩色信号和亮度信号，构建出最终的彩色视频信号。在处理分支504中提取的亮度分量无需额外处理(所以仍是”原始”的)，但在步骤516，在加增益之前需要处理(标准化)彩色分量508、512。由于在像素输出中光信号被压缩，所以随着亮度的增加，重新转换成线性响应时的计算误差也会增加，这就会在图像的高亮度部分增加彩色噪声，这是不利的。但通过在处理步骤516减小高亮度条件下的彩色增益，彩色噪声就可被抑制，产生看上去更为自然的低噪声彩色图像。
虽然已结合具体的示范实施例对本发明作了图示和说明，但应理解可以作许多修改和替代而不背离本发明的精神和范围。因此，本发明不应被认为是限于以上的说明，而是仅由所附权利要求书的范围所限制。
权利要求
1.一种像素电路，它包括光电转换器件，用于在电荷积分时段内积累电荷，所述光电转换器件的一根引线连接到积分节点；第一晶体管，其源极端子和漏极端子之一连接到所述积分节点，而源极端子和漏极端子中的另一个连接到复位线；所述第一晶体管在所述电荷积分时段内以第一方式工作，以便由所述光电转换器件提供电荷的线性积累，直到预定的电荷电平为止，而在达到所述的预定电荷电平之后以第二方式工作，以便由所述光电转换器件提供电荷的对数积累。
2.如权利要求1所述的像素电路，其中还包括馈通脉冲电容器，其一根引线连接到馈通脉冲信号线，而另一根引线连接到所述积分节点。
3.如权利要求1所述的像素电路，其中还包括输出电路，它连接到所述积分节点，用于读出在所述积分节点的信号。
4.如权利要求3所述的像素电路，其中所述输出电路还包括起源极跟随器读出晶体管作用的输出晶体管。
5.如权利要求1所述的像素电路，其中所述第一方式是断开方式而所述第二方式是亚阈值方式。
6.如权利要求5所述的像素电路，其中还包括当所述节点的电压超过加到所述第一晶体管上的电压减去阈值电压时，所述第一晶体管从所述第一方式转换到所述第二方式。
7.如权利要求1所述的像素电路，其中所述光电转换器件是光电二极管。
8.如权利要求7所述的像素电路，其中所述第一晶体管的源区和漏区之一连接到复位信号线，而所述源区和漏区中的另一个连接到所述积分节点，并且所述第一晶体管的栅极连接到电源电压。
9.如权利要求8所述的像素电路，其中还包括电容器，其一根引线连接到所述积分节点，而另一根引线连接到馈通脉冲线。
10.如权利要求9所述的像素电路，其中所述复位信号线和所述馈通脉冲线用于将复位电压加到所述积分节点。
11.如权利要求10所述的像素电路，其中还包括输出电路和用于启动所述输出电路以便将所述复位电压读出到输出线的像素选择线。
12.如权利要求11所述的像素电路，其中所述像素选择线可以用于开始电荷积分时段。
13.一种CMOS成像器件，它包括至少一个像素电路；采样和保持电路，用于存储由所述像素电路产生的复位信号和图像信号；放大器，用于减去所述复位信号和图像信号；数字化装置，用于接收所述放大器的输出；以及图像处理器，用于接收所述数字化装置的输出；其中所述像素电路还包括光电转换器件，用于在电荷积分时段内积累电荷，所述光电转换器件的一根引线连接到积分节点；第一晶体管，其源极端子和漏极端子之一连接到所述积分节点，而源极端子和漏极端子中的另一个连接到复位线；所述第一晶体管在所述电荷积分时段内以第一方式工作，以便由所述光电转换器件提供电荷的线性积累，直到预定的电荷电平为止，而在达到所述的预定电荷电平之后以第二方式工作，以便由所述光电转换器件提供电荷的对数积累。
14.如权利要求13所述的像素电路，其中还包括馈通脉冲电容器，其一根引线连接到馈通脉冲信号线，而另一根引线连接到所述积分节点。
15.如权利要求13所述的像素电路，其中还包括输出电路，它连接到所述积分节点，用于读出所述积分节点的信号。
16.如权利要求15所述的像素电路，其中所述输出电路还包括起源极跟随器读出晶体管作用的输出晶体管。
17.如权利要求13所述的像素电路，其中所述第一方式是断开方式而所述第二方式是亚阈值方式。
18.如权利要求17所述的像素电路，其中还包括当在所述积分节点的电压超过加到所述第一晶体管上的电压减去阈值电压时，所述第一晶体管从所述第一方式转换到所述第二方式。
19.如权利要求13所述的像素电路，其中所述光电转换器件是光电二极管。
20.如权利要求19所述的像素电路，其中所述第一晶体管的所述源区和漏区之一连接到复位信号线，而所述源区和漏区中的另一个连接到所述积分节点，并且所述第一晶体管的栅极连接到电源电压。
21.如权利要求20所述的像素电路，其中还包括电容器，其一根引线连接到所述积分节点，而另一根引线连接到馈通脉冲线。
22.如权利要求21所述的像素电路，其中所述复位信号线和所述馈通脉冲线可以用来将复位电压加到所述积分节点。
23.如权利要求22所述的像素电路，其中还包括输出电路和用于启动所述输出电路以便将所述复位电压读出到输出线的像素选择线。
24.如权利要求23所述的像素电路，其中所述像素选择线可以用于开始电荷积分时段。
25.一种操作像素电路的方法，所述方法包括在电荷积分时段内对像素信号作出响应而在积分节点收集光生电荷；当所述收集的电荷数量低于阈值时使第一晶体管在所述积分时段以断开方式工作，导致电荷在所述节点的线性积累；以及当所述收集的电荷数量超过所述阈值时使所述第一晶体管在所述积分时段以亚阈值方式工作，导致电荷在所述节点的对数积累。
26.如权利要求25所述的方法，其中还包括在复位操作前，将电荷注入到像素电容器上，从而将所述像素电容器”钉”在复位线的低电平上。
27.如权利要求25所述的方法，其中还包括当所述第一晶体管以亚阈值方式工作时，通过转换晶体管将多余的电荷从所述积分节点排出，从而使连接到所述积分节点的积分电容器完全放电。
28.如权利要求27所述的方法，其中还包括将所述积累的电荷分离成彩色和亮度分量；处理所述彩色分量；以及重新组合所述亮度和彩色分量。
29.如权利要求28所述的方法，其中还包括在以对数方式收集所述积累电荷的时间内，将所述对数电荷积累阶段分成分别对应于低饱和电平和高饱和电平的第一和第二对数阶段；以及在所述电路暴露于高饱和电平期间，将所述电路的输出电压标准化。
30.如权利要求29所述的方法，其中还包括在所述第二对数阶段，从所述像素的所述输出中消除彩色信号。
31.如权利要求29所述的方法，其中还包括在所述第二对数阶段，将来自所述像素的所述输出的彩色信号设定到预定的最小值。
32.一种像素电路，它包括光电转换器件；积分节点，它连接到所述光电转换器件；转换晶体管，用于把来自所述光电转换器件的电荷积累到所述积分节点上；信号控制器，它连接到所述像素电路，用于控制对所述电路的复位、信号积累和读出；选择晶体管，它对所述信号控制器作出响应而选择读出所述积分节点的时间；读出电路，它对所述信号控制器作出响应而读出所述积分节点；积分电容器，用于在所述积分节点积累电荷；馈通脉冲线，它连接到所述信号控制器和所述积分电容器；复位线，它连接到所述信号控制器和所述转换晶体管；读出线，它连接到所述信号控制器和所述读出电路；以及电压源线，它连接到所述积累晶体管和所述读出电路。
33.如权利要求32所述的方法，其中还包括所述光电转换器件是光电二极管。
全文摘要
公开一种具有改进的动态范围的像素电路。当光电二极管检测到的入射光很强时，在信号电容器上的积累(积分)电荷增大。为进行补偿，多余的信号分量会被压缩，像素电路开始以对数方式工作而不是以线性方式工作。这样，电路可获得更高的动态范围，更类似于人眼的图像感知特性。
文档编号H04N5/374GK1689317SQ03824417
公开日2005年10月26日 申请日期2003年8月21日 优先权日2002年8月23日
发明者I·塔卡亚纳吉 申请人:微米技术有限公司