专利名称：数字式残留边带传输系统的制作方法
本申请以2001年6月11日提交的，序列号为P2001-32611的韩国申请作为优先权，该申请在此结合作为参考。
背景技术：
本发明涉及数字通信系统，特别涉及残留边带(VSB)传输系统。尽管本发明适合于很宽范围内的应用，但它特别适用于传输附加的增补数据，同时与现有的ATSC 8T-VSB接收机兼容。
背景技术：
1995年，高级电视系统委员会(ATSC)选取8格-残留边带(8T-VSB)调制法作为美国数字地面电视广播的标准，从1998年下半年起，采用这种方法进行实际广播。图1显示了根据背景技术的现有ATSC 8T-VSB传输系统。它包括数据随机发生器1、Read-Solomon编码器2、数据交织器3、网格编码器4、复用器5、导频插入器6、残留边带(VSB)调制器7、射频(RF)转换器8，以及天线9。首先，数据随机发生器1将接收到的输入数据随机化，并将随机化的数据输出给Read-Solomon编码器2。然后Read-Solomon编码器2对随机化数据进行编码(Read-Solomon编码)，并加上20字节的奇偶校验码。接下来，数据交织器3对数据进行交织，网格编码器4将交织数据转换成码元，并进行网格编码。在复用器5对网格编码信号和同步信号进行复用之后，导频插入器6将导频信号相加到复用的码元中。此后，VSB调制器7将码元调制为8T-VSB信号，并将它们输出给RF转换器8。最后，RF转换器8将8T-VSB信号转换为RF信号，然后使RF信号发送到接收系统。
图2显示了根据背景技术的现有ATSC 8T-VSB接收系统。它包括解调器11、梳状滤波器12、限幅器预测器14、信道均衡器13、相位跟踪器15、网格解码器16、数据解交织器17、Read-Solomon解码器18，以及数据解随机化器19。起初，解调器11将通过天线10接收到的RF信号转换为基带信号。然后梳状滤波器12消除所接收信号中的干扰信号，信道均衡器13利用限幅器预测器14对失真的信道进行补偿。此后，相位跟踪器15跟踪接收信号的相位，网格解码器16对相位跟踪数据进行解码，以进行码元-字节转换。在数据解交织器17对接收到的信号进行解交织之后，Read-Solomon解码器18对Read-Solomon编码信号进行解码。最后，解随机化器19对解码信号进行解随机化。
需要注意的是，现有的ATSC 8T-VSB接收机只能接收MPEG(运动图象专家组)数据，不能接收任何其它的增补数据，如程序执行文件或认证信息。换言之，现有的ATSC 8T-VSB发射机和接收机只用于MPEG图象或声音数据。为了满足许多用户(观众)的不同需求，该系统应该能够通过数字广播信道发送或接收附加信息以及图象/声音数据。
另外，也可能有的用户必须使用便携式装置或接有简单天线的个人计算机(PC)卡来接收增补数据。在系统于房间内接收数据的情况下，由于噪音以及由反射波和许多其它因素引起的重影，数据接收效果一般都很差。需要注意的是，与图象/声音数据的传输相比，增补数据的传输误码率较低。这是因为在增补数据的传输中，即使是一比特的误码也能造成非常严重的问题。因此，系统必须能够克服信道中产生的重影和噪音。
一般地，采用分时法将增补数据和MPEG图象/声音一起传输。但是，市场上已经有很多只能接收MPEG数据的ATSC VSB数字广播接收机。因此，要和MPEG数据一起传输的增补数据不能对现有的正确接收MPEG数据的接收机产生任何影响。也就是说，增补数据传输系统应该与现有的ATSC VSB接收机兼容。
发明概述因此，本发明的方向是数字式VSB传输系统，其基本上消除因现有技术的限制和缺点引起的一个或多个问题。
本发明的一个目的是提供一种能将MPEG图象/声音数据和增补数据一起发送，并与现有的ATSC VSB接收机兼容的数字式VSB传输系统。
本发明的另一个目的是提供一种数字式VSB传输系统，它使增补数据能够旁路通过VSB发射机的预编码器，从而获得更好的对噪音和重影信号的抗干扰性。
本发明的其它优点、目的和特征部分在以下的说明书中阐述，部分则对于本领域普通技术人员来说经过对以下内容的研究后会变得明了，或者通过本发明的实践而体会到。通过本说明书、权利要求书和附图所具体指出的结构，可以实现和达到本发明的目的和其它优点。
为了达到这些目的和其它优点，根据本发明的目的，在此作为实施例并详细说明，数字式VSB传输系统包括增补数据处理器，用于接收输入的增补数据，并把系统Read-Solomon奇偶校验字节、第一预定义序列，以及MPEG报头插入到输入的增补数据中；第一复用器，用于对MPEG数据和在增补数据处理器中处理的输入增补数据进行复用，以生成一组数据段，每个数据段是增补数据段和MPEG数据段中的任何一个；以及第一编码部件，它通过起初为ATSC RS奇偶校验插入20个位置标志符字节而为每个增补数据段生成增补数据码元，其方式为在数据交织之后，这20个与给定的增补数据段相关联的RS奇偶校验位置标志符字节虽然分散在数据流之中，是在这个段所有的187个数据/报头字节离开交织器之后才离开交织器。
该系统还包括增补数据码元处理器，它为每个增补数据码元生成第一和第二数据位，第一数据位是通过使用改进型预编码器和后解码器对每个增补数据码元的信息比特进行编码而生成的，第二数据位是通过以1/2编码率对信息比特进行编码，并将编码奇偶校验位与第一预定义序列进行复用而生成的；以及VSB发射机，用于处理增补数据码元处理器生成的数据位，包括网格编码和VSB调制，然后把调制数据发送到接收侧。
系统中的第一编码部件包括数据随机发生器，用于对第一复用器生成的每个增补数据段进行随机化处理；奇偶校验位置标志符插入器，用于确定奇偶校验位置标志符，并在由数据随机发生器所随机化的每个增补数据段的标志符所确定的奇偶校验位置中插入零字节；数据交织器，用于对奇偶校验位置标志符插入器处理的每个增补数据段进行交织处理，使得在交织器的输出端，奇偶校验位置标志符字节在信息字节之后离开；以及奇偶校验替换部件，用于对数据交织器所交织的每个增补数据段用非系统奇偶校验字节替换奇偶校验位置标志符字节。
第一编码部件还包括字节-码元转换器，用于将奇偶校验替换部件处理的每个字节转换成四个数据码元；码元-字节转换器，用于将增补数据码元处理器的输出码元转换成相应的字节；以及非系统Read-Solomon编码器，用于对码元-字节转换器所转换的数据进行非系统Read-Solomon编码处理，以便为每个增补数据段向奇偶校验替换部件提供非系统奇偶校验字节。
根据本发明的VSB传输系统中的增补数据处理器包括预编码器-旁路部件，它包括改进型预编码器和后解码器，生成第一数据位；1/2比率卷积编码器，用于以1/2的编码率对每个增补数据码元的信息比特进行编码；以及第二复用器，用于将每个增补数据码元的编码奇偶校验位和第一预定义序列进行复用，以生成第二数据位。
增补数据处理器的预编码器-旁路部件包括改进型预编码器，它具有第二预编码器，并使每个增补数据码的信息比特能够旁路通过第二预编码器；以及后解码器，用于对改进型预编码器的输出比特进行后解码。
增补数据码元处理器的卷积编码器包括第一选择单元，用于为每个增补数据码元选取先前的第二寄存器值；第一寄存器，用于存储由第一选择单元所选取的值；加法器，用于将第一寄存器所存储的值和每个增补数据码元的信息比特相加；第二选择单元，用于为每个增补数据码元选取经加法器相加后的值；第二寄存器，用于存储第二选择单元所选取的值；以及第三选择单元，为每个增补数据码元选取存储在第二寄存器中的值，其中先前的第二寄存器值是先前存储在第二寄存器中的值。
在本发明的另一个方面，一种数字式VSB传输系统包括预编码器-旁路部件，由改进型预编码器和后解码器生成第一数据位；1/2比率卷积编码器，用于以1/2的编码率对增补数据码元的信息比特进行编码；复用器，选取编码奇偶校验位作为第二数据位；第一预编码器，通过对第一数据位进行预编码而生成第三数据位；网格编码器，通过直接输出第二数据位而生成第四数据位，并通过对第二数据位进行网格编码而生成第五数据位；以及VSB调制器，用于在从第一预编码器和网格编码器接收到的第三、第四、第五数据位的基础上生成调制值。
预编码器-旁路部件包括改进型预编码器和后解码器，它使增补数据码元的信息比特能够旁路通过预编码器；并使ATSC正常数据码元能进行预编码。
1/2卷积编码器包括第一选择单元，用于为接收到的增补数据码元选取先前的第二寄存器值；第一寄存器，用于存储第一选择单元所选取的值；加法器，用于将第一寄存器所存储的值和增补数据码元的信息比特相加；第二选择单元，用于选取经加法器相加后的值；第二寄存器，用于存储第二选择单元所选取的值；以及第三选择单元，用于选取存储在第二寄存器中的值；其中先前的第二寄存器值是先前存储在第二寄存器中的值。
需要理解的是，本发明的以上综述和以下的详细说明都是示例性和说明性的，旨在进一步解释由权利要求所限定的本发明。
附图旨在帮助更好地理解本发明，在此结合并构成本申请的一部分，
本发明的实施例，并与说明书一起解释本发明的原理。
附图中图1显示的是根据背景技术的现有的ATSC 8T-VSB发射机；图2显示的是根据背景技术的现有的ATSC 8T-VSB接收机；图3显示的是根据本发明的数字式VSB传输系统；图4显示的是图6所示的现有的ATSC 8T-VSB发射机中的网格编码器和预编码器图5显示的是根据本发明的数字式VSB传输系统中使用的1/2比率卷积编码器和复用器；图6显示的是根据本发明的数字式VSB传输系统中使用的通用1/2比率卷积编码器；图7A、7B和7C显示的是分别具有2、3、4个寄存器的图6中的不同类型的1/2比率卷积编码器；图8显示的是根据本发明的数字式VSB传输系统中使用的增补数据码元处理器；图9显示的是根据本发明的数字式VSB传输系统中使用的预编码器-旁路部件的改进型预编码器；
图10显示的是根据本发明的数字式VSB传输系统中使用的增补数据码元处理器；图11显示的是根据本发明的数字式VSB传输系统，其具有图10所示的增补数据处理器；图12显示的是控制信号发生器，其根据第一控制信号生成第二、第三和第四控制信号；以及图13显示的是穿孔码型发生器，其根据第四控制信号生成第五控制信号。
优选实施例说明以下参照本发明的优选实施例进行详细说明附图中显示的实施例的示例。在整个附图中，相同的标号用于标示相同或类似的部件。
图3显示的是根据本发明的基本的数字式VSB传输系统。在与现有的ATSC 8T-VSB接收机保持兼容的同时，该系统能够将增补数据和MPEG图象/声音数据一起发送。如图3所示，该系统的Read-Solomon编码器20、数据交织器21、空序列插入器22，以及MPEG报头插入器23对增补数据进行必要的处理，以使它们的结构与MPEG传输包一致。为达此目的，Read-Solomon编码器20开始对输入的增补数据进行编码，以加上20字节的奇偶校验码，然后，数据交织器21对编码数据进行交织，以增强对猝发噪声信号的抗干扰性。接着，空序列插入器22在交织数据中插入空序列，以使数据接收机即使在恶劣的信道环境下也能正确地接收数据。
在空序列插入器22插入各零比特之后，MPEG报头插入器23插入3字节的MPEG报头，使增补数据的格式变成与MPEG传输包的格式一致。接着，复用器24将增补数据和MPEG图象/声音数据进行复用(时分)，并将复用数据输出到现有的8T-VSB发射机25。图1显示了现有的8T-VSB发射机25的详细结构。
也就是说，164字节的增补数据包在Read-Solomon编码器20中进行编码后，变成184字节的数据包，经过数据交织器21和空序列插入器22的处理后，变成2组184字节的包。接着，在MPEG报头插入器23中加上3字节的MPEG传输报头之后，变成2组187字节的包，并输出到复用器24。复用器将2组增补数据和以段为单位的MPEG传输包复用，最后，8T-VSB发射机25将复用的数据发送到接收机。
加到增补数据中的零比特要经过多步处理，包括8T-VSB发射机25中的随机化和Read-Solomon编码。然后，编码增补数据的零比特(作为d0)输入到发射机25的网格编码器。另外，编码增补数据的信息比特(作为d1)输入到网格编码器。d0和d1分别对应于低位和高位输入比特。为方便起见，把作为d0输入到网格编码器的比特行称为预定义序列。
也就是说，在零比特转换成预定义序列之后，网格编码器把预定义序列作为d0输入。然后，VSB接收机再生预定义序列，以改善信道均衡器、限幅器预测器和/或网格解码器的性能。
图4显示了图3所示的ATSC 8T-VSB发射机25中使用的网格编码器和预编码器。网格编码器28和预编码器27分别对输入比特d0和d1进行编码，并生成输出比特c0、c1和c2。8T-VSB调制器29生成对应于接收到的输出比特的8级调制值(z)。27A和28B表示加法器，27B、28A和28C表示寄存器。另外，网格编码器28和预编码器27通常被一起称为网格编码器。
如图4中所示，预编码器27对高位输入比特d1进行预编码，并生成c2，并且对低位输入比特d0进行预编码，而变成c1。但是，输出比特c0的值取决于存储在寄存器28A中的值。VSB调制器29根据c0、c1和c2确定调制电平z。在增补数据和MPEG数据被发送之后，现有的8T-VSB接收机利用传输包报头提供的包标识符，只接收MPEC传输包，而放弃增补数据。另一方面，能够接收增补数据的的接收机利用适当的信息分解该复用的数据，并对增补数据进行进一步的必要处理。
根据本发明，系统将增补数据码元的预定义序列和通过对增补数据码元进行编码而生成的奇偶校验位复用，并且发送复用数据，而不是如图4所示那样发送增补数据码元中所含的预定义序列。因此，该系统可以保持它的重影/噪音消除能力，并仍有更大的编码增益。为了保持增补数据的传输速率，使用了穿孔编码而不是1/2比率编码。如图5所示。
图5显示了根据本发明的数字式VSB传输系统的第一个实施例的1/2比率卷积编码器和复用器。如图所示，该系统包括1/2比率编码器31和复用器32。增补数据码元包括信息比特d1和预定义序列d0。起初，d1和d0分别被输入到1/2比率编码器31和复用器32。然后1/2比率编码器31把d1作为d1’输出，采用1/2编码率对d1进行编码，以生成奇偶校验位。并把该奇偶校验位输出到复用器32。然后，复用器32根据接收到的穿孔控制信号选择奇偶校验位和预定义序列中的一个，并把所选择的数据作为d0’输出。
穿孔控制信号是只与增补数据相对应的控制信号。重复固定的码型，以形成穿孔控制信号。例如，在信号中重复“10”的情况下，复用器32交替地输出奇偶校验位和预定义序列。这种情况下，编码率变成2/3，因为有2个输入比特和3个输出比特。另一方面，如果重复“100”，则复用器32输出奇偶校验位1次，接着输出预定义序列2次。因此，相应的编码率变成3/4。
穿孔码型的值和长度可以任意地确定。如果穿孔码型只包含“1”，则穿孔控制信号也只包含“1”。因此，复用器32一直向网格编码器28输出奇偶校验位。这时不发送预定义序列。另一方面，如果穿孔码型只包含“0”，则复用器32只输出预定义序列。我们知道，本发明可以用作几种不同类型的系统。
另外，网格编码器28对由1/2比率编码器31对信息比特d1进行编码而生成的奇偶校验位进行编码。因此，最好为1/2比率编码器31使用具有反馈结构的卷积编码器。
图6显示了在根据本发明的数字式VSB传输系统中使用的1/2比率卷积编码器的一般结构。由图可知，信息比特u变成输出比特d1'，并且寄存器r1中存储的值变成奇偶校验位。该编码器包括第一组乘法器，其中的第i个乘法器把寄存器r1中存储的值和给定的常数hi相乘；第二组乘法器，其中的第i个乘法器将输入信息比特u和给定的常数gi相乘；一组加法器，其中的第i个加法器将来自相应的乘法器输出与ri+1相加，i＝1，2，3，…，M-1；以及一组寄存器r1，r2，…rM，其中的第i个寄存器ri存储由第i个加法器计算的值，i＝1，2，3，…，M-1，第M个寄存器rM存储先前的第一寄存器值。给定常数的值gi，hi∈{0，1}，i＝1，2，…，M-1。
图7A、7B和7C显示了在根据本发明的数字式VSB传输系统中使用的1/2比率系统及反馈型卷积编码器一般结构的几个示例。图7A所示的卷积编码器包括存储先前寄存器值的第一寄存器M2 36、把M236所存储的值与信息比特u相加的加法器37、存储相加值并输出该存储值的第二寄存器M1 38，其中存储值是奇偶校验位。
图7B显示了根据本发明的卷积编码器的第二个示例。相同地，该编码器包括存储先前的第三寄存器值的第一寄存器M3 39、把M3所存储的值与信息比特u相加的第一加法器40、存储在第一加法器40相加的值的第二寄存器M2 41、把寄存器M2 41存储的值与先前的第三寄存器值相加的第二加法器42、以及存储第二加法器42的值并输出同是奇偶校验位的存储值的第三寄存器M1 43。
图7C显示了根据本发明的卷积编码器的另一个示例。该编码器包括存储d0’的寄存器M4、把寄存器M4 44存储的值与d0’相加的第一加法器45、存储第一加法器45的值的寄存器M3 46、把寄存器M3 46存储的值与信息比特u相加的第二加法器47、存储第二加法器47的值的寄存器M2 48、以及存储寄存器M3 46所存储的值并输出该存储值的寄存器M1 49。
当增补数据码元旁路通过VSB系统中使用的网格编码器的预编码器时，1/2比率卷积编码的正面效果会更大。图8显示了数字式VSB传输系统的1/2比率卷积编码器和网格编码器。由图可知，增补数据正在旁路通过预编码器。但是，为了使现有的8T-ATSC接收机能正确地接收与增补数据包复用的MPEG数据包，数据码元必须在预编码器中进行处理，但增补数据码元不需要。这个问题可以通过使用图9所示的VSB传输系统的改进型预编码器而得以解决。
图9包括对输入比特d1进行预编码以生成预编码位e2的预编码器56；反转预编码位e2以生成反相位e3的反相器58；根据选择信号把e1(旁路通过的比特)、e2和e3之一作为输出比特d1’输出的开关元件59；以及接收e1、e2和第四控制信号，并给开关元件59生成选择信号的比较器57。如果输入比特d1是增补数据码元，则比较器57接收第四控制信号，这是一个增补数据码元指示信号。然后它生成相应的选择信号，并将其发送到开关元件59，从而开关元件59输出e1。也就是说，如果d1是增补数据码元，则图9中所示的系统输出被旁路的比特e1。另外，即使如果d1不是增补数据码元，也仍然生成e2和e3。
另一方面，如果输入比特d1是数据码元，而不是增补数据码元，则不向比较器57提供第四控制信号。这种情况下，比较器57通过对前一个增补数据码元e1和e2进行比较，而生成相应的选择信号。如果前一个增补码元e1和e2具有相同的值，则开关元件59根据比较器57提供的选择信号输出e2。否则，开关元件输出e3。
使用图9所示的改进型预编码器，现有的8T-VSB接收机可以正确地接收与增补数据包复用的MPEG传输包。但是，因为对于每个增补数据码元是在Read-Rolomon编码处理之后，进行1/2比率卷积编码处理，所以市场上现有的ATSC 8T-VSB接收机不能正确地对Read-Rolomon编码进行解码。
为此，在对增补数据码元处理器的输出进行后解码之后，必须重新生成与增补数据段相对应的Read-Rolomon编码的奇偶校验。另外，在输入数据码元是MPEG图象/声音数据码元的情况下，存储在卷积编码器的寄存器中的值必须不受输入数据码元d1影响。也就是说，卷积编码器必须仅对包含零比特的增补数据码元进行编码。如果输入数据码元不是增补数据码元，卷积编码器的寄存器必须通过存储它们的先前值来保持它们的值。
因此，VSB传输系统中与网格编码器链接的1/2比率卷积编码器应该是选择性卷积编码器，它根据输入数据码元是否为增补数据码元而工作。如果输入码元是包含预定义序列的增补数据码元，则输入码元的信息比特和预定义序列分别变成d1和d0。另外，将信息比特作为d1’输入到网格编码器，根据穿孔控制信号，将通过对信息比特进行编码而生成的奇偶校验位和预定义序列进行复用。然后把复用数据作为d0'输入到网格编码器。
图10显示了与根据本发明的数字式VSB传输系统的网格编码器相连接的预编码器-旁路部件61和1/2比率卷积编码器62。1/2比率卷积编码器62具有2个图7A所示的寄存器，预编码器-旁路部件61包括改进型预编码器61A和后解码器61B。另外，与预编码器-旁路部件61相结合的1/2比率卷积编码器62通常被称为增补数据码元处理器。图9显示了预编码器-旁路部件61的改进型预编码器61A。
当接收到的增补数据码元为输入数据码元时，增补数据码元的信息比特d1旁路通过改进型预编码器61A中包含的预编码器，并在后解码器61B中进行解码。然后，现有的发射机的预编码器63对后解码数据进行预编码。因此，由预编码器63生成的输出c2与信息比特d1相同。另外，1/2比率卷积编码器62对d1进行卷积编码，并将编码数据与预定义序列d0进行复用。然后，网格编码器64输入该复用数据。
另外，在接收到除增补数据码元以外的数据码元作为输入数据码元的情况下，改进型预编码器61A根据最后的增补数据码元的结果，作为d1输出预编码位或它的反转比特，并且后解码器61B对改进型预编码器的输出进行解码。然后，预编码器63对解码数据进行预编码。另外，d0旁路通过卷积编码器64并作为d0'输入到网格编码器64。
图10所示的1/2比率卷积编码器62具有图7A所示的结构，但它还具有几个复用器。它包括根据第四控制信号输出第一或第二反馈值的第一复用器62A；存储自第一复用器62A输出的值的第一寄存器S4 62B；把d1和第一寄存器S4中存储的值相加的加法器62C；根据第四控制信号输出在加法器62C中相加的值或第二反馈值的第二复用器62D；暂时存储自第二多路复用器62D输出的值的第二寄存器S362E；根据第五控制信号输出寄存器S3中存储的值或d0的第三复用器62F；根据第四控制信号输出自第三复用器62F输出的值或d0的第四复用器62G。
第一和第二反馈值是处理先前的输入比特时先前存储在第一和第二寄存器中的值。同样的，当增补数据处理器接收到下一个输入比特时将使用存储在第一和第二寄存器62B、62E中的值。
第四控制信号是指示输入码元是否为增补数据码元的增补数据码元指示信号。例如，我们假设，如果输入码元是增补数据码元则第四控制信号包含“1”，否则包含“0”。如果第四控制信号含有“1”，则第一复用器62A输出第二反馈值，这是最近存储在第二寄存器64E中的值。否则，它输出第一反馈值，这是最近存储在第一存储器62B中的值。同样，如果第四控制信号含有“1”，则第二复用器62D向第二寄存器64E输出加法器62C相加的值，否则向第二寄存器64E输出第二反馈值。如果第四控制信号含有“1”，则第四复用器62G把自第三复用器62F输出的值输出到网格编码器64，否则把低位输入比特d0输出到网格编码器64。
图10所示的第五控制信号与图5所示的穿孔控制信号相同。如果第五控制信号含有“1”，则第三复用器62F输出奇偶校验位，这是存储在第二寄存器62E中的值。否则，它向第四复用器62G输出预定义序列d0。另外，一共有15个增补数据处理部件，每个都与ATSC8T-VSB系统的各网格编码器相连接。
以上说过，为了使现有ATSC 8T-VSB接收机的Read-Solomon解码器在它的增补数据段不发生任何错误，对应于增补数据码元处理部件输出的奇偶校验字节必须发送到接收侧。当发送奇偶校验字节的时候，必须满足系统与现有接收机兼容的要求以及增补数据码元的预编码器-旁路要求。
因此，根据本发明，在数据交织器中，在187个信息字节之后输出20个Read-Solomon奇偶校验字节，并且起初计算的Read-Solomon奇偶校验字节由重新计算的Read-Solomon奇偶校验字替换。非系统Read-Solomon编码器对旁路通过预编码器并在增补数据码元处理器中卷积编码的数据进行编码，以生成新的Read-Solomon奇偶校验字节。然后奇偶校验替换部件用新的Read-Solomon奇偶校验字节替换起初计算的Read-Solomon奇偶校验字节。
也就是说，图1所示的ATSC 8T-VSB发射机的Read-Solomon编码器是系统编码器。这意味着20个奇偶校验字节是在187个信息字节之后输出的。通常，Read-Solomon码是线性分组码。因此，Read-Solomon码可以利用线性变换发生器矩阵进行编码，因为编码字组仍是同样的。然后，经过非系统Read-Solomon编码的编码字可以利用系统Read-Solomon解码器进行解码。也就是说，在执行编码过程中，可将奇偶校验字节放在编码字中的任意位置。
图11显示了根据本发明的数字式VSB传输系统。图11所示的系统包括对输入增补数据进行Read-Solomon编码、空序列插入，以及MPEG报头插入的增补数据处理器71；输出从增补数据处理器71接收到的增补数据包或MPEG数据包的复用器72；以及第一编码部件73，它在输出187个信息字节后输出20个Read-Solomon奇偶校验字节，并用重新计算的非系统Read-Solomon奇偶校验字节替换增补数据段的奇偶校验字节。
该系统还包括增补数据码元处理器74，用于对增补数据进行编码，并根据第五控制信号输出编码数据或预定义序列；以及现有技术的8T-VSB发射机75，用于对从增补数据码元处理器74输出的数据进行处理，该处理包括网格编码和VSB调制，并把数据发送到VSB接收机。
VSB传输系统的第一编码部件73包括数据随机发生器73A，用于对自复用器72输出的数据进行随机化；Read-Solomon编码器或奇偶校验位置标志符插入器73B，用于插入20个零字节，使得如果经过随机化的数据是增补数据，则奇偶校验字节在187个信息字节之后离开交织器，否则进行系统Read-Solomon编码；数据交织器73C，用于对自Read-Solomon编码器/奇偶校验位置标志符插入器73B输出的数据进行交织；奇偶校验替换部件73D，用于以非系统Read-Solomon编码生成的奇偶校验字节替换自数据交织器73C输出的增补数据段的奇偶校验位置标志符；字节-码元转换器73E，用于把从奇偶校验替换部件73D输出的数据转换成相应的码元；码元-字节转换器73F，用于对自增补数据码元处理器74输出的数据进行转换(码元到字节)；以及非系统Read-Solomon编码器73G，用于根据第二和第三控制信号，通过对自码元-字节转换器73F输出的数据进行Read-Solomon编码而计算增补数据段的奇偶校验字节，并把奇偶校验字节输出到奇偶校验替换部件73D。
如图11所示，控制信号发生器70生成必需的控制信号，并把每个信号提供给系统的各部件。第一控制信号是一个增补数据段指示信号，它用于第一编码部件73和Read-Solomon编码器/奇偶校验位置标志符插入器73B。也就是说，第一控制信号是基于字段同步信号生成的。接下来，第二和第三控制信号分别是增补数据字节指示信号和增补数据奇偶校验指示信号，它们用于奇偶校验替换部件73D和非系统Read-Solomon编码器73G。最后，用于增补数据码元处理器74的第四控制信号是增补数据码元指示信号。
下面详细说明图11所示的数字式VSB传输系统各部件的功能过程。输入的增补数据经过增补数据处理器71的Read-Solomon编码器71A、数据交织器71B、空序列插入器71C，以及MPEG报头插入器71D处理之后，变成包含系统Read-Solomon奇偶校验(20字节)、空序列，以及MPEG报头的增补数据包。然后复用器72根据第一控制信号向第一编码部件73输出增补数据包或MPEG图象/声音数据包，第一控制信号是增补数据段指示信号。
起初，第一编码部件73的数据随机发生器73A对在复用器72中与MPEG传输段复用的增补数据段进行随机化，并把随机化的数据输出给Read-Solomon编码器/奇偶校验位置标志符插入器73B。
然后，Read-Solomon编码器/奇偶校验位置标志符插入器73B根据第一控制信号进行系统Read-Solomon编码或进行奇偶校验位置标志符的插入。也就是说，如果自数据随机发生器73A输出的段是MPEG传输段，则它进行系统Read-Solomon编码。另一方面，如果这些段是增补数据段，则它进行必要的处理，使数据交织器73C能够首先输出187个信息字节，接着输出20个奇偶校验字节。系统确定奇偶校验字节所要求的位置，在确定的位置插入零字节。然后它顺序地在所有的其他位置放置187个信息字节。开始，零字节的值可以任意地选取，过后它们会被非系统Read-Solomon编码器中所计算的奇偶校验字节替换。因此，零字节的目的是保留非系统Read-Solomon编码器的奇偶校验字节的空间。
ATSC 8T-VSB数据区包括一个场同步段和312个数据段。因此，对于每个段，要插入零字节的奇偶校验字节位置是不相同的，它们的位置利用下面的等式确定。
b＝((52×p)+(s mod 52))mod 207，p＝187,188，…，206在等式1中，s表示字段同步信号后面的分段的段号，它的值为0至311。b表示段中的字节位置，它的值为0至206。另外，数字52是由数据交织器73C确定的一个常数。确定了段的位置之后，就可以确定相应的奇偶校验位置标志符。
但是，当至少有一个奇偶校验位置标志符对应于段中的前三个字节时，会产生一点问题。这是因为每个段的前三个字节表示MPEG报头。这样的段是s＝1，2，3，4，5，6，7，53，54，55，56，57，58，59，105，106，107，108，109，110，111，157，158，159，160，161，162，163，209，210，211，212，213，214，215，261，262，263，264，265，266，以及267。因此，最好不要利用这些段位置插入任何增补数据。
另外，因为每个段所确定的奇偶校验位置标志符各不相同，所以非系统编码器73G应该有相应的发生器矩阵。
数据交织器73C对从Read-Solomon编码器/奇偶校验位置标志符插入器73B输出的数据进行交织。
然后，奇偶校验替换部件73D用非系统Read-Solomon编码器73G生成的奇偶校验字节替换插入到各增补数据段中的奇偶校验位置标志符，并根据第二和第三控制信号把数据输出给字节-码元转换器73E，其中第二和第三控制信号分别对应于增补数据字节指示信号和增补数据奇偶校验指示信号。如果输入到奇偶校验替换部件73D的数据是MPEG传输段，则数据旁路通过奇偶校验替换部件73D，字节-码元转换器73E接收该旁路通过的数据。
字节-码元转换器73E进行字节-码元转换，增补数据处理器74进行前面利用图10所说明的处理。也就是说，如果输入码元是增补数据码元，则增补数据处理器74使增补数据的信息比特能够旁路通过现有8T-VSB发射机75的预编码器，并利用1/2比率卷积编码器对信息比特进行编码。然后，编码数据与预定义序列复用，并且信息比特和复用数据分别作为高位输入比特和低位输入比特输入到码元-字节转换器73F和网格编码器75A。
网格编码器75A包括图10所示的预编码器和网格编码器。它对高位输入比特进行预编码，并对低位输入比特进行网格编码处理。然后把预编码数据、高位输入比特，以及编码数据输入到8T-VSB调制器中。
另一方面，第一编码部件73的码元-字节转换器73F进行码元-字节转换处理，并把转换后的数据输出给非系统Read-Solomon编码器73G。非系统Read-Solomon编码器73G根据第二和第三控制信号对增补数据段的187个信息字节进行编码，从而为奇偶校验替换部件73D生成20个奇偶校验字节。同样，第二和第三控制信号表示增补数据字节指示信号和增补数据奇偶校验指示信号。
图12显示了根据第一控制信号生成第二、第三和第四控制信号的控制信号发生器。输入到复用器81的第一控制信号指示在复用器81中复用的段是增补数据段还是MPEG传输段。也就是说，复用器81把对应于增补数据段的标志(3个“00”和184个“10”)和另外对应于MPEG传输段的标志(187个“00”)复用，并把经过复用的标志发送到奇偶校验标志插入器82。奇偶校验标志插入器82执行与图11所示的Read-Solomon编码器/奇偶校验位置标志符插入器73B相似的功能。它为增补数据段在Read-Solomon奇偶校验插入的位置插入“01”。或者它为MPEG传输数据段插入“00”。然后，数据交织器83交织数据，从而改变标志的顺序。交织器83执行与图11所示的数据交织器类似的功能，它生成第二和第三控制信号。
从数据交织器83输出的标志的2比特中的高位比特和低位比特分别变成第二和第三控制信号。第二控制信号指示数据交织器83输出的数据是否是增补数据，第三控制信号指示数据交织器83输出的数据是否是增补数据段的奇偶校验位置标志符。字节-码元转换器84的功能与图11所示的字节-码元转换器73E相似，它从数据交织器83接收到第二控制信号后生成第四控制信号。第四控制信号指示输入码元是否是增补数据码元。
图13是显示穿孔码型中继器的框图，穿孔码型中继器接收第四控制信号，并生成第五控制信号。第五控制信号在图11所示的增补数据码元处理器74中用作穿孔控制信号。穿孔码型中继器85接收第四控制信号并通过仅为第四控制信号中对应于增补数据码元的部分重复给定的穿孔码型，生成第五控制信号。系统中的每个增补数据码元处理器一共使用12个穿孔码型中继器。和穿孔码型相关的信息加在利用字段同步信号的保留区发送的复用信息上。
根据图11所示的VSB传输系统，如果穿孔信号仅含有“0”，则可以为每个码元发送预定义序列。这可以大大提高系统对信道重影的抗干扰的能力。
如上所述，根据本发明的数字式VSB传输系统具有以下优点。首先，系统可以利用现有的数字广播信道把增补数据和MPEG数据一起发送，同时与现有的ATSC 8T-VSB接收机兼容。第二，与现有的ATSC 8T-VSB传输系统相比，它有更好的对信道重影和噪声信号的抗干扰的能力。第三，与仅传输预定义序列的数字式VSB传输系统相比，它有更大的增补数据编码增益。第四，与仅包含卷积编码的VSB传输系统相比，它有更好的对信道重影和噪声信号干扰的能力。最后，因为增补数据码元旁路通过输入增补数据码元，所以它具有更好的对信道重影和噪声信号的抗干扰的能力。
对于本领域的技术人员来说，很显然本发明可以有各种改进和变化。因此，在所附的权利要求及其等同的范围内，本发明涵盖本发明的各种改进和变化。
权利要求
1.一种数字式残留边带(VSB)传输系统，包括预编码器-旁路部件，用于通过对增补数据码元的信息比特进行后解码而生成第一数据位；1/2比率卷积编码器，以1/2的编码率对所述的信息比特进行编码；复用器，用于选取所述的编码信息比特作为第二数据位；第一预编码器，用于通过对第一数据位进行预编码而生成第三数据位；网格编码器，用于通过直接输出所述的第二数据位而生成第四数据位，并通过对所述的第二数据位进行网格编码而生成第五数据位；以及VSB调制器，基于从第一预编码器和网格编码器接收到的所述第三、第四、第五数据位而生成调制值。
2.如权利要求1所述的VSB传输系统，其特征在于，所述的预编码器-旁路部件包括改进型预编码器，它具有第二预编码器，并使所述信息比特能够旁路通过所述的第二预编码器；以及后解码器，用于对在所述改进型预编码器中旁路通过的所述信息比特进行后解码。
3.如权利要求1所述的VSB传输系统，其特征在于，所述1/2比率卷积编码器包括第一选择单元，用于为接收到的所述增补数据码元选取先前的第二寄存器值；第一寄存器，用于存储由所述第一选择单元所选取的所述值；加法器，用于将所述第一寄存器所存储的所述值和所述增补数据码元的所述信息比特相加；第二选择单元，用于选取由所述加法器相加的所述值；第二寄存器，用于存储由所述第二选择单元所选取的所述值；以及第三选择单元，用于选取存储在所述第二寄存器中的所述值，其中，所述先前的第二寄存器值是先前存储在所述第二寄存器中的值。
4.如权利要求1所述的VSB传输系统，其特征在于，所述编码部件通过对由所述第一复用器生成的各MPEG数据段进行处理，包括数据随机化，Read-Solomon编码，数据交织，以及字节-码元转换，从而为各MPEG数据段生成MPEG数据码元。
5.如权利要求4所述的VSB传输系统，其特征在于，所述增补数据码元处理器为所述第一编码部件生成的各MPEG数据码元生成第三和第四数据位，所述第三数据位是通过对各MPEG数据码元的信息比特进行预编码和后解码而生成的，所述第四数据位是包含在各MPEG数据码元中的第二预定义序列。
全文摘要
公开了一种能够同时发送增补数据和MPEG图象/声音数据的数字式VSB传输系统。该系统起初对增补数据码元进行编码，以生成奇偶校验位，并将该奇偶校验位和预定义序列复用，把复用数据发送给接收机。该系统与市场上现有的ATSC 8T－VSB接收机兼容。与仅发送预定义序列的其它类型的VSB传输系统相比，它具有多个优点。另外，与仅使用1/2比率卷积编码的系统相比，根据本发明的系统具有更好的对信道中重影和噪声信号抗干扰的能力。
文档编号H04N7/16GK1522067SQ20041000364
公开日2004年8月18日 申请日期2001年12月12日 优先权日2001年6月11日
发明者崔仁焕, 具永谟, 姜景远, 郭国渊 申请人:Lg电子株式会社