专利名称：向主装置输出再定时器的寄存器拷贝的通信模块的制作方法
技术领域：
本发明涉及LX4等的10Gb以太网(R)通信模块，尤其涉及一元化管理由IEEE(the Institute of Electrical and ElectronicsEngineers，Inc.)802.3ae定义的寄存器和由XENPAK(10(X)GEtherNet(R)transceiver PAcKage)等的10Gb以太网(R)通信模块MSA(Multi Source Agreement)定义的寄存器的通信模块。
背景技术：
近年来，虽然以太网(R)等的LAN(Local Area Network)被广泛使用，但进一步使传送速度高速化的10Gb以太网(R)的开发越来越盛行。
在以往的LX4 10Gb以太网(R)通信模块中，由IEEE802.3ae定义的寄存器由控制物理层的再定时器芯片(XAUI(10(X)G AttachmentUnit Interface)再定时器)来支持。
作为与此有关的技术文献，有以下所示的文献(入门千兆以太网(R)(网络技研著，技术评论社))。该文献中披露了把物理层内分成多个子层(PMA(Physical Media Attachment)、PCS(PhysicalCoding Sublayer)、XGXS(10(X)G extension Sublayer))，根据各自的目的进行编码的技术。
然而，上述的再定时器芯片的问题是，由于不具有10Gb以太网(R)通信模块所需要的实用总线即MDIO(Medium DependentInput/Output)接口，所以必须另外设置MDIO接口用的外围IC(Integrated Circuit)，IC的安装面积变大并且成本变高。
发明内容
本发明的目的是提供一种针对来自主装置的寄存器访问，实现了一元化的寄存器访问环境的通信模块。
依照本发明的一个方面，一种在高速以太网(R)中采用的通信模块，包括用于控制物理层的再定时器；用于整体控制通信模块的微机，其中，微机包括存储部，其按规定定时存放由再定时器更新了值的寄存器的拷贝；输入输出部，其根据来自主装置的请求，把存储部中存放的寄存器的拷贝向主装置输出。
由于微机内的存储部按规定定时存放由再定时器更新了值的寄存器的拷贝，所以微机能够一元化管理寄存器的内容，对来自主装置的请求可以高速发送寄存器的值。
依照本发明的另一个方面，一种在高速以太网(R)中采用的通信模块，包括用于控制物理层的再定时器；用于整体控制通信模块的第1及第2微机，其中，第1微机包括第1存储部，其按规定定时存放由再定时器更新了值的寄存器的拷贝；第1输入输出部，其根据来自主装置的请求，把第1存储部中存放的寄存器的拷贝向主装置输出，第2微机包括第2存储部，其存放由10Gb以太网(R)通信模块多源协定所定义的寄存器的内容；第2输入输出部，其根据来自主装置的请求，把第2存储部中存放的内容向主装置输出。
由于第1微机内的第1存储部及第2微机内的第2存储部分别存放由再定时器更新了值的寄存器的拷贝及由10Gb以太网(R)通信模块多源协定(Multi Source Agreement)所定义的寄存器的内容，所以微机能够一元化管理寄存器的内容，对来自主装置的请求可以高速发送寄存器的值，同时能够减轻第1微机及第2微机的处理负担。
本发明的上述以及其它目的、特征、方面及优点，能够从联系附图所理解的涉及本发明的下面的详细说明中更加明确起来。
图1是表示包含本发明实施例1的通信模块的通信系统的概略结构框图。
图2是表示本发明实施例1中I EEE寄存器及XENPAK寄存器的内容例图。
图3是表示包含本发明实施例2的通信模块的通信系统的概略结构框图。
图4A及4B是表示本发明实施例2中IEEE寄存器及XENPAK寄存器的内容例图。
具体实施例方式
(实施例1)图1是表示包含本发明实施例1的10Gb以太网(R)通信模块(以下称通信模块)的通信系统的概略结构框图。此通信系统包含通信模块12、总括管理通信模块12的MAC层1。虽然图1中仅记载了1个通信模块，但通信系统中包含多个具有同样结构的通信模块，MAC层1对这些通信模块进行总括管理。
MAC层1包括经串行总线(MDIO总线)8来控制通信模块的MDIO主机2。
通信模块12包括整体控制连接于MAC层1的通信模块12的微机3；通信模块12中控制通信物理层的XAUI再定时器9。微机3与XAUI再定时器9由I2C(International Institute for Communications)总线11连接，进行数据的收发信。
XAUI再定时器9包含PMA15、PCS16及XGXS17的功能块。这些功能块具有由IEEE802.3ae定义的寄存器，把这些寄存器总体称作IEEE寄存器10。
而且，微机3包含连接于MAC层1内的MDIO主机2的MDIO接口4、SRAM(Static Random Access Memory)5和快擦写ROM(Read OnlyMemory)7。SRAM5包含IEEE/XENPAK虚拟寄存器6，其保持有IEEE寄存器10的内容和由XENPAK定义的寄存器(以下称为XENPAK寄存器)的内容。快擦写ROM7存放由微机3执行的程序或IEEE寄存器及XENPAK寄存器的初始值等。另外，SRAM5也可以是可随机访问的其它高速存储媒体，快擦写ROM7也可以是即使通信模块12的电源断掉也能保持数据的其它的非易失性存储器。
图2是表示本发明实施例1中IEEE寄存器及XENPAK寄存器的内容例图。图2中从左依次示出有由IEEE802.3ae和XENPAK定义的寄存器、在SRAM5展开的IEEE/XENPAK虚拟寄存器6、快擦写ROM以及由IEEE802.3ae和XENPAK定义的各寄存器中根据功能的限制用硬件来实现的寄存器。
由IEEE802.3ae定义的寄存器包含装置1(PCS)的寄存器、装置3(PMA)的寄存器和装置4(XGXS)的寄存器。例如，装置1的寄存器1.1～1.7映射到SRAM5的地址00101h～00107h、快擦写ROM7的地址FC101h～FC107h。
由XENPAK定义的寄存器包含NVR(Non-Volatile Registers)、LASI(Link Alarm Status Interrupt)寄存器、DOM(Digital OpticalMonitoring)寄存器和Function寄存器。例如，NVR的0x8001～0x8006映射到SRAM5的地址00501h～00506h、快擦写ROM7的地址FC501h～FC506h。
通信模块12启动时，微机3从快擦写ROM7读出IEEE寄存器的初始值，经I2C总线11下载到IEEE寄存器10。而且，在通信模块12工作时，因为XAUI再定时器9更新IEEE寄存器10的内容，所以微机3定期地或以任意的定时经I2C总线11读进IEEE寄存器10的内容，在IEEE/XENPAK虚拟寄存器6展开。
而且，微机3控制微机3中内置的ADC(Analog to DigitalCoverter)13或DAC(Digital to Analog Converter)14等的外部功能，并实现由XENPAK确定的DOM功能，把其结果存放到IEEE/XENPAK虚拟寄存器6。同样，微机3通过执行程序，来实现由XENPAK确定的NVR功能、LASI功能等，把其结果存放到IEEE/XENPAK虚拟寄存器6。
而且，在从MAC层1内的MDIO主机2经MDIO接口4有了寄存器访问请求的情况下，微机3根据从MDIO主机2指定的装置ID(1、3、4、30/31)读出IEEE/XENPAK虚拟寄存器6的内容，经MDIO接口4向MDIO主机2发送。在此，装置ID30/31表示由XENPAK定义的寄存器。
在根据来自MAC层1的请求返回寄存器内容时，需要有实现由IEEE802.3ae定义的MDIO接口标准所确定的响应速度用的结构。在本实施例中，由于微机3根据来自MAC层1的寄存器访问请求读出IEEE/XENPAK虚拟寄存器6的内容并返给MAC层1，因此可以在周转时间内把寄存器的内容返给MAC层1。
而且，微机3定期地或以任意的定时把IEEE/XENPAK虚拟寄存器6的内容写入存放快擦写ROM7的IEEE/XENPAK寄存器初始值的区域。
如以上说明，依据本实施例中的通信模块，由于在IEEE/XENPAK虚拟寄存器6保持IEEE寄存器及XENPAK寄存器的内容，根据来自MAC层1的请求把IEEE/XENPAK虚拟寄存器6的内容返给MAC层1，因此对来自MAC层1的寄存器访问，能够提供一元化的寄存器访问环境。
而且，以往因为受到周转时间的约束，所以采用了FPGA(FieldProgrammable Gate Array)、ASIC(Application SpecificIntegrated Circuit)、EEPROM(Electrically Erasable andProgrammable Read Only Memory)、DOM用控制器等来构成通信模块，然而由于利用微机3也能在周转时间内把寄存器的内容返给MAC层1，所以也可用微机3来实现XAUI再定时器9以外的构成，从而可大幅度减少在通信模块12中安装的装置的安装面积和成本。
而且，在LX4以外的10Gb以太网(R)通信模块中，由IEEE802.3ae定义的寄存器和由XENPAK等的10Gb以太网(R)通信模块MSA定义的寄存器，因为是由控制物理层的PHY芯片来支持，所以在有了规格变更等时，无疑要进行PHY芯片的设计变更。但是，在本实施例中，由于微机3把各寄存器的内容保持到IEEE/XENPAK虚拟寄存器6中，因此，可以通过在IEEE/XENPAK虚拟寄存器6中存放的寄存器的追加或程序的变更等来短时间地应对规格的变更。
另外，微机3，由于定期地或以任意的定时把IEEE/XENPAK虚拟寄存器6的内容写入存放快擦写ROM7的IEEE/XENPAK寄存器初始值的区域，因此可以容易地进行各寄存器初始数据的更新及备份。
(实施例2)图3是表示包含本发明实施例2的通信模块的通信系统的概略结构框图。与图1所示的实施例1的通信模块相比，不同点是设置有2个微机3。把本实施例的2个微机的参照符号设为3A和3B来进行说明。
微机3A包含连接于MAC层1内的MDIO主机2的MDIO接口4A、SRAM5A和快擦写ROM7A。SRAM5A包含保持IEEE寄存器10的内容的IEEE虚拟寄存器6A。快擦写ROM7A存放由微机3A执行的程序或IEEE寄存器的初始值等。另外，SRAM5A也可以是可随机访问的其它高速存储媒体，快擦写ROM7A也可以是即使通信模块12的电源断掉也能保持数据的其它的非易失性存储器。
微机3B，通过执行程序来实现由XENPAK定义的功能，并且，包含连接于MAC层1内的MDIO主机2的MDIO接口4B、SRAM5B和快擦写ROM7B。SRAM5B包含保持由XENPAK定义的寄存器的内容的XENPAK虚拟寄存器6B。快擦写ROM7B存放由微机3B执行的程序或XENPAK寄存器的初始值等。另外，SRAM5B也可以是可随机访问的其它高速存储媒体，快擦写ROM7B也可以是即使通信模块12的电源断掉也能保持数据的其它的非易失性存储器。
图4A及4B是表示本发明实施例2中IEEE寄存器及XENPAK寄存器的内容例图。在图4A及图4B中，从左依次示出有由IEEE802.3ae或XENPAK定义的寄存器、在SRAM5A或5B展开的IEEE虚拟寄存器6A或XENPAK虚拟寄存器6B、快擦写ROM7A或7B以及由IEEE802.3ae或XENPAK定义的各寄存器中根据功能的限制用硬件来实现的寄存器。
如图4A所示，由IEEE802.3ae定义的寄存器包含装置1(PCS)的寄存器、装置3(PMA)的寄存器和装置4(XGXS)的寄存器。例如，装置1的寄存器1.1～1.7映射到SRAM5的地址00101h～00107h、快擦写ROM7的地址FC101h～FC107h。
如图4B所示，由XENPAK定义的寄存器包含NVR、LASI寄存器、DOM寄存器和Function寄存器。例如，NVR的0x8001～0x8006映射到SRAM5的地址00501h～00506h、快擦写ROM7的地址FC501h～FC506h。
通信模块12启动时，微机3A从快擦写ROM7A读出IEEE寄存器的初始值，经I2C总线11下载到IEEE寄存器10。而且，在通信模块12工作时，因为XAUI再定时器9更新IEEE寄存器10的内容，所以微机3A定期地或以任意的定时经I2C总线11读进IEEE寄存器10的内容，在IEEE虚拟寄存器6A展开。
微机3B控制微机3B中内置的ADC13或DAC14等的外部功能，并实现由XENPAK确定的DOM功能，把其结果存放到XENPAK虚拟寄存器6B。同样，微机3B通过执行程序，来实现由XENPAK确定的NVR功能、LASI功能等，把其结果存放到XENPAK虚拟寄存器6B。
而且，在从MAC层1内的MDIO主机2经MDIO接口4有了寄存器访问请求的情况下，根据从MDIO主机2指定的装置ID(1、3、4、30/31)，微机3A或3B读出IEEE虚拟寄存器6A或XENPAK虚拟寄存器6B的内容，经MDIO接口4A或4B向MDIO主机2发送。
而且，微机3A或3B定期地或以任意的定时把IEEE虚拟寄存器6A及XENPAK虚拟寄存器6B的内容写入存放快擦写ROM7A或7B的IEEE寄存器或XENPAK寄存器初始值的区域。
如以上说明，依据本实施例中的通信模块，在实施例1中说明过的效果的基础上，微机3A和3B分别管理IEEE虚拟寄存器6A和XENPAK虚拟寄存器6B的内容，因此可以减轻各自的处理负担，进而能够更加细致地进行通信模块的监视、控制和管理等。
虽然详细地说明并展示了此发明，但这只是为了示例，不可作为限定，必须明确发明的精神和范围只由所附的权利要求书来限定。
权利要求
1.一种在高速以太网(R)中采用的通信模块，包括用于控制物理层的再定时器；用于整体控制所述通信模块的微机，其中，所述微机包括存储部，其按规定定时存放由所述再定时器更新了值的寄存器的拷贝；输入输出部，其根据来自主装置的请求，把所述存储部中存放的寄存器的拷贝向所述主装置输出。
2.权利要求1记载的通信模块，其中，所述存储部还存放由10Gb以太网(R)通信模块多源协定所定义的寄存器的内容。
3.权利要求1记载的通信模块，其中，所述微机还包括非易失性存储器，其用于按规定定时写入所述存储部中存放的寄存器的拷贝。
4.一种在高速以太网(R)中采用的通信模块，包括用于控制物理层的再定时器；用于整体控制所述通信模块的第1及第2微机，其中所述第1微机包括第1存储部，其按规定定时存放由所述再定时器更新了值的寄存器的拷贝；第1输入输出部，其根据来自主装置的请求，把所述第1存储部中存放的寄存器的拷贝向所述主装置输出，所述第2微机包括第2存储部，其存放由10Gb以太网(R)通信模块多源协定所定义的寄存器的内容；第2输入输出部，其根据来自所述主装置的请求，把所述第2存储部中存放的内容向所述主装置输出。
5.权利要求4记载的通信模块，其中，所述第1微机还包括第1非易失性存储器，其按规定定时写入所述第1存储部中存放的寄存器的拷贝。
6.权利要求4记载的通信模块，其中，所述第2微机还包括第2非易失性存储器，其按规定定时写入所述第2存储部中存放的内容。
全文摘要
微机(3)按规定定时把由XAUI再定时器(9)更新了值的IEEE寄存器(10)的拷贝存放到IEEE/XENPAK虚拟寄存器(6)。并且，根据来自MAC层(1)的请求，微机(3)经MDIO接口(4)向MAC层(1)输出在IEEE/XENPAK虚拟寄存器(6)中存放的IEEE寄存器的拷贝。因此，微机(3)可以一元化管理寄存器的内容，进而可以对来自MAC层(1)的请求高速地发送寄存器的值。
文档编号H04L12/413GK1543139SQ20041003126
公开日2004年11月3日 申请日期2004年3月26日 优先权日2003年3月28日
发明者森胁升平 申请人:三菱电机株式会社