在交换机的交换端口实现主备倒换的方法和装置的制作方法

专利名称：在交换机的交换端口实现主备倒换的方法和装置的制作方法
技术领域：
本发明涉及一种在通信网络中的ATM交换机的交换端口实现热备份主备倒换的方法和装置，属于通信系统中的热备份技术领域。
背景技术：
CDMA移动通讯系统包括有基站BTS、基站控制器BSC和核心交换网MSC，其中完成ATM层交换和流量控制功能的核心数据交换平台采用ATM交换结构，即ATM交换机。该ATM交换机独立成框，由多块交换接口板SPU和交换控制板SMU组成。每块SPU板有多个155M的光模块，每个光模块主要由收发光接口组成，即收发光接口集成在一个光模块上。现在的SPU板的结构是每个光模块分别连接ATM物理层(PHY)处理芯片，以及一个622M带宽的ATM层流量控制交换芯片，还有接口芯片、可编程逻辑芯片、通讯控制处理器。SMU板由专用数据总线连接的ATM交换矩阵芯片和控制处理器构成。
ATM交换机有提供业务通道的业务机框和管理整个BSC设备、并提供控制信元通道的管理机框。业务机框和管理机框的电路结构基本相同，都包括有业务汇聚板(MUX板)和各种业务板，其中MUX板的作用是汇聚业务通道和管理通道信元到155M高速通道上，送入ATM交换机进行交换。
参见图1，每一个业务机框或管理机框里都有互为主备的两块MUX板，每块MUX板有一个155M的光模块与ATM交换机相连。MUX板将各个业务板的信元汇聚后送入ATM交换机完成ATM交换。ATM交换机也是通过光模块连接业务机框和管理机框的MUX板，包括语音和数据的业务信元和系统控制信元都是通过光模块的光接口进入交换机，并在交换机中实现路由选择，再送到目的单板进行处理。由于MUX板负责汇聚各个业务板的业务送入交换机，当MUX板损坏、或光模块损坏、或光纤损坏时，都会中断业务；所以MUX板都是采用1+1热备份。当MUX板损坏或光通道损坏时，软件检测到业务中断，就会发起MUX板主备倒换命令，将业务从主MUX板倒换到备用MUX板，业务的出口从主用光接口倒换到备用光接口。如何改进主备用光接口热备份保护的切换方法就是本发明研究的问题。
参见图2，目前，对于通信设备的端口进行热备份保护的技术一般有两种方法一种是针对电接口的，例如E1、E3、T1等一次群和三次群PDH接口，通常采用二选一方案，即作为入端的分别来自主备两个通道的两路电接口A、B的信号被接入用可编程器件或继电器实现控制的二选一控制器，当其中一路通道发生故障或中断，而另外一路通道能够正常工作时，该控制器通常切换到工作正常的另外一路输出。其控制过程是入端连接的某一路电接口工作不正常，例如电缆断或者传输这条信号的光纤断时，电接口单板检测到该故障信息，马上控制可编程器件或继电器动作，切断输入源，同时接通备用电接口。由于另外一路电接口输入源经过的路径不同于发生故障的一路电接口，因此在一般情况下，另外一路电接口是正常工作的，这样就能使中断的业务迅速恢复。
另一种是针对光接口的，例如OC3、OC12等同步数字网SDH接口，一般也是采取二选一方案，但是实现方法要复杂得多。因为要实现光信号的二选一比较困难，需要使用光开关，成本较高，所以在ATM交换机里，通常不是在光接口中直接进行光信号的二选一切换，而是在交换芯片中实现通道的选择，即电信号的选择或切换。例如图1(B)所示的ATM交换机的交换接口板SPU中可以看到光纤连接光模块，光模块把光信号转换成电信号后，再将电信号送入ATM的PHY处理芯片，完成解帧和信元定界，恢复该通道的信元后，再经过通用总线接口UTOPIA将ATM信元和VC虚通道信元传送到ATM交换芯片，并在交换芯片中完成路由选择。如果有主备接口倒换的通道保护，则在该交换芯片中实现通道的二选一切换功能。具体切换过程如下当PHY处理芯片或者光模块由于光纤断或对端PHY层芯片损坏而使通道出错时，单板驱动程序检测到该故障后，立即进行倒换。此时，由软件改写交换芯片中的交换配置表，即重新配置业务，这样才能将输出通道的业务倒换到另一条通道上。
由于使用上述这种光接口倒换方法需要软件重新配置数据，所以切换时间较长；特别是当发送端和接收端都要重新改写配置数据时，因为两端检测到故障与倒换发生的时刻有时间差，导致业务正确切换需要较长时间，控制也比较复杂，很容易损伤通信业务。
目前，在移动通信网络中的ATM交换机的汇聚板MUX进行主备倒换和光接口通道保护都是采用上述图1(B)所示的热备份保护方法，因此，如何改进切换方法，提高光接口热备份保护的主备倒换切换时间和工作可靠性就成为业内人士关注的课题。

发明内容
本发明的目的是提供一种在通信网络中的ATM交换机的交换端口实现主备倒换的方法和装置，该方法在进行光接口的热备份主备倒换时，不需上层软件干预，不需要重新改写配置数据，而是由硬件完成，倒换时间快，对业务的损伤小。
本发明的目的是这样实现的一种在交换机的交换端口实现主备倒换的方法，其特征在于在交换机接口板的物理层处理芯片和交换芯片之间增设现场可编程门阵列FPGA芯片，用于完成该接口板的上行方向信元的合路处理和下行方向信元的复制处理。
所述FPGA芯片对上行方向信元进行合路处理包括在主备汇聚板的主通道和备通道都输出信元时，对上行方向信元进行二选一处理；或者在汇聚板的主备通道中只有主通道输出业务信元、备用通道只输出控制信元而不输出业务信元时，对上行方向信元进行合并处理。
所述合并处理的信元包括主通道的业务信元和控制信元，以及备用通道的控制信元；所述控制信元包括操作信元和管理信元。
当在FPGA中进行上行信元的合并处理时，主通道只发送业务信元，对于主备两个通道都发送的控制信元，由交换板根据其不同的VCI地址而分别识别之。
当在FPGA中进行下行信元的复制处理时，将其中的业务信元和控制信元同时分别发向主备两个光接口，由主备汇聚板根据其VCI地址来识别发给自己的控制信元而接收之，并抛弃另一块汇聚板的控制信元。
本发明的目的是这样实现的一种在交换机的交换端口实现主备倒换的装置，该装置是顺序连接有光模块、物理层处理芯片与交换芯片的交换接口板，该交换接口板上还设有接口芯片、可编程逻辑芯片和通信控制处理器；所述每个光模块包含有收发光接口，并通过光纤分别连接主备业务汇聚板；其特征在于在该交换接口板上的物理层处理芯片与交换芯片之间设有一个现场可编程门阵列FPGA芯片，用于对从该接口板的主备两个光端口进入的上行方向信元进行合并处理后发往交换板，以及对该接口板上通过某一个光端口发送出去的下行方向信元进行广播处理，即同时将该信元发向该端口的备份端口，使得该接口板的主备两个光端口的进、出信元一致，实现端口间的无缝倒换。
所述现场可编程门阵列FPGA芯片的控制逻辑包括外围的三个接口与内部的三个FIFO缓存器。
所述三个接口分别是与物理层处理芯片连接的通用总线接口为UTOPIA主控制器接口，与交换芯片连接的通用总线接口为UTOPIA从控制器接口，分别用于控制FIFO缓存器的写入和读出；以及与通信控制处理器的接口，用于读写内部控制寄存器；所述三个FIFO缓存器位于UTOPIA主控制器接口与UTOPIA从控制器接口之间，其中一个用于上行方向信元的合并处理，其余两个用于下行方向信元的广播处理。
所述UTOPIA主控制器接口与物理层处理芯片之间有对应8个光模块的8个输入/输出地址，UTOPIA从控制器接口与交换芯片之间有四个输入/输出地址，每个FIFO缓存器由4个信元缓存器组成；即上行方向的FIFO缓存器的一个输入地址对应连接主备两个光端口的两个输入地址，其4个输出地址分别对应连接UTOPIA从控制器的4个输入地址；下行方向的两个FIFO缓存器的每一个输入地址同时对应连接UTOPIA从控制器的一个输出地址，其下行方向的两个FIFO缓存器的各4个输出地址分别对应连接光模块的8个输入地址。当互为保护的两个光模块的信元被送入UTOPIA主控制器接口后，进入上行方向FIFO缓存器中的同一个信元缓存器，实现信元的合并处理；而当4个信元从交换芯片进入UTOPIA从控制器接口后，同时分别被送入两个互为主备的下行方向FIFO缓存器中相同地址的信元缓存器，再分别进入8个光模块，实现信元的广播处理。
本发明的优点是通过在ATM交换机上的接口板上增设一个FPGA芯片来对主备端口的信元进行合并和复制处理，实现主备两个端口进、出信元的一致，从而实现端口间的无缝倒换对于从主备两个端口进入的上行信元在该FPGA芯片内进行合并后发往交换板，在该FPGA芯片中对通过某一端口发出的下行信元进行复制，同时发向该端口的备份端口。这样，在进行光接口的热备份主备倒换时，就不需要上层软件干预，即不需要上层管理软件更改交换接口板上的交换配置表，交换芯片和FPGA都不需要动作，而是在MUX板上完成主备倒换时的业务变化，即由MUX板和业务板之间的接口控制信元流，信元通道的导通和关闭都是由接口芯片的控制位完成，倒换时间在μs级，对业务的损伤很小。


图1是ATM交换机中的MUX板主备倒换及通道保护示意方框图。
图2(A)、(B)分别是现有技术对通信设备的电接口和光接口进行热备份保护的方法示意图。
图3是本发明在交换接口板上增设FPGA芯片对交换端口的光接口实现热备份主备倒换的电路结构示意图。
图4是本发明在交换接口板上增设的FPGA芯片内的控制逻辑方框图。
图5是本发明在交换接口板上增设的FPGA芯片在上行方向将接收的主备两个光端口信元进行合并处理时的内部控制逻辑的连接线路示意图。
图6是本发明在交换接口板上增设的FPGA芯片在下行方向将要发送的光端口信元进行广播处理而分别向主备两个光端口发送的内部控制逻辑的连接线路示意图。
具体实施例方式
参见图3，本发明是一种在交换机的交换端口实现主备倒换的方法，其是在交换机的接口板的物理层(PHY)处理芯片和交换芯片之间增设现场可编程门阵列FPGA芯片，用于完成该接口板的上行方向信元的合路处理和下行方向信元的复制处理。
本发明的现场可编程门阵列FPGA芯片对上行方向信元进行合路处理有两种在主备汇聚板的主通道和备通道都输出信元时，对上行方向信元进行二选一处理；或者在汇聚板的主备通道中只有主通道输出业务信元、备用通道只输出控制信元而不输出业务信元时，对上行方向信元进行合并处理。主备两个光口来的上行方向的信元，无论业务信元还是控制信元，在FPGA中完成合路功能，即两路信元合并为一路，每路信元的先后次序不会被打乱。
因为通信系统中的MUX板送往交换接口板的信元是有控制的，即主备MUX板通过设置LVDS接口芯片的active位控制信元的收发，使得主用MUX板与各业务板收发信元而向SPU板发送业务信元，备用MUX板与各业务板之间不收发信元而不向SPU板发送业务信元。所以上行的合路不会导致信元重叠，只有主MUX板的业务信元上行到交换接口板；且从主备两个端口进入FIFO缓存的信元只从右边的一个地址发出去，实现上行方向信元的合并处理。对于主备MUX板两者都向交换接口板发送的控制信元，由于其VCI地址不同，也不会重叠，由管理单板根据VCI地址识别主备板的不同控制信息。下行发送的广播(复制)功能则是将一个地址的信元同时分发给两个下行FIFO缓存，该两个下行FIFO缓存分别对应主备两个光接口，此实现信元的广播发送。对于下行方向的控制信元也是同时发向主备MUX板，再由MUX板通过VCI地址来识别发向自己的信元，而抛弃另外一块MUX板的控制信元。
因为增设的FPGA芯片是本发明在交换机的交换端口实现主备倒换的技术创新关键之处，下面简要介绍其内部逻辑结构以及与外界的连接关系参见图4，该FPGA的控制逻辑包括有外围的三个接口与内部的三个FIFO缓存器。三个外围接口是左边是与物理层处理芯片(例如PM5349)连接的接口为UTOPIA主控制器接口，右边是与交换芯片(例如PM73487)连接的接口为UTOPIA从控制器接口，分别用于控制FIFO缓存器的写入和读出；还有与通信控制处理器(例如MPC8260)的处理器接口，用于控制内部寄存器的读写。三个FIFO缓存器位于UTOPIA主控制器接口与UTOPIA从控制器接口之间，其中一个INGRESS FIFO用于上行方向信元的合并处理，其余两个EGRESSFIFO用于下行方向信元的广播处理。在FPGA内，主控制器接口和从控制器接口都有控制信号与该三个FIFO缓存器相连。每个FIFO缓存器由分别与4个地址相对应的4个信元缓存器组成，每个信元缓存器的信元个数可以是4个或8个，个数越多，占用FPGA芯片资源越多。
参见图5，介绍本发明FPGA内部的主控制器模块和从控制器模块分别在与上行方向FIFO缓存器相连接、并处于FPGA输入数据时的多条控制信号及其工作原理此时，UTP主控制器连接物理层处理芯片PM5349，UTP从控制器连接交换芯片PM73487。INGRESS FIFO为上行方向信元FIFO，PHY层芯片地址共8个分别对应8个光模块的0～7；交换芯片PHY地址共4个，为0～3。FPGA为主控制器工作方式，PM5349为slaver方式。图5中的信号首位设有1是指FPGA与PM5349的接口信号，首位设有r是指FPGA与PM73487的接口信号；首位后的in是指信元进入FPGA的数据和控制信号，首位后的out是指信元从FPGA输出的数据和控制信号。它们之间的控制信号有lin_dataPM5349发送给FPGA的16位数据信号；Lin_addrFPGA发送给PM5349的入向地址信号；lin_soc信元头信号；lin_enb允许PM5349发送信元信号；lin_ca表示PM5349有信元要发送的信号。其中lin_data信号直接送FIFO模块数据线，一些控制信号接入主控制器后还会产生其它控制信号，例如控制信元数据写入FIFO的fifo_wr信号(图中未示)等。lin_enb和lin_addr信号由主控制器依据UTOPIA接口规范产生。sel_vi是由UTP主控制器产生的当前要写入的信元缓存器地址，产生条件是UTP接口有信元要写入上行方向FIFO内，同时上行方向FIFO的对应地址为非满，即full信号为无效。这里的full信号是上行方向FIFO满标志当该上行方向FIFO快写满时，该信号有效。empty是上行方向FIFO空标志当该上行方向FIFO快被读空时，该信号有效，否则无效。输入有对应8个光模块的8个物理地址，但是互为保护的两个物理地址的信元要进入上行方向FIFO的同一个信元缓存器，所以上行方向FIFO只有4个信元缓存器，相应地有4个full信号和4个sel_vi地址信号，即互为主备的两个物理地址的信元进入同一个缓存器，这样实现了信元的合二为一功能。相应地，对应图5右侧的UTP接口只有4个物理地址，交换芯片只能接入该4个不分主备端口的地址。这样交换芯片的配置表就不需要更改，发生主备倒换时交换芯片不需要动作。
图中sel_vo是由从控制器产生的上行方向FIFO输出信元的地址，即当交换芯片可以接收信元、且缓存器处于非空时读缓存器的信号。同样地。下行方向FIFO也有上述这些信号。
上行方向信元的二合一在INGRESS FIFO中实现，该INGRESS FIFO有4个缓存器，互为主备的0和1光模块进来的信元都进入INGRESS FIFO的0号地址缓存器，再从右边的0号缓存器地址出去。相应地，2、3光口信元进入1号地址缓存器，4、5光口信元进入2号地址缓存器，6、7光口信元进入3号地址缓存器，再分别从各自的地址缓存器输出。这样UTOPIA接口每进入一个信元，无论来自哪个物理地址都能够进入相应的信元缓存器，每个物理地址的信元就不可能发生先后次序互相颠倒的情况。总之，本发明实现上行方向信元的合路处理方法是将两个物理地址的信元接入同一个信元缓存器，输出信元则是采用传统方法，不再赘述。
参见图6，介绍本发明FPGA内部的主控制器模块和从控制器模块分别与下行方向FIFO缓存器相连接、并处于FPGA输出数据时的多条控制信号及其工作原理此时，UTP主控制器连接物理层芯片PM5349，UTP从控制器连接交换芯片PM73487，EGRESS FIFO1和EGRESS FIFO2为下行方向FIFO。FPGA为主控制器工作方式输出数据，PM5349为从控制器工作方式。图6中的信号首位设有1是指FPGA与PM5349的接口信号，首位设有r是指FPGA与PM73487的接口信号；首位后的in是指信元进入FPGA的数据和控制信号，首位后的out是指信元从FPGA输出的数据和控制信号。它们之间的控制信号有lout_dataPM5349接收FPGA的16位数据信号；lout_addrFPGA发送给PM5349的出向地址信号；lout_soc信元头信号；lout_enb允许PM5349接收信元信号；lout_ca表示PM5349的信元缓存器处于空状态，可以接收信元。lout_addr、lou_enb和lout_soc信号是根据UTOPIA接口规范生成的，同时lout_rd信号是根据图中未示的fifo_addr和fifo_empty信号产生而控制下行方向FIFO的读取。从控制器的信号因基本相同而省略说明之。
在下行方向上，从交换芯片来的每个信元都被复制到图中EGRESS FIFO1和EGRESS FIFO2中，复制方法就是数据线同时接入两个下行方向FIFO和同时写入信元。这里要解决的问题是什么条件下写入信元。本发明规定只有当FIFO1和FIFO2的full信号都无效时才可以写入信元。而在UTOPIA主控制器侧读出信元时，要解决两个输出信号的选择问题由select信号控制一个选择器来选择lout_data1和lout_data2中的某一路信号输出给lout_data。主控制器再轮询8个物理地址，对下行信元进行广播发送。
图6中的下行方向从控制器的右侧是4个地址，而左侧是8个地址。右边每个地址的信元同时通过rin_data信号进入其左侧的两个EGRESS FIFO1和EGRESS FIFO2，这两个FIFO缓存器再把信元分发给主备两个光模块，实现下行方向的复制功能。这里需要解决PM5349下行方向的物理地址与FIFO的信元缓存器的地址映射关系，需要一个组合逻辑来实现地址对应关系即在下行方向上，由互为主备的0号光模块和1号光模块分别对应EGRESS FIFO1和GRESS FIFO2的0号缓存器；互为主备的2号光模块和3号光模块分别对应EGRESS FIFO1和GRESS FIFO2的1号缓存器；互为主备的4号光模块和5号光模块分别对应EGRESS FIFO1和GRESS FIFO2的2号缓存器；互为主备的6号光模块和7号光模块分别对应EGRESS FIFO1和GRESS FIFO2的3号缓存器；这样0号和1号光模块、2号和3号光模块、4号和5号光模块、6号和7号光模块都输出相同的数据，能够完成地址变换和主备倒换的目的。
本发明在上行方向FIFO进入方向的流量控制是当上行方向FIFO的0号缓存器快满时(full)，物理层处理芯片的互为主备的0号地址光模块和1号地址光模块都禁止向上行方向FIFO的0号缓存器写入信元，就是让l_in_enable信号无效。这样就保证了物理层处理芯片的上行信元不会丢失。上行方向FIFO流出方向的流量控制就是当上行方向FIFO快空时，禁止读出信元，即信号r_out_enable无效。
下行方向EGRESS FIFO1和EGRESS FIFO2进入方向的流量控制是当EGRESS FIFO1或者EGRESS FIFO2快满(full)时，交换芯片被禁止向FPGA写入信元，禁止的方法是让允许发送信号无效，即r_in_enable信号无效。EGRESS FIFO1，EGRESS FIFO2流出方向的流量控制是当buffer快空时禁止读出信元，即信号l_out_enable无效。
申请人已经根据本发明的方法研制了交换接口板样机，并进行了实施试验，试验非常成功，实现了发明目的。
权利要求
1.一种在交换机的交换端口实现主备倒换的方法，其特征在于在交换机接口板的物理层处理芯片和交换芯片之间增设现场可编程门阵列FPGA芯片，用于完成该接口板的上行方向信元的合路处理和下行方向信元的复制处理。
2.根据权利要求1所述的在交换机的交换端口实现主备倒换的方法，其特征在于所述FPGA芯片对上行方向信元进行合路处理包括在主备汇聚板的主通道和备通道都输出信元时，对上行方向信元进行二选一处理；或者在汇聚板的主备通道中只有主通道输出业务信元、备用通道只输出控制信元而不输出业务信元时，对上行方向信元进行合并处理。
3.根据权利要求2所述的在交换机的交换端口实现主备倒换的方法，其特征在于所述合并处理的信元包括主通道的业务信元和控制信元，以及备用通道的控制信元；所述控制信元包括操作信元和管理信元。
4.根据权利要求2所述的在交换机的交换端口实现主备倒换的方法，其特征在于当在FPGA中进行上行信元的合并处理时，主通道只发送业务信元，对于主备两个通道都发送的控制信元，由交换板根据其不同的VCI地址而分别识别之。
5.根据权利要求1所述的在交换机的交换端口实现主备倒换的方法，其特征在于当在FPGA中进行下行信元的复制处理时，将其中的业务信元和控制信元同时分别发向主备两个光接口，由主备汇聚板根据其VCI地址来识别发给自己的控制信元而接收之，并抛弃另一块汇聚板的控制信元。
6.一种在交换机的交换端口实现主备倒换的装置，该装置是顺序连接有光模块、物理层处理芯片与交换芯片的交换接口板，该交换接口板上还设有接口芯片、可编程逻辑芯片和通信控制处理器；所述每个光模块包含有收发光接口，并通过光纤分别连接主备业务汇聚板；其特征在于在该交换接口板上的物理层处理芯片与交换芯片之间设有一个现场可编程门阵列FPGA芯片，用于对从该接口板的主备两个光端口进入的上行方向信元进行合并处理后发往交换板，以及对该接口板上通过某一个光端口发送出去的下行方向信元进行广播处理，即同时将该信元发向该端口的备份端口，使得该接口板的主备两个光端口的进、出信元一致，实现端口间的无缝倒换。
7.根据权利要求6所述的在交换机的交换端口实现主备倒换的装置，其特征在于所述现场可编程门阵列FPGA芯片的控制逻辑包括外围的三个接口与内部的三个FIFO缓存器。
8.根据权利要求7所述的在交换机的交换端口实现主备倒换的装置，其特征在于所述三个接口分别是与物理层处理芯片连接的通用总线接口为UTOPIA主控制器接口，与交换芯片连接的通用总线接口为UTOPIA从控制器接口，分别用于控制FIFO缓存器的写入和读出；以及与通信控制处理器的接口，用于读写内部控制寄存器；所述三个FIFO缓存器位于UTOPIA主控制器接口与UTOPIA从控制器接口之间，其中一个用于上行方向信元的合并处理，其余两个用于下行方向信元的广播处理。
9.根据权利要求8所述的在交换机的交换端口实现主备倒换的装置，其特征在于所述UTOPIA主控制器接口与物理层处理芯片之间有对应8个光模块的8个输入/输出地址，UTOPIA从控制器接口与交换芯片之间有四个输入/输出地址，每个FIFO缓存器由4个信元缓存器组成；即上行方向的FIFO缓存器的一个输入地址对应连接主备两个光端口的两个输入地址，其4个输出地址分别对应连接UTOPIA从控制器的4个输入地址；下行方向的两个FIFO缓存器的每一个输入地址同时对应连接UTOPIA从控制器的一个输出地址，其下行方向的两个FIFO缓存器的各4个输出地址分别对应连接光模块的8个输入地址。
全文摘要
一种在交换机的交换端口实现主备倒换的方法和装置，是在交换机接口板的物理层处理芯片和交换芯片之间增设FPGA芯片，用于完成该接口板的上行方向信元的合路处理和下行方向信元的复制处理，实现主备两个端口进、出信元的一致，从而实现端口间的无缝倒换。即从主备两个端口进入的上行信元在该FPGA芯片内合并后发往交换板；在该FPGA芯片中对通过某一端口发出的下行信元进行复制，同时发向该端口的备份端口。这样，光接口进行热备份主备倒换时，不需要上层管理软件更改交换接口板上的交换配置表，交换芯片和FPGA不需要动作，而是由MUX板和业务板之间的接口控制信元流，信元通道的导通和关闭都是由接口芯片的控制位完成，倒换时间在μs级，对业务的损伤很小。
文档编号H04Q11/00GK1588818SQ200410058579
公开日2005年3月2日 申请日期2004年8月18日 优先权日2004年8月18日
发明者王巍, 杨劲松, 陈取, 卢山, 翟文军, 赖小荣 申请人:北京首信股份有限公司