用于数字无线电通信系统的方法、设备和系统的制作方法

专利名称：：用于数字无线电通信系统的方法、设备和系统的制作方法
技术领域：
：本发明的实施例一般涉及无线电通信系统。更具体地说，本发明的实施例涉及无线电接收器、发送器和收发器集成电路和它们与基带集成电路的接口。
背景技术：
：在典型的蜂窝无线电体系结构中，在载波频率上操作的无线电与在信号频率周围操作的基带部分之间的接口通常是模拟信号接口。模拟信号接口通常优于传统数字信号接口，因为它避免使用在可能另外生成噪声和与无线电操作干扰的高频上操作的并行数字信号。无线电通常由一个或多个才莫拟集成电路构成，一个或多个^^拟集成电路包括了针对通信系统的仅一种无线电传输标准专门设计的有源模拟滤波器。即，有源模拟滤波器专用于一种通信系统，而不适合于不同的通信系统标准。再者，有源模拟滤波器消耗功率，且需要集成电路内相当大的硅面积。如果可以从无线电的集成电路中取消大多数并非全部的有源模拟滤波器，则可以节省功率和减小小片尺寸，使得成本更低，以及电池供电装置中电池使用寿命得以延长。此外，在接收信道中，还常常使用多比特并行模数变换器来将基带模拟信号变换成表示数位的并行二进制值。然后可以由数字信号处理器来处理该数位。在发送信道中，可以使用多比特并行数模变换器。但是，多比特并行模数变换器和多比特并行数模变换器需要集成电路上相当大的面积。此外，多比特并行模数变换器和多比特并行数^f莫变换器通常使用特殊硅制造工艺来制造，因为它们是混合信号装置。所采用的硅制造工艺影响无线电的成本。通过消除多比特并行模数变换器装置和多比特并行数模变换器装置，可以进一步降低无线电的成本。
发明内容权利要求书筒要描述了本发明的实施例。在一个实施例中，系统包括射频集成电路和与该射频集成电路耦合的数字信号处理集成电路。射频集成电路具有单比特i:-A调制器，用于将模拟信号变换成串行数字比特流；以及与单比特E-A调制器耦合的输出驱动器，用于将串行数字比特流驱动到数字信号处理集成电路。数字信号处理集成电路包括与射频集成电路的输出驱动器耦合的输入接收器、与该输入接收器耦合的抽取器以及与该抽取器耦合的解调器。输入接收器从射频IC接收串行数字比特流。抽取器经输入接收器接收串行数字比特流，并降低串行数字比特流的采样率，以由数字信号处理集成电路进行数字信号处理。抽取器还将串行数字比特流变换成并行数字数据采样，以进一步由数字信号处理集成电路进行信号处理。抽取器以数字方式将并行数字数据采样解调成数据字，以进一步由数字信号处理集成电路进行信号处理。在另一个实施例中，射频集成电路的输出驱动器将串行数字比特流的第一输出电压摆幅的第一电压电平转换成具有小于第一输出电压摆幅的第二输出电压摆幅的第二电压电平，并且输入接收器将第二输出电压摆幅的第二电压电平转换成具有笫三输出电压摆幅的第三电压电平。第三输出电压摆幅可以大于第二输出电压摆幅，以在数字信号处理器内提供足够的逻辑电平。在另一个实施例中，输出驱动器是双端的，且生成表示串行数字比特流的具有缩小的输出电压摆幅的差分信号，并且输入接收器具有差分输入，以接收表示串行数字比特流的具有缩小的输出电压摆幅的差分信号。在一个实施例中，输出驱动器是低电压差分信令(LVDS)发送器，且输入接收器是低电压差分信令(LVDS)接收器。在一个系统实施例中，射频集成电路是接收器，而在另一个实施例中它是收发器。在本发明的另一个实施例中，射频集成电路包括可变/开关增益放大器、与该可变/开关增益放大器耦合的降频变换器、与该降频变换器耦合的单比特E-A调制器以及与单比特i:-A调制器耦合的输出驱动器。至少一个可变/开关增益放大器耦合到天线，以接收无线射频信号。降频变换器从射频信号的第一可选择载波频率中剥离模拟信号。单比特i:-A调制器将模拟信号变换成串行数字比特流。在串行数字比特流耦合到另一个集成电路时，输出驱动器缩小串行数字比特流的输出电压摆幅，以减少噪声生成。在一个实施例中，射频集成电路是4妾收器，而在另一个实施例中它是收发器。作为收发器，射频集成电路还包括输入接收器用于接收具有缩小的输出电压摆幅的串行数字传输比特流、与该输入接收器耦合的数据恢复器、与该数据恢复器耦合的低通滤波器、与该低通滤波器耦合的混频器以及与该混频器耦合的放大器。输入接收器接收具有缩小的输出电压摆幅的串行数字传输比特流，并在收发器集成电路中增大串行数字传输比特流的输出电压摆幅。数据恢复器从增大的输出电压摆幅信号中恢复串行数字传输比特流。低通滤波器将串行数字传输比特流变换成模拟传输信号。混频器将模拟传输信号从基带频率增频变换到第二可选择载波频率，作为发送射频信号。放大器将发送射频信号放大，以通过天线广播。第一选择的载波频率和第二选择的载波频率是从选择的无线通信系统的载波频率集合中选择的。在本发明的另一个实施例中，射频集成电路还包括输入接收器、与该输入接收器耦合的数据恢复器、与该数据恢复器耦合的低通滤波器、与该低通滤波器耦合的混频器以及与该混合器耦合的放大器。输入接收器接收具有缩小的输出电压摆幅的串行数字传输比特流，并在射频集成电路中增大串行数字传输比特流的输出电压^l罢幅。该数据恢复器从增大的输出电压摆幅信号中恢复串行数字传输比特流。该低通滤波器将串行数字传输比特流变换成模拟传输信号。混频器将模拟传输信号从基带频率增频变换到可选择载波频率，作为发送射频信号。放大器将发送射频信号放大，以通过天线广播。在一个实施例中，射频集成电路是发送器，而在另一个实施例中它是收发器。在另一个实施例中，公开一种用于无线无线电的方法。该方法包括接收无线无线电信号；降频变换该无线无线电信号，以从第一模拟信号中剥离载波信号；将第一模拟信号变换成第一串行数字数据信号；缩小第一串行数字数据信号中的输出电压摆幅；以及将具有缩小的输出电压摆幅的第一串行数字数据信号从无线电集成电路传输到数字信号处理(DSP)集成电路。在再一个实施例中，该方法还包括4妄收具有缩小的输出电压摆幅的第一串行数字数据信号；增大第一串行数字数据信号中的输出电压摆幅；降低第一串行数字数据信号的采样频率；以及将第一串行数字数据信号变换成并行数字数据信号，以由DSP集成电路处理。将第一模拟信号变换成第一串行数字数据信号使用A-E调制。将第一串行数字数据信号变换成并行数字数据信号是将第一串行数字数据信号A-i:解调成并行数字数据信号。在一个实施例中，传输第一串行数字数据信号是通过单线，而在另一个实施例中，传输第一串行数字数据信号是通过一对导线；第一串行数字数据信号作为差分数据信号通过一对导线传输。该方法还包括从DSP集成电^各接收具有缩小的输出电压摆幅的第二串行数字数据信号；增大第二串行数字数据信号中的输出电压摆幅；将第二串行数字数据信号变换成第二模拟信号；将第二模拟信号增频变换到可选择的载波频率；以及通过天线将第二一莫拟信号作为射频信号传输。图1是采用本发明的示范无线通信系统的框图。图2A是无线移动无线电单元如移动蜂窝电话的框图。图2B是无线固定无线电单元如蜂窝电话基站的框图。图3A是包括无线电接收器集成电路(IC)、无线电发送器IC以及基带数字信号处理(DSP)IC的系统框图。图3B是无线电接收器集成电路(IC)的放大框图。图3C是无线电发送器集成电路(IC)的放大框图。图3D是基带数字信号处理(DSP)集成电路(IC)的放大框图。图4是包括无线电接收器集成电路(IC)、无线电发送器IC以及基带数字信号处理(DSP)IC的另一个系统实施例的框图。图5是包括无线电接收器集成电路(IC)、无线电发送器IC以及基带数字信号处理(DSP)IC的另一个备选系统实施例的框图。图6A是包括无线电收发器集成电路(IC)以及基带数字信号处理(DSP)IC的系统框图。图6B是无线电收发器集成电路(IC)的》丈大框图。图6C是基带数字信号处理(DSP)集成电路(IC)的放大框图。图7是包括无线电收发器集成电路(IC)以及基带数字信号处理(DSP)IC的另一个系统实施例的框图。图8是包括无线电收发器集成电路(IC)以及基带数字信号处理(DSP)IC的再一个系统实施例的框图。图9A是用于图示无线电集成电路(IC)与基带数字信号处理(DSP)IC之间的数字接口的接收信道细节的框图。图9B是用于图示无线电集成电路(IC)与基带数字信号处理(DSP)IC之间的数字串行接口的时钟生成和同步的另一个实施例的框图。图10是图示相较通信系统的频带、数据频谱和时钟频谱，数字接口的干扰电平的仿真图。具体实施方式在下文对本发明实施例的详细说明中，为了提供透彻的解释，给出了许多具体细节。但是，本领域技术人员应认识到，本发明的实施例可以不拘泥于这些具体细节来实施。在其他示例中，不就熟知的方法、过程、组件和电路予以详细描述，以不致于不必要地使本发明实施例的各个方面含糊不清。本发明的实施例包括用于射频集成电路和数字信号处理集成电路的方法、设备和系统。本发明的实施例提供新的和最优方式，以在无线电接收器集成电路与数字处理电路之间交换所接收的无线电信号。本发明的实施例还提供新的方式，以在无线电发送器集成电路和数字处理电路之间交换用于传输的信号。本发明的实施例具体可应用于蜂窝电话，但是还可以用于其他类型的无线电。本发明的实施例简化物理接口(例如减少管脚数以及由此简化印刷电路板设计)，简化控制层(通过提供更动态的范围)，通过软件更改使多个标准操作得以实施(可以通过软件控制使频带更改、代码更改、滤波器更改、模式更改等灵活实施)，降低成本，以及节省功率。本发明的实施例使用模数变换、数字编码、高速数字接口和数字滤波的组合来实现两个集成电路(IC)之间通过串行数字比特流传送信息。在射频IC内，接收的无线电信号被变换成数字格式。接收的无线电信号的数字格式通过串行数字比特流经高速数字接口被传输到数字处理IC。数字处理IC执行数字滤波，而不执行无线电信号的模拟处理。数字处理IC避免成本昂贵的模拟处理块，并由此可以在较低成本的数字制造工艺中加工制造。在一个实施例中，数字接口包括作为具有单比特数字流输出的i:-厶调制器构建的模数变换器、低电压差分信号发送器、用于提供物理连接的匹配差分线路以及具有后续数字数据恢复和信号处理的低电压差分信号接收器。配置在无线电ic与数字处理ic之间具有高速数字接口的部件使得高动态范围信号被传送到数字IC，在其中可以数字方式对它们滤波。也就是，所选择的数字格式支持多个数据传送速率，并由此适用于许多不同的无线电协议，具体来说，它涵盖从窄带到宽带的无线电系统，并且例如可用于从第一代到最新的宽带第三代标准的蜂窝电话。它还支持非常高的数据速率，高达每秒数百兆比特，并由此它适合于传送具有高动态范围、要求更高过采样数据速率的软滤波的无线电信号。为了支持数字接口，利用调制器/抽取器。可以使用多种调制/解调标准，包括E-A调制/解调，也称为A-i:调制/解调。在优选实施例中，使用具有两级量化的多速率i:-A调制器、单比特调制器生成数字比特串行数据流，来实现信号的编码。该数字格式是低电压差分信号，且该编码生成单个数字比特串行数据流，由此固有性地提供了低杂散无线电发射，这在任何无线电接收器中都是重要的。再者，不需要显式地利用单个数字比特串行数据流的信号来传输数据速率时钟，由此消除杂散发射的另一个源。所选的数字格式和编码不要求将信息格式化成并行字，并由此无需握手同步来实现数据传送。以并行方式传送数据消耗功率，因为输出驱动器必须驱动高电容性负载。以串行方式传送数据降低了电流/功率消耗。再者，在集成电路之间更少的线路更改状态，减少了无线电杂散发射的另一个源。消除握手同步信号还消除了无线电杂散发射的另一个源以及电流/功率消耗。再者，当以串行方式传送数据并避免使用握手同步信号时，减少了用于集成电路的管脚数。在物理级，数字接口使用低电压差分信令来提供低电流/功率消耗、高速数据传送以及低杂散发射。数字接口优化了整个无线电收发器系统内的功率消耗，因为它将射频模拟集成电路执行的数字信号处理最小化，并将数字信号处理集成电路执行的模拟信号处理最小化。利用天线收发模拟信号的射频模拟集成电路使用针对模拟处理优化的硅制造技术。当用于数字信号处理时，针对模拟信号处理优化的硅制造技术较之针对数字信号处理优化的硅制造工艺常常具有较低性能。相似地，当用于模拟信号处理时，针对数字信号处理优化的硅制造技术较之针对模拟信号处理优化的硅制造工艺常常具有较低性能。使用所公开的RF模拟集成电路与基带DSP集成电路之间的数字接口，抑制了在基带DSP集成电路中执行模拟信号处理以及在RF模拟集成电路中执行数字信号处理的需求，简化了它们的设计和制造。通过釆用所公开的RF模拟集成电路与基带DSP集成电路之间的数字接口，避免了复杂的混合信号电路。提供数字接口以优化无线电收发器的整体设计和制造。现在参考图1,其中图示了示范无线通信系统的框图。该蜂窝通信系统包括基站102A-102F、移动装置或单元104A-104I以及交换中心106。卫星103A-103B也可以作为蜂窝通信系统的一部分。移动装置或单元104A-104I可以是例如蜂窝电话、个人数字助理或便携式计算机。基站102A-102F及其一个或多个天线形成了小区A-F的小区边界。基站102A-102F可以通过蜂窝间千线连接到交换中心106。蜂窝间干线可以是光纤电缆、导线电缆或微波中继线。图1所示的蜂窝通信系统是多模式无线通信系统。移动装置的其中一个或多个可使用与基站无线通信的不同的方法。即，在物理链路层上的射频和调制/解调以及在数据链路层上所用的数字编码类型可以根据所选的无线通信模式的类型有所不同。例如，可以使用具有不同频带、调制和信道编码的一个或多个通信系统，诸如通用移动通信系统(UMTS)、全球多路通信系统(GlobalSystemforMultipleCommunication)(GSM)、GSM移动应用部分(GSM-MAP)、通用分组无线电协议系统或通用分组无线电业务(GPRS)、增强数据GSM环境(EDGE)、(GAIT)、正交频分复用(OFDM)、编码正交频分复用(COFDM)、块编码、巻积编码、Turbo编码、才各栅编码、高斯最小移频键控(GMSK)、正交相移键控(QPSK)、正交幅度调制(QAM)、频率调制(FM)、频分多址(FDMA)、时分多址(TDMA)、码分多址(CDMA)、窄带CDMA(N-CDMA)、宽带CDMA(W-CDMA)、CDMA2000、CDMA2000-1XEV、CDMA2000國EVDO、CDMA2000-EDV、时分同步码分多址(TD-SCDMA)、第三代合作伙伴项目(3GPPTDD)、国际移动通信(IMT)、IMT2000MC、IMT2000DS、IMT2000SC、IMT2000TC、个人通信系统(PCS)、数字通信系、统(DCS)、个人数字蜂窝电话(PDC)、数字增强无绳通信(DECT)、先进移动电话系统(AMPS)、无线局域网(LAN)(正EE802.11a、IEEE802.11b、正EE802.11g)以及全球定位系统(GPS)无线通信系统。基站和移动装置可以作为多模式(和/或多时隙、多频带、多代码、多系统)装置来支持这些的其中一个或多个。例如，考虑移动装置104H和104G在小区D中。无线装置104H可以使用CDMA通信链路以无线方式与基站102D通信，而无线装置104G可以使用GSM通信链路与基站102D通信。又如，考虑无线装置104F在小区C中。无线装置104F是一种多模式通信装置，并可以使用一种或多种类型的无线通信链路，诸如AMPS、CDMA、TDMA或GMS，与基站102C通信。无线装置104F还可以使用GPS频带与卫星103A-103B通信。再如，考虑无线装置104A和104B在小区A中。无线装置104A可以使用AMPS或GSM与基站102A通信。无线装置104A还可以使用GPS频带与卫星103A-103B通信。无线装置104B可以使用一种或多种类型的无线通信链路，诸如AMPS、CDMA、TDMA或GMS，与基站102A通信。无线装置104A还可以使用GPS频带与卫星103A-103B通信。由此，这些基站可以由不同的通信链路共享。现在参考图2A,其中图示了如移动蜂窝电话的无线移动无线电单元104的框图。无线移动无线电单元104支持多代码、多时隙、多模式、多频带、多系统和/或不同类型的无线通信模式。无线移动无线电单元104可以在先前参考图1所述的多模式蜂窝通信系统中以及先前所述的其他不同通信系统中使用。无线移动无线电单元104包括天线201、射频接收器/发送器或收发器206、微处理器215和存储器216。射频收发器206与天线201耦合，以发送和接收无线电波。射频收发器206是可以支持多种类型的无线通信系统和多频带、多时隙、多代码以及多模式如CDMA、GSM、TDMA等的统一硬件组件。射频收发器206与微处理器215耦合，以便与之双向地传递数据。微处理器215与存储器216耦合，以读取要执行的指令，以及与之读和写数据。可将软件代码存储在无线移动无线电单元104的存储器216或其他存储装置中，以由微处理器215执行。如下文进一步论述的，可以使用该软件代码来支持各种类型的无线通信片莫式和系统。现在参考图2B，其中图示了如蜂窝电话基站的无线固定无线电单元102的框图。基站102支持多代码、多时隙、多模式、多频带、多系统和/或不同类型的无线通信模式。可以利用基站102来支持上文参考图1所述的多模式蜂窝通信系统。在基站102,提供射频发送器/接收器或收发器226与天线221耦合。射频收发器226是可以支持多种类型的无线通信系统以及多频带、多时隙、多代码以及多模式如CDMA、GSM、TDMA等的统一硬件组件。射频收发器226耦合到计算机228的微处理器235,以与之双向地传递数据。计算机228包括微处理器235和存储器236。可将软件代码存储在计算机的存储器236或其他存储装置(例如硬盘)中，以由微处理器235执行。如下文进一步的论述，可以使用软件代码来支持各种类型的无线通信;漠式和系统。计算机228和其中的微处理器235可以向外耦合到通信网络或计算机网络，取决于利用它的系统类型。通信网络可以是具有至普通旧式电话系统(POTS)的连接的蜂窝电话通信系统。计算机网络可以是例如具有至因特网的连接的无线局域网。图3A、4、5、6A、7和8图示了耦合到天线的基站102的射频收发器226和无线移动无线电单元104的射频收发器206的备选实施例。现在暂时参考图3A和图4-5,图示了分开的接收器无线电芯片和发送器无线电芯片与基带数字信号处理芯片耦合。随着更高的集成度和更低的功率，可以将分开的接收器无线电芯片和发送器无线电芯片一起集成到收发器无线电芯片中。此外，基带数字信号处理芯片可以是具有提供数字信号处理的程序指令的一个或多个数字信号处理器集成电路或可编程通用处理器，如微处理器。现在参考图3A,图示了本发明的一个实施例。图3A图示了系统300A，它包括无线电接收器集成电路(IC)302A、无线电发送器IC304A以及基带数字信号处理(DSP)IC306A,它们如图所示耦合在一起，以支持多种无线通信系统，有时称为多模式。该系统300A还包括双工天线307、GPS接收天线307'、耦合在天线307和双工器开关309之间的低通接收无源滤波器308B、耦合在天线307和双工器开关309之间的高通发送无源滤波器308A、耦合在天线307，和无线电接收器IC302A的低噪声放大器之间的GPS带通无源滤波器310，、耦合在双工器开关309与无线电接收器IC302A的一个或多个可编程增益低噪声放大器之间的多个带通无源滤波器310、耦合在双工器开关309与无线电发送IC304A的功率放大器之间的一个带通无源滤波器310以及耦合在一个电极上的滤波器308A、308B与另一个电极上的滤波器310和功率放大器之间的双工器开关309，如图3A所示并耦合在一起。系统300A还可包括与无线电接收器IC302A的时钟发生器耦合的石英晶体311。该时钟发生器生成的参考时钟信号Clock323可从无线电接收器IC302A耦合到基带DSPIC306A和无线电发送器IC304A中。该参考时钟信号是用于在基带DSPIC306A和无线电发送器IC304A内生成高速本地时钟信号的参考时钟。该参考时钟信号对于该系统可能有所变化，以适应于具有不同载波频率和各种数据通信速率的各种无线通信系统。较之基带DSPIC306A和无线电发送器IC304A内的内部本地时钟的频率，参考时钟信号Clock323是低级频率，以便减少由外部或芯片外时钟信号生成的噪声。串行控制总线324还可以/人基带DSPIC306A耦合到无线电接收器IC302A和无线电发送器IC304A中，以控制选择频率，和针对所选的无线通信系统的无线通信信道来专门设计RF集成电路。图4-6A和图7-8所示的系统实施例可以具有相似的无源滤波器308A、308B、310、310，；双工器开关309;以及一个或多个天线307、307，，它们稍有改变地耦合在一起，以便支持所选的无线通信系统。因为这些细节与本发明无关，所以下文将不对它们作进一步描述，而仅在附图中示出。图3A所示的系统300A可以支持五种无线通信系统(即五频带)，包括通用移动通信系统(UMTS)、全球多路通信系统(GSM)、通用分组无线电协议系统(GPRS)、增强数据GSM环境(EDGE)以及全球定位系统(GPS)无线通信系统。图3所示的一个备选实施例取消了GPS接收器。在另一个备选实施例中，GSM、GPRS和EDGE不作为多模式通信系统的通信系统的其中之一来支持，并由此无需额外的电路和连接来支持GSM、GPRS和EDGE。无线电接收器集成电路(IC)302A接收模拟射频信号，执行模拟信号处理，并将它们变换成低电压差分信号格式的一个或多个串行数字比特流，以便耦合到基带DSPIC306A中。基带数字信号处理(DSP)IC306A以数字方式处理低电压差分信号格式的一个或多个串行数字比特流，并执行数字滤波，以提取从无线通信链路接收的数字数据。为了进行传输，基带数字信号处理(DSP)IC306A接受要传输的数字数据，并响应于正在传输数据的通信链路，使用数字滤波预失真发送数字数据，并生成低电压差分信号格式的一个或多个串行数字比特流，以向无线电发送器IC304A传递。无线电发送器IC304A接收表示要传输的数据的低电压差分信号格式的一个或多个串行数字比特流。无线电发送器IC304A将低电压差分信号格式的一个或多个串行数字比特流变换成模拟信号，执行模拟信号处理，以及放大模拟信号，以经天线发送和广播出去。本发明中，无线电集成电路(例如无线电接收器IC302A和无线电发送器IC304A)与基带数字信号处理(DSP)IC之间的接口是数字接口。用本发明已经消除了无线电IC与基带DSPIC之间采用的典型混合信号电路。过去通常采用混合信号编解码器IC作为混合信号接口，或将混合信号编解码器电路设在DSPIC上。本发明的一个方面，在无线电IC与基带DSPIC之间釆用新的数字接口，由此除去混合信号接口。本发明通过除去混合信号接口来降低系统成本。在基带DSPIC之间或其上无需模拟电路。基带DSPIC上没有模拟电路，利用更小的加工制造技术更快速地将基带DSPIC移到电路可以进一步降低基带DSPIC的成本。再者，数字接口可以使用低电压差分摆幅来支持射频IC与基带DSPIC之间的高速数据传送。作为本发明的一方面，系统300A包括无线电集成电路(例如无线电接收器IC302A和无线电发送器IC304A)与基带数字信号处理(DSP)IC306A之间的数字接口301A。图3A的系统300A中的数字接口301A是一个或多个接收信道321-322和一个或多个发送信道320。每个信道是数字串行比特流。不采用并行数字字，以便减少大量的另外需要的I/O走线。数字串行比特接口降低了并行数据总线走线可能另外与射频信号相干扰另外生成的噪声。数字串行比特接口还除去了可能另外已经用在无线电IC与基带DSPIC之间的任何噪声敏感模拟走线。每个信道可以使用低电压摆幅差分信号来通信，在此情况中各使用两个导线走线。一个或多个接收信道321和322各包括用于含有虚项和实项的复数据的RXI信道和RXQ信道。在一个备选实施例中，可以将RXI信道和RXQ信道交织在一个RX信道中。一个或多个发送信道320包括用于含虚项和实项的复数据信号(例如S=Q+Ij)的TXI信道和TXQ信道。在一个备选实施例中，可以将TXI信道和TXQ信道交织在一个TX信道中。在再一个实施例中，RXQ信道和RXI信道是多相位信号S的幅度数据和相位数据，其中S=Qe11。这些有时也称为极坐标。现在参考图3B，图示了射频接收器集成电路302A的放大框图。射频接收器集成电路302A包括耦合在一起的一个或多个可编程增益低噪声放大器332、恒定增益低噪声放大器333、一对或多对混频器336(也称为降频变换器)、一个或多个可编程锁相环(Frac-NPLL)337、一个或多个本地振荡器338、一对或多对i:-A调制器(EAMod)340、频率控制时钟发生器342、自动频率控制数模变换器(AFCDAC)344以及串行外围接口(SPI)346,如图3B所示和说明。一个或多个可编程增益低噪声放大器332从各种无线通信系统接收模拟射频信号。恒定增益低噪声放大器333接收从GPS卫星广播的模拟射频信号。一对或多对混频器336耦合到放大器332、333的输出，并将模拟射频信号降频变换成中间或基带频率模拟信号，并生成模拟信号的同相或实(I)分量和正交相或虚(Q)分量。一个或多个可编程锁相环(Frac-NPLL)337耦合到一个或多个本地振荡器338,并对其进行控制。一个或多个本地振荡器338有选择地为给定系统生成耦合到一对或多对混频器336中的载波频率信号。是这个载波频率信号用于从模拟射频信号中剥离载波频率。一对或多对E-A调制器(￡△Mod)340分别耦合到一对或多对混频器336的I和Q分量输出，以4妻收才莫拟I和Q信号。一对或多对E-A调制器(￡△Mod)340将I和Q^^莫拟信号量化，并变换成I和Q串行数字比特信号。在另一个实施例中，E-A调制器可以是A调制器。在又一个实施例中，i:-A调制器可以是提供串行比特流的、具有单个数字比特输出的调制模数变换器(例如，与具有单比特输出的调制器组合的模数变换器)。在任何情况下，这些调制器是接收模拟输入信号且具有单比特输出以提供串行数字数据流的一种类型的调制器。总地来说，在本文中，各种类型的调制器可以称为单比特调制器，或具有单比特输出的调制冲莫数变换器。然后将I和Q串行数字比特信号耦合到一对低差分电压输出驱动器(图3B中未示出)，以生成具有低电压摆幅的差分信号，以便加速芯片外的数据传送以及降低噪声生成。自动频率控制数才莫变换器(AFCDAC)344耦合到频率控制时钟发生器342,并控制它。外部石英晶体311耦合到频率控制时钟发生器342的振荡器输入。频率控制时钟发生器342的时钟输出可以耦合到一对或多对i:-A调制器(Mod)340，并且还可以在外部耦合到基带DSPIC306A。串行外围接口(SPI)接收器346，可用于在系统300A的集成电路之间以串行方式传递控制信息。具体来说，基带DSPIC306A传递诸如所选通信信道和系统的频率、调制/解调以及编码/解码的控制信息。(SPI)总线346是串行数据总线。现在参考图3C，其中图示了射频发送器集成电路304A的放大框图。射频发送器集成电路304A包括耦合在一起的一对数据恢复器350(也称为"数据恢复电路或数据恢复功能块"CDR)、一对低通模拟滤波器352、一对混频器356(也称为增频变换器)、一个或多个功率放大器360、一个可编程锁相环(Frac-NPLL)357、一个本地振荡器358、斜坡数模变换器(斜坡DAC)362以及串行外围接口(SPI)346，如图3C所示和说明。射频发送器集成电路304A还包括一对低电压差分输入接收器(图3A中未示出，参见图9A所示的差分输入接收器9141和914Q),以从基带DSP306A接收I和Q信道的低电压差分数字比特流，并将它们变换成芯片上I和Q信道的单端高电压摆幅数字比特流。该对数据恢复器350(也称为"数据恢复电路或数据恢复功能块"，CDR)接收I和Q信道的单端高电压摆幅数字比特流，并恢复这些I和Q信道的数字数据流。这些I和Q信道的数字数据流耦合到一对低通才莫拟滤波器352，以生成I和Q模拟信号以便传输。该对^f莫拟滤波器352从数椐的串行比特流中滤掉高频噪声，并生成模拟输出信号。这些I和Q^^莫拟信号由低通滤波器352在基带频率生成，并耦合到一对混频器356中。该对混频器356接收基带频率的I和Q模拟信号，并将它们增频变换到期望的栽波频率，以便通过给定的无线通信系统传输。使用可编程锁相环(Frac-NPLL)357来选择载波频率，以驱动本地振荡器358。具有可选择载波频率的本地振荡器358将其振荡输出耦合到该对混频器356输入的其中之一。该对混频器356将载波频率的I和Q模拟信号组合成单个射频模拟信号，其耦合到一个或多个功率放大器360中。一个或多个功率放大器360接收射频模拟信号，并将其放大成具有增大的功率输出的射频模拟输出信号，其耦合到天线以供发射。数字接口允许一个或多个功率》丈大器360集成为发送器IC304A的一部分，因为除去了其他模拟电路(例如并行ADC和有源模拟滤波器)，并且节省了功率。将功率放大器与发送器集成除去了诸如隔离器和功率检测器的其他电路。将功率放大器与发送器集成还可使发送信号的预失真以闭环或开环方式实施，并由此提高发送器性能。斜坡数模变换器(斜坡DAC)362用于平緩地斜升或增大一个或多个功率放大器360的功率。它可用于满足时间掩蔽和其他特殊掩蔽需求。串行外围接口(SPI)接收器346，可用于在系统300A的集成电路之间以串行方式传递控制信息。具体来说，基带DSPIC306A传递诸如所选通信信道和系统的频率、调制/解调以及编码/解码的控制信息。(SPI)总线346是串行数据总线。现在参考图3D,其中图示了基带DSP集成电路306A的放大框图。基带DSP集成电路306A包括耦合在一起的一对或多对低电压差分输入接收器(未示出)、一个或多个抽取器/滤波器370、一个或多个数据解调器372、一对数据调制器/滤波器374、一对E-A调制器(i:AMod)376、一对低电压差分输出驱动器(未示出)以及串行外围接口(SPI)发送器346",如图3D所示和说明。一对或多对低电压差分输入接收器(未示出)从RF接收器IC302A接收I和Q信道的低电压差分数字比特流，并将它们变换成芯片上的I和Q信道的单端高电压摆幅数字比特流。可以有一对或多对来使用，以便同时支持通过多于一个无线通信系统的通信。即，可以支持两个信道的通信。例如，可以通过一种如用于导航或定位的通信系统来接收GPS数据信号，而可以同时通过用于无线蜂窝电话小区的另一通信系统来接收CDMA语音信号。该一个或多个抽取器/滤波器370降低I和Q串行比特流的釆样率，提供数字滤波，从噪声中检测数据，以及将串行比特变换成并行字，以生成所接收的I和Q数据字。下文参考图9A进一步描述一个或多个抽取器/滤波器370的功能。一个或多个数据解调器372接收I和Q数据，解调信道调制，执行进一步滤波，以及将串行数据变换成并行数据，以便形成从无线通信系统接收的数字数据。基于通过其接收数据的所选无线通信系统，一个或多个数据解调器372可编程。下文参考图9A进一步描述一个或多个数据解调器372的功能。为了发送，将发送数据耦合到一对数据调制器/滤波器374中。该对数据调制器/滤波器374提供信道调制，根据发送数据生成I和Q分量，并以数字方式预滤波或失真I和Q数字数据分量，以通过无线通信系统传输。根据通过其传输数据的无线通信系统，数字数据调制器/滤波器可编程，以选择无线通信系统。I和Q信道的数字数据耦合到一对E-A调制器(￡△Mod)376。该对i:-A调制器(￡△Mod)376分别耦合到来自该对数据调制器/滤波器374的I和Q分量4t出。该对I2-A调制器(E△Mod)376将I和Q并行数字信号量化，并将其变换成I和Q串行数字比特信号。可以使用从RF接收器IC302A接收的时钟323来为一对或多对i:-A调制器(i:AMod)376计时，以生成I和Q串行数字比特信号。然后将I和Q串行数字比特信号耦合到一对低差分电压输出驱动器(未示出)中。该对低差分电压输出驱动器生成具有低电压摆幅的I和Q串行数字比特流的每一个的差分信号，以加速芯片外的数据传送以及降低噪声生成。低差分电压输出格式的I和Q串行数字比特流耦合到RF发送IC304A中。现在参考图4,图示了本发明的另一个实施例。图4图示了系统300B,包括无线电接收器集成电路UC)302B、无线电发送器IC304B以及基带数字信号处理(DSP)IC306B，它们如图所示耦合在一起，以支持多种无线通信系统，有时称为多模式。图4还支持五种系统(即五频带)，包括UMTS压缩模式和EDGE压缩模式系统。如先前参考图3所述，可以通过减少支持的无线通信系统的数量和类型，以便可以代替所示的五频带无线通信系统支持单频带、双频带、三频带和四频带的组合，从而根据图4所示来实现备选实施例。作为本发明的一方面，系统300B包括无线电集成电路(例如无线电接收器IC302B和无线电发送器IC304B)与基带数字信号处理(DSP)IC306B之间的数字接口301B。图4的系统300B中的数字接口30IB是一个或多个接收信道321和一个或多个发送信道320。每个信道是数字串行数字比特流。每个信道可以使用低电压摆幅差分信号来通信，在此情况中，各使用两个导线走线。一个或多个接收信道321包括用于含有虚项和实项的复数据的RXI信道和RXQ信道。在一个备选实施例中，可以将RXI信道和RXQ信道交织在一个RX信道中。一个或多个发送信道320包括用于含有虚项和实项的复数据的TXI信道和TXQ信道。在一个备选实施例中，可以将TXI信道和TXQ信道交织在一个TX信道中。现在参考图5,其中图示了本发明的另一个实施例。图5图示了无线电接收器集成电路(IC)302C、无线电发送器IC304C以及基带数字信号处理(DSP)IC306C,它们如图所示耦合在一起，以支持多种无线通信系统，有时称为多模式。图5的实施例支持四种系统(即四频带)，包括具有N-CDMA码分多址无线通信系统的PCS。图5的实施例还支持具有W-CDMA、AMPS蜂窝和GPS的IMT。如先前参考图3所述，可以通过减少支持的无线通信系统的数量和类型，以便可以代替所示的四频带无线通信系统支持单频带、双频带和三频带的组合，从而根据图5所示来实现备选实施例。即，图5的系统可以包括或可以不包括对于GPS和W-CDMA功能的支持。作为本发明的一方面，系统300C包括无线电集成电路(例如无线电接收器IC302C和无线电发送器IC304C)与基带数字信号处理(DSP)IC306C之间的数字接口301C。图5的系统300C中的数字接口301C是一个或多个接收信道321和一个或多个发送信道320。每个信道是数字串行比特流。每个信道可以使用低电压摆幅差分信号来通信，在此情况中，各使用两个导线走线。一个或多个接收信道321包括用于含有虛项和实项的复数据的RXI信道和RXQ信道。在一个备选实施例中，可以将RXI信道和RXQ信道交织在一个RX信道中。一个或多个发送信道320包括用于含有虚项和实项的复数据的RXI信道和RXQ信道。在一个备选实施例中，可以将TXI信道和TXQ信道交织在一个TX信道中。基带数字信号处理(DSP)IC306C提供对于图5所示的四种系统(即四频带)的支持，包括具有N-CDMA码分多址无线通信系统的PCS。DSPIC306C包括解调器，以选择性地从N-CDMA、W-CDMA、AMPS和GPS无线通信系统中解调信号。DSPIC306C还包括数据滤波器，以选择性地对信号滤波，以便通过N-CDMA、W-CDMA、AMPS和GPS无线通信系统传输。因为使用数字滤波技术在DSP306C中执行有源信道滤波，所以可以容易地修改滤波系数，以及针对通信期望通过的任何无线通信系统来选择频率。本发明提供的灵活性使之能够使用一个或两个无线电芯片和一个DSP芯片来通过软件选择访问多种通信标准，称为"软件无线电"。现在暂时参考图6A和图7-8,图示了集成的收发器无线电芯片与基带数字信号处理芯片耦合。集成的收发器无线电芯片将接收和发送功能集成到单个射频集成电路中。现在参考图6A，其中图示了本发明的另一个实施例。图6A图示了系统600A，它包括无线电收发器集成电路(IC)606A以及基带数字信号处理(DSP)IC306D，它们如图所示耦合在一起，以支持多种无线通信系统，有时称为多模式。图6A的系统600A可以支持多达五种无线通信系统(即五频带)，包括TD-SCDMA系统。系统600A还可用于支持多个频带的TD-SCDMA系统。此外，系统600A还可以用于支持GSM/GPRS/EDGE、AMPS、PCS以及DCS无线通信系统。在一个备选实施例中，3GPPTDD可以替代TD-SCDMA。还可以通过减少支持的无线通信系统的数量和类型，以便可以代替所示的五频带无线通信系统支持单频带、双频带、三频带和四频带的组合，从而根据图6A所示来实现备选实施例。作为本发明的一方面，系统600A包括无线电集成电路(例如无线电收发器IC606A)与基带数字信号处理(DSP)IC306D之间的数字接口601A。图6A的系统600A中的数字4妄口601A是一个或多个接收信道321和一个或多个发送信道320。每个信道是数字串行比特流。每个信道可以使用低电压摆幅差分信号来通信，在此情况中，各使用两个导线走线。一个或多个接收信道321包括用于含有虚项和实项的复数据的RXI信道和RXQ信道。在一个备选实施例中，可以将RXI信道和RXQ信道交织在一个RX信道中。一个或多个发送信道320包括用于含有虚项和实项的复数据的TXI信道和TXQ信道。在一个备选实施例中，可以将TXI信道和TXQ信道交织在一个TX信道中。现在参考图6B,其中图示了无线电收发器集成电路606A的放大框图。下文概述的无线电收发器集成电路606B和606C是无线电收发器集成电路606A的子集。即，无线电收发器集成电路606B和606C具有比无线电收发器集成电路606A少的电路部件。无线电收发器集成电路606A将先前所述的无线电接收器集成电路302A与无线电发送器集成电路304A集成到一个集成电路中。在此情况中，不使用通信的额外接收信道，因为GPS信号不直接由无线电通过无线通信链路4妄收。因为在无线电收发器集成电路606A中具有相同引用号的部件具有相似功能，并且先前描述了，所以为了简明起见，将不重复这些功能块的详细描述。射频收发器集成电路606A包括耦合在一起的一个或多个可编程增益低噪声放大器332、一对混频器336(也称为降频变换器)、一对低电压差分输出驱动器(未示出)、可编程锁相环(Frac-NPLL)337、本地振荡器338、一对E-A调制器(EAMod)340、频率控制时钟发生器342、自动频率控制数模变换器(AFCDAC)344、串行外围接口(SPI)346、一对低电压差分输入接收器(未示出)、数据恢复器350(也称为数据恢复电路或功能块)、一对低通模拟滤波器352、一对混频器356(也称为增频变换器)、一个或多个功率放大器360、斜坡数^t变换器(斜坡DAC)362以及只读存储器(ROM)682，如图6B所示和说明的。只读存储器(ROM)682用于具有低数据速率的恒定包络无线通信系统(没有幅度调制的频率调制)，具体来说是GMSK数据调制。ROM682是一个查找表，且作为波形发生器。数据位耦合到ROM682,以更改恒定包络信号的频率。ROM682耦合到基带DSP集成电路306D的GMSK数据调制器，以接收数据信号。ROM682的输出耦合到PLL337,以便控制本地振荡器338生成的载波频率的选择。另外，在基带DSPIC306A中具有相同引用号的部件具有相似功能，且先前描述了，所以为了简明将不重复这些功能块的详细描述。现在参考图6C,其中图示了基带DSP集成电路306D的框图。基带DSP集成电路306D与先前所述的基带DSP集成电路306A-306C相似。下文概述的基带DSP集成电路306E和306F是基带DSP集成电路306D的子集。即，基带DSP集成电路306E和306F具有比基带DSP集成电路306D的功能少的功能。但是，针对用于通过数字接口接收和/或发送数据的额外信道的硬件更改，可以逐个电路地就基带DSP集成电路对数字数振所执行的数字滤波、编码、解码、调制和解调进行软件编程。基带DSP集成电路306D包括耦合在一起的一对低电压差分输入接收器(未示出)、抽取器/滤波器370、数据解调器372、数据调制器/滤波器374、一对i:-A调制器(Mod)376、一对低电压差分输出驱动器(未示出)、串行外围接口(SPI)346以及GMSK数据调制器672,如图6C所示和i兌明的。GMSK数据调制器672没作为基带DSPIC306A的一部分在图3D中示出。基带DSP集成电路306D的GMSK数据调制器672生成数据信号。GMSK数据调制器672的输出耦合到ROM682的输入，以便控制无线电收发器IC606A内的本地振荡器338生成的载波频率的选择。现在参考图7，其中图示本发明的另一个实施例。图7图示了系统600B,它包括无线电收发器集成电路(IC)606B以及基带数字信号处理(DSP)IC306E,它们如图所示地耦合在一起，以支持多种无线通信系统，有时称为多模式。图7的系统600B可以支持四种无线通信系统(即四频带)，包括EDGE或GAIT系统。系统600B还可用于支持AMPS、PCS和DCS无线通信系统。可以通过减少支持的无线通信系统的数量和类型，以便可以代替所示的四频带无线通信系统支持单频带、双频带和三频带的组合，从而根据图7所示来实现备选实施例。作为本发明的一方面，系统600B包括无线电集成电路(例如无线电收发器IC606B)与基带数字信号处理(DSP)IC306E之间的数字接口601B。图7的系统600B中的数字接口601B是一个或多个接收信道321和一个或多个发送信道320。每个信道是数字串行比特流。每个信道可以使用低电压^J罢幅差分信号来通信，在此情况中，各使用两个导线走线。一个或多个接收信道321包括用于含有虚项和实项的复数据的RXI信道和RXQ信道。在一个备选实施例中，可以将RXI信道和RXQ信道交织在一个RX信道中。一个或多个发送信道320包括用于含有虚项和实项的复数据的TXI信道和TXQ信道。在一个备选实施例中，可以将TXI信道和TXQ信道交织在一个TX信道中。现在参考图8,其中图示了本发明的另一个实施例。图8图示了系统600C，它包括无线电收发器集成电路(IC)606C以及基带数字信号处理(DSP)IC306F,它们如困所示耦合在一起，以支持多种无线通信系统，有时称为多才莫式。图8的系统600C可以支持两种无线通信系统(即双频带)，包括TDMA(即PCS)和AMPS无线通信系统。还可以通过取消AMPS系统以便仅支持TDMA(即PCS)无线通信系统作为单频带系统，从而根据图8所示来实现备选实施例。作为本发明的一方面，系统600C包括无线电集成电路(例如无线电收发器IC606C)与基带凄丈字信号处理(DSP)IC306F之间的数字接口601C。图8的系统6O0C中的数字接口601C是一个或多个接收信道321和一个或多个发送信道320。每个信道是数字串行比特流。每个信道可以使用低电压摆幅差分信号来通信，在此情况中，各使用两个导线走线。一个或多个接收信道321包括用于含有虚项和实项的复数据的RXI信道和RXQ信道。在一个备选实施例中，可以将RXI信道和RXQ信道交织在一个RX信道中。一个或多个发送信道320包括用于含有虚项和实项的复数据的TXI信道和TXQ信道。在一个备选实施例中，可以将TXI信道和TXQ信道交织在一个TX信道中。现在参考图9A，其中在射频集成电路302A-302D、606A-606D(通称为射频集成电路302、606)与基带数字信号处理IC306A-306F(通称为基带数字信号处理IC306)之间更详细图示了数字接口301A-301D、601A-601D(通称为接口301、601)的4妾收信道321的框图。接收信道321的同相或实分量(I)接收信道和正交或虚分量(Q)接收信道是彼此的镜像，但承载不同的数据。在射频IC302、606中，I接收信道包括以串写关方式耦合在一起的混频器或降频变换器9021、可编程增益^:大器(PGA)9041、；^莫拟预滤器9061、E-A调制器9081以及低电压差分输出驱动器9101。低电压差分输出驱动器9101耦合到射频集成电路302、606和基带数字信号处理IC306之间的一对导线走线，以承载其间的差分信号。射频IC302、606中的Q接收信道包括以串联方式耦合在一起的混频器或降频变换器902Q、可编程增益放大器(PGA)904Q、模拟预滤器906Q、i:-A调制器908Q以及低电压差分输出驱动器910Q。低电压差分输出驱动器910Q耦合到射频集成电路302、606和基带数字信号处理IC306之间的一对导线走线，以承载其间的差分信号。射频IC302、606还包括与外部石英晶体926耦合的时钟合成器927以及与时钟合成器927耦合的本地振荡器928,以生成用于I2-A调制器9081、908Q的￡-△时钟929。在基带DSPIC306中，I接收信道包括以串联方式耦合在一起的低电压差分输入接收器9141、数据同步器9151、抽取器9161、均衡器9181以及匹配的滤波器9201。基带DSPIC306中的Q接收信道包括以串联方式耦合在一起的低电压差分输入接收器914Q、数据同步器915Q、抽取器916Q、均衡器918Q以及匹配的滤波器920Q。基带DSPIC306还包括用于根据参考时钟信号323生成本地时钟信号931的时钟再生器930、用于将本地时钟信号931的频率除以K以降为数字信道滤波器时钟934的频率的时钟分频器932以及耦合到匹配的滤波器9201、920Q的解调器922。解调器922从I和Q接收信道接收数据，以形成接收的数字数椐信号(DATARCV)923。在RFIC302、606中，混频器9021、902Q用于将接收的I和Q模拟数据信号从各自通信系统信道的载波频率降频变换成基带信号。即，混频器从I和Q模拟信号中剥离载波频率。换言之，混频器从接收的载波频率的模拟信号中提取基带频率的模拟数据信号。可编程增益放大器9041、904Q用于调整增益，并有效地压缩i:-A数据调制器9081、908Q之前的动态范围。在RFIC内采用有限的无源模拟滤波。在数字域由基带DSPIC中的数字滤波器整体实现信道滤波。该设计经优化，使得由基带DSPIC中的数字滤波器在数字域执行的滤波移除了非期望的信号，而且无需额外的工作。基带DSPIC中的数字滤波器还过滤掉由i:-A调制器9081、908Q执行的单比特调制所添加到信号中的固有量化噪声。模拟预滤器9061、906Q是保护i:-A数据调制器9081、908Q免于高干扰信号的无源模拟滤波器。无源模拟预滤器9061、906Q是感兴趣基带频率中的低通滤波器。这些无源模拟预滤器9061、906Q过滤掉由降频变换器9021、902Q生成的非期望频率的信号。i:-A调制器9801、908Q是过采样量化器，并实质上将^f莫拟信号变换成串行数字比特流。与基带信号比较，响应于E-A时钟929的频率，i:-A调制器9801、908Q以远大于Nyquest采样率的采样率对该模拟信号进行过采样。模拟信号被量化成两个电平，作为一对高电压差分逻辑电平(例如地和VCC或-VCC和+VCC)之间具有高电压摆幅的数字信号。随着时间的推移，因为i:-A调制器9801、908Q获取了模拟信号的更多采样，因此单端串行数字比特流形成为具有高电压摆幅。i:-厶时钟929的频率和i:-A调制器9801、908Q的采样率根据无线通信系统的类型以及它的频带而有所不同。下表说明了示范无线通信系统，诸如WCDMA、TD-SCDMA、GSM/EDGE、N-CDMA和GPS无线通信系统的I和Q分量的示范芯片速率、示范采样率以及示范数据速率<table>tableseeoriginaldocumentpage43</column></row><table>例如考虑系统的WCDMA模式支持WCDMA无线通信系统。由时钟高为153.6MHz的一个比特四阶E-A调制器(例如调制器9081、908Q)对接收信号过采样。调制器9081、908Q的数字比特流经接口301、601传送。通过接口301、601，该数据无需编码，因为该数据是单比特NRZ串4亍#1据流。E-A调制器9081、908Q的逻辑可以确保在单比特NRZ串行数据流中至少每32比特发生一次比特改变。因为数字接口301、601是数椐未分组化的串行比特流，所以在接口两端无需使用数据交换协议，以在每侧恢复数据。再者，当仅要发送或接收数据时，数字接口301、601可以是单向的。用于调制器/解调器的过采^f时钟可以分开地在RFIC302、606(例如￡时钟929)以及基带DSPIC306(例如本地时钟信号931)内生成。在此情况中，在RFIC302、606与基带DSPIC306之间不显性地交换这些比特率的时钟。而是，可以使用公共低参考频率在内部生成这些比特率的时钟，以便减少噪声。典型的参考频率是大约20MHz的晶体频率，而通过数字接口301、601的数据速率可以是200MHz以上。为了恢复数据，接口301、601的接收侧使用数据同步器9151、915Q，如延迟锁定环(DLL),以检索通过该接口传输的串行I和Q比特流的中间采样点。在典型实现中，通过射频集成电路与基带DSP集成电路之间的接口，分开传输I和Q比特流。但是，在本发明中，还可以将I和Q交织到同一对差分串行信号线if各上。就极性而言，I分量超前Q分量负的频率偏移。低电压差分输出驱动器9101、910Q从i:-A调制器9081、908Q接收在一对高电压差分逻辑电平(例如地和VCC)之间具有高电压摆幅的单端串行数字比特流(I和Q比特流)。响应于在该对高电压差分逻辑电平之间具有高电压摆幅的单端数字信号，低电压差分输出驱动器9101、910Q在一对{氐电压差分逻辑电平之间生成双端低电压摆幅差分信号。在一个实施例中，低电压差分输出驱动器9101、910Q可以生成逻辑电平，并且低电压差分输入接收器9141、914Q可以根据差分信号的修改的LVDS标准接收逻辑电平。在此情况中，通过接口303、601传递的这些修改的LVDS信号的电气特征是<table>tableseeoriginaldocumentpage44</column></row><table>在美国国家标准协会于2001年1月1日作为ANSITIA/EIA-644-A公布的规范题为"低电压差分信令(LVDS)接口电路的电气特征(ElectricalCharacteristicsofLowVoltageDifferentialSignaling(LVDS)InterfaceCircuits)，，中描述了LVDS标准。较之标准的LVDS(低电压差分信令)逻辑电平，数字接口301、601的数据速率较低，信号的路由距离较小，且没有所涉及的并行加载。数字接口301、601通过通常将发送器端的摆幅降低到140mV以及通过使用240欧姆差值的更高线路阻抗来节省供电电流。在基带DSPIC306中，低电压差分输入接收器9141、914Q接收由RFIC302、606的低电压差分输出驱动器9101、910Q生成的低电压摆幅差分信号。低电压差分输入接收器9141、914Q将低电压摆幅差分信号变换成在一对高电压差分逻辑电平(例如地和VDD)之间具有高电压摆幅的单端数字数据信号。数椐同步器9151、915Q是接口的接收侧上的延迟锁定环(DLL)，以将本地时钟信号931的相位与单端数字数据信号中的过渡相位对齐，以恰当地对该单端数字数据信号采样。抽取器9161、916Q是对单端数字数据信号采样以按K降低数字数据信号采样率来与数字信道滤波器时钟934的频率匹配的抽取器。抽取器9161、916Q还对串行比特流滤波，并将其变换成并行字。该变换率是采样降低系数K的函数。此外，因为采样率降低了，所以并行字中的比特数增大了。由抽取器9161、916Q提供的串行比特流至并行字的变换实质上是输入串行比特流的数字平均过程，而不是普通的串行至并行变换。故意使接收滤波器9061和906Q失真，以便提高动态范围和整个系统的大信号处理特征。为了优化整个系统设计，过去将具有低频极点的无源模拟滤波器(例如模拟预滤器9061、906Q)设在每个无线通信系统的信道带宽(BW)的大约一半处。为了补偿每个无线通信系统的信道带宽的一半处的低频极点，DSPIC中的数字滤波器在其抽取和信道滤波的函数之上，对嵌入的模拟极点执行均衡。均衡器9181、918Q是编程到基带DSPIC中的可编程数字非线性相位滤波器，以均衡由模拟预滤器和无线通信系统生成的这种数据失真，并移除码间干扰。匹配的滤波器9201、920Q是编程到基带DSPIC中的可编程数字滤波器，它近似针对正在传输数据所通过的每个无线通信系统特定的匹配的滤波器。该匹配的滤波器在理论上提供在现有阶段系统中不提供的所有信道选择性，以检测正在通过接口301、601和无线通信系统接收的数字数据。在将模拟预滤器9061、906Q;均衡器9181、918Q;以及有限阶匹配的滤波器9201、920Q组合在一起时，适当地选择匹配的滤波器9201、920Q的阶次，以满足系统规范。数字接口301、601的单比特流使系统能够容忍比特流中的小残余比特误差，而不会丟失数据。在一个实施例中，内部时钟发生器用在射频集成电路中，以生成时钟信号323,来同步射频集成电路和数字信号处理集成电路。在另一个实施例中，内部时钟发生器可以在数字信号处理集成电路内，以生成之后耦合到射频集成电路的时钟信号323。在再一个实施例中，时钟信号323可以在外部从射频集成电路和数字信号处理集成电路生成。现在参考图9B,其中图示了时钟生成和射频集成电路(IC)与基带数字信号处理(DSP)IC之间同步的一个备选实施例的框图。参考时钟信号323，在外部由时钟发生器950从射频集成电路302、606和数字信号处理集成电路306生成。石英晶体926可以耦合到时钟发生器950，以生成准确的参考时钟信号323'。参考时钟信号323，耦合到射频集成电路302、606和数字信号处理集成电路306中，以同步彼此间串行数字数据流的电路。基带DSPIC306包括时钟再生器930,以根据参考时钟信号323，生成本地时钟信号931。在此情况中，射频IC302、606可以包括时钟再生器953，以根据参考时钟信号323，生成本地时钟信号955。本地时钟信号955耦合到合成器927和射频集成电路302、606的其他电路中。基带DSPIC306内的本地时钟信号931耦合到数据同步器915Q、抽取器916Q、时钟分频器932以及其中的其他电路中。图9B中所示的时钟生成和同步的该备选方法可以应用于前述的本发明实施例，如参考图3A-8所述的那些。现在参考图10,其中图示了说明数字接口的仿真图。图10的图表说明了较之153.6兆赫(MHz)时钟由数字接口的数字串行比特流提供的千扰级别或噪声密度。数据频谱由波形1000图示，且具有周期性峰值。波形1000中的周期性峰值是最坏的情况。时钟频镨由波形1002图示，且具有周期性峰值。数据频谱密度远小于时钟噪声密度。因此，射频IC与基带DSPIC之间的本发明的数字接口具有低的杂散发射，且将非常少的噪声引入系统。重叠在频谱密度上的框1004表示不同国家中所用的无线通信系统的蜂窝电话频带。已经仿真了来自高速数字接口301、601的干扰频谱和电平，并显示为与无线通信系统的无线电规范兼容。本发明简化了最终用户软件开发，因为一个无线电平台可用于多个产品。本发明还允许对模拟缺陷进行数字匹配，如发送器的预失真、接收器中的非线性，故意使信号失真，以更好地处理千扰。本发明能够实现低功耗，因为可以在最优化的工艺技术上实现数字滤波器以及模拟电路。本发明是相对于移动单元如蜂窝电话来描迷的。但是，本发明同样适用于固定单元，如蜂窝电话通信系统的基站。再者，数字接口301、601可以应用于无线电中的其他电路，包括基带音频编解码电路，以及其他模拟功能，以便降低成本和降低功耗。再者，本发明是使用E-A调制器来描述和图示的。也可使用接收模拟输入信号和具有单比特输出以提供串行数字数据流的其他调制器。例如，在另一个实施例中，E-厶调制器可以是A调制器。在再一个实施例中，i:-A调制器可以是具有单个数字比特输出以提供串行数字比特流的调制模数变换器。此外，虽然已经在附图中描述和示出了某些示范实施例，但是要理解，此类实施例仅仅是对范围广泛的本发明的说明，而非限制，并且本发明不应局限于示出和描述的具体结构和配置，因为本领域技术人员可以想到各种其他修改。例如，可以硬件、固件、软件或它们的组合形式来实施本发明或它的一些特征，其中软件i殳在处理器可读存储介质中，如磁、光或半导体存储器。虽然本发明是在特定实施例中描述的，但是本发明不应解释为由此类实施例限定。相反，本发明应根据所附权利要求书来解释。权利要求1.一种射频集成电路，包括至少一个增益放大器，与天线耦合以接收第一可选择载波频率的第一无线射频信号；至少一个降频变换器，与所述至少一个增益放大器耦合，所述至少一个降频变换器从第一无线射频信号中提取第一模拟信号；至少一个单比特∑-Δ调制器，与所述至少一个降频变换器耦合，所述至少一个单比特∑-Δ调制器将第一模拟信号变换成第一串行数字比特流；以及至少一个输出驱动器，与所述至少一个单比特∑-Δ调制器耦合，所述至少一个输出驱动器在第一串行数字比特流耦合到另一个集成电路时，提供第一串行数字比特流的低电压输出摆幅，以减少噪声生成。2.如权利要求1所述的射频集成电路，还包括第二增益放大器，与所述天线耦合，以同时接收第三可选择载波频率的第三无线射频信号；第二降频变换器，与第二增益放大器耦合，第二降频变换器从第三无线射频信号中提取第三模拟信号；第二单比特i:-A调制器，与第二降频变换器耦合，第二单比特Z-△调制器将第三模拟信号变换成第三串行数字比特流；以及第二输出驱动器，与第二单比特5:-A调制器耦合，第二输出驱动器在第三串行数字比特流耦合到另一个集成电路时，提供第三串行数字比特流的低电压输出摆幅，以减少噪声生成。3.如权利要求1所述的射频集成电路，其中所述至少一个增益放大器是可变增益放大器或开关增益放大器。4.如权利要求2所述的射频集成电路，其中所述至少一个增益放大器和第二增益放大器是可变增益放大器或开关增益放大器。5.如权利要求1所述的射频集成电路，其中所述射频集成电路是射频接收器集成电路。6.如权利要求1所述的射频集成电路，其中所述射频集成电路是收发器，并且还包括输入接收器，用于接收要发送的第二串行数字比特流；数据恢复器，与所述输入接收器耦合，所述数据恢复器从第二串行数字比特流中恢复数字数据位；低通滤波器，与所述数据恢复器耦合，所述低通滤波器将所述数字数据位变换成第二模拟信号；混频器，与所述低通滤波器耦合，所述混频器将第二模拟信号从基带频率增频变换到第二可选择载波频率，作为第二无线射频信号；以及放大器，与所述混频器耦合，所述放大器放大第二无线射频信号，以通过所述天线广播。7.如权利要求6所述的射频集成电路，其中第一选择的载波频率和第二选择的载波频率选自第一选择的无线通信系统的载波频率的集合。8.如权利要求7所述的射频集成电路，其中所述选择的无线通信系统选自如下集合通用移动通信系统(UMTS)、全球多路通信系统(GSM)、GSM移动应用部分(GSM-MAP)、通用分组无线电协议系统或通用分组无线电业务(GPRS)、增强数据GSM环境(EDGE)、(GAIT)、正交频分复用(OFDM)、编码正交频分复用(COFDM)、块编码、巻积编码、Turbo编码、格栅编码、高斯最小移频键控(GMSK)、正交相移键控(QPSK)、正交幅度调制(QAM)、频率调制(FM)、频分多址(FDMA)、时分多址(TDMA)、码分多址(CDMA)、窄带CDMA(N-CDMA)、宽带CDMA(W-CDMA)、CDMA2000、CDMA2000-1XEV、CDMA2000-EVDO、CDMA2000-EDV、时分同步码分多址(TD-SCDMA)、第三代合作伙伴项目(3GPPTDD)、国际移动通信(IMT)、IMT2000MC、IMT2000DS、IMT2000SC、IMT2000TC、个人通信系统(PCS)、数字通信系统(DCS)、个人数字蜂窝电话(PDC)、数字增强无绳通信(DECT)、先进移动电话系统(AMPS)、无线局域网(LAN)(IEEE802.11a、正EE802.11b、IEEE802.11g)以及全球定位系统(GPS)。9.如权利要求7所述的射频集成电路，其中第一选择的载波频率选自如下项载波频率的集合通用移动通信系统(UMTS)、全球多路通信系统(GSM)、GSM移动应用部分(GSM-MAP)、通用分组无线电协议系统或通用分组无线电业务(GPRS)、增强数据GSM环境(EDGE)、(GAIT)、正交频分复用(OFDM)、编码正交频分复用(COFDM)、高斯最小移频键控(GMSK)、正交相移键控(QPSK)、正交幅度调制(QAM)、频率调制(FM)、频分多址(FDMA)、时分多址(TDMA)、码分多址(CDMA)、窄带CDMA(N-CDMA)、宽带CDMA(W-CDMA)、CDMA2000、CDMA2000-1XEV、CDMA2000-EVDO、CDMA2000画EDV、时分同步码分多址(TD-SCDMA)、第三代合作伙伴项目(3GPPTDD)、国际移动通信(IMT)、IMT2000MC、IMT2000DS、IMT2000SC、IMT2000TC、个人通信系统(PCS)、数字通信系统(DCS)、个人数字蜂窝电话(PDC)、数字增强无绳通信(DECT)、先进移动电话系统(AMPS)、无线局域网(LAN)(正EE802.11a、IEEE802.11b、IEEE802.11g)以及全球定位系统(GPS),以及第二选择的载波频率选自如下项载波频率的集合通用移动通信系统(UMTS)、全球多路通信系统(GSM)、GSM移动应用部分(GSM-MAP)、通用分组无线电协议系统或通用分组无线电业务(GPRS)、增强数据GSM环境(EDGE)、(GAIT)、正交频分复用(OFDM)、编码正交频分复用(COFDM)、高斯最小移频键控(GMSK)、正交相移键控(QPSK)、正交幅度调制(QAM)、频率调制(FM)、频分多址(FDMA)、时分多址(TDMA)、码分多址(CDMA)、窄带CDMA(N-CDMA)、宽带CDMA(W-CDMA)、CDMA2000、CDMA2000-1XEV、CDMA2000-EVDO、CDMA2000-EDV、时分同步码分多址(TD-SCDMA)、第三代合作伙伴项目(3GPPTDD)、国际移动通信(IMT)、IMT2000MC、IMT2000DS、IMT2000SC、IMT2000TC、个人通信系统(PCS)、数字通信系统(DCS)、个人数字蜂窝电话(PDC)、数字增强无绳通信(DECT)、先进移动电话系统(AMPS)以及无线局域网(LAN)(IEEE802.11a、IEEE802.11b、正EE802.11g)。10.—种射频集成电路，包括输入接收器，用于接收具有缩小输出电压摆幅的串行数字传输比特流，所述输入接收器在所述射频集成电路中增大所述串行数字传输比特流的输出电压摆幅；数据恢复器，与所述输入接收器耦合，所述数据恢复器从所述串行数字传输比特流中恢复数字数据位；低通滤波器，与所述数据恢复器耦合，所述低通滤波器将所述数字数据位变换成^t拟传输信号；混频器，与所述低通滤波器耦合，所述混频器将所述模拟传输信号从基带频率增频变换到可选择载波频率，作为发送射频信号；及放大器，与所述混频器耦合，所述放大器放大所述发送射频信号，以通过天线广播。11.如权利要求IO所述的射频集成电路，其中所述射频集成电路是发送器。12.—种射频集成电路，包括增益放大器，具有与天线耦合的输入，所述增益放大器具有模拟输出；降频变换器，具有与所述增益放大器的所述模拟输出耦合的模拟输入，所述降频变换器具有模拟输出；单比特￡-△调制器，具有与所述降频变换器的所述模拟输出耦合的模拟输入，所述单比特i:-八调制器具有串行数字输出；以及输出驱动器，具有与所述单比特i:-A调制器的所述串行数字输出耦合的输入，所述输出驱动器具有差分输出。13.如权利要求12所述的射频集成电路，其中所述射频集成电路是射频接收器集成电路。14.如权利要求12所述的射频集成电路，其中所述射频集成电路是收发器，并且还包括输入接收器，具有差分输入，所述输入接收器具有串行数字输出；数字恢复器，具有与所述输入4妄收器的所述串行数字输出耦合的输入，所述数据恢复器具有串行数字输出；低通滤波器，具有与所述数据恢复器的所述串行数字输出耦合的输入，所述低通滤波器具有模拟输出；混频器，具有与所述低通滤波器的所述模拟输出耦合的输入，所述混频器具有^=莫拟输出；以及放大器，具有与所述混频器的模拟输出耦合的输入，所述放大器具有耦合到所述天线的输出。15.—种射频集成电路，包括多个增益^:大器，与天线耦合，用于同时接收可选择载波频率的无线射频信号；多个降频变换器，与所述多个增益放大器耦合，所述多个降频变换器同时从所述无线射频信号中提取模拟信号；以及多个i:-A调制器，与所述多个降频变换器耦合，所述多个单比特￡-△调制器同时将所述^t拟信号变换成串行数字比特流；以及多个输出驱动器，与所述多个单比特i:-A调制器耦合，所述多个输出驱动器将所述串行数字比特流耦合到另一个集成电路。16.如权利要求15所述的射频集成电路，其中所述多个输出驱动器还在所述串行数字比特流耦合到所述另一个集成电路时，缩小所述串行数字比特流的输出电压摆幅，以进一步减少噪声生成。17.如权利要求15所述的射频集成电路，其中所述多个增益放大器是可变增益放大器或开关增益放大器。18.如权利要求15所述的射频集成电路，其中所述射频集成电路是收发器，并且还包括输入接收器，用于从所述另一个集成电路接收串行数字传输比特流；数据恢复器，与所述输入接收器耦合，所述数据恢复器从所述串行数字传输比特流中恢复数字数据位；低通滤波器，与所述^:据恢复器耦合，所述低通滤波器将所述数字数据位变换成模拟传输信号；混频器，与所述低通滤波器耦合，所述混频器将所述模拟传输信号从基带频率增频变换到笫二可选择载波频率，作为发送射频信号；以及放大器，与所述混频器耦合，所述放大器放大所述发送射频信号，以通过所述天线广播。19.如权利要求18所述的射频集成电路，其中所述串行数字传输比特流具有缩小的输出电压摆幅，以进一步减少噪声，以及所述输入接收器在所述射频集成电路中增大所述串行数字传输比特流的输出电压摆幅。20.—种用于无线无线电的方法，所述方法包括接收第一无线无线电信号；从第一无线无线电信号中提取笫一模拟信号；将第一模拟信号变换成第一串行数字数据信号；在第一串行数字数据信号中提供低电压输出摆幅；以及将具有所述低电压输出摆幅的第一串行数字数据信号从射频(RF)集成电路传输到数字信号处理(DSP)集成电路。21.如权利要求20所述的方法，还包括接收第二无线无线电信号；从第二无线无线电信号中提取第二^^莫拟信号；将第二模拟信号变换成第二串行数字数据信号；在第二串行数字数据信号中提供低电压输出摆幅；以及将具有缩小的输出电压摆幅的第二串行数字数据信号从所述射频集成电路传输到所述数字信号处理(DSP)集成电路。22.如权利要求21所述的方法，其中第一无线无线电信号与第二无线无线电信号同时^皮接收。23.如权利要求21所述的方法，其中第一模拟信号和第二模拟信号同时被提取。24.如权利要求21所述的方法，其中第一无线无线电信号是在"t秦收第二无线无线电信号期间接收的。25.如权利要求21所述的方法，其中第一模拟信号是在提取第二模拟信号期间提取的。26.如权利要求21所述的方法，还包括接收第三无线无线电信号；从第三无线无线电信号中提取第三模拟信号；将第三模拟信号变换成第三串行数字数据信号；在第三串行数字数据信号中提供低电压输出摆幅；以及将具有低输出电压摆幅的第三串行数字数据信号从无线电集成电路传输到数字信号处理(DSP)集成电路。27.如权利要求26所述的方法，其中第一无线无线电信号、第二无线无线电信号以及第三无线无线电信号同时被接收。28.如权利要求27所述的方法，其中第一模拟信号、第二模拟信号以及第三模拟信号同时被提取。29.如权利要求20所述的方法，还包括接收具有缩小的输出电压摆幅的第一串行数字数据信号；增大第一串行数字数据信号中的输出电压摆幅；降低第一串行数字数据信号的采样频率；以及将第一串行数字数椐信号变换成并行数字数据信号，以由所述DSP集成电路进行处理。30.如权利要求20所述的方法，其中将笫一模拟信号变换成第一串行数字数据信号是将第一模拟信号E-△调制成第一串行数字数据信号。31.如权利要求29所述的方法，还包括通过对预定无线通信系统的数字解调而从所述并行数字数据信号中恢复数据字。32.如权利要求20所述的方法，其中传输第一串行数字数据信号是通过单线。33.如权利要求20所述的方法，其中第一串行数字数据信号是差分数据信号，以及传输第一串行数字数据信号是通过一对导线。34.如权利要求20所述的方法，其中第一串行数字数据信号是复差分数据信号，并且传输第一串行数字数据信号是通过两对导线，第一串行数字数据信号的第一差分数据信号通过第一对导线传输，以及第一串行数字数据信号的第二差分数据信号通过第二对导线传输。35.如权利要求34所述的方法，其中第一差分数据信号是复数据信号的实分量，以及第二差分数据信号是所述复数据信号的虚分量。36.如权利要求34所述的方法，其中第一差分数据信号是同相信号，以及第二差分数据信号是相对于所述同相信号的正交信号。37.如权利要求20所述的方法，其中第一串行数字数据信号是多相位差分数椐信号，并且传输第一串行数字数据信号是通过两对导线，第一串行数字数据信号的幅度数据信号通过第一对导线传输，以及第一串行数字数据信号的相位数据信号通过第二对导线传输。38.如权利要求20所述的方法，还包括接收来自所述DSP集成电路的第四串行数字数据信号，以通过无线通信系统传输；将来自所述DSP集成电路的第四串行数字数据信号变换成第四模拟信号；将第四^:莫拟信号增频变换到可选择的载波频率；以及通过所述天线传输第四模拟信号，作为第四无线射频信号。39.如权利要求38所述的方法，其中来自所述DSP集成电路的第四串行数字数据信号是低电压输出摆幅信号，并且所述方法还包括增大来自所述DSP集成电路的第四串行数字数据信号中的所述低电压输出摆幅。40.—种系统，包括射频集成电路，包括单比特调制器，用于将模拟信号变换成串行数字比特流，及输出驱动器，与所述单比特E-A调制器耦合，所述输出驱动器从所迷射频集成电路驱动出所述串行数字比特流；以及数字信号处理集成电路，包括输入接收器，与所述射频集成电路的所述输出驱动器耦合，所述输入接收器用于接收所述串行数字比特流，以及抽取器，与所述输入4秦收器耦合，所述抽取器接收所述串行数字比特流，降低所述串行数字比特流的采样率，并将所述串行数字比特流变换成并行数字数据采样。41.如权利要求40所述的系统，其中所述数字信号处理集成电路还包括解调器，用于以数字方式将所述并行数字数据采样解调成数据字，以进一步由所述数字信号处理集成电路进行信号处理。42.如权利要求40所述的系统，其中所述单比特调制器是单比特￡-△调制器。43.如权利要求40所述的系统，其中所述单比特调制器是单比特△调制器。44.如权利要求40所述的系统，其中所述单比特调制器是耦合在一起的单比特模数变换器和调制器。45.如权利要求40所述的系统，其中所述输出驱动器具有低电压输出摆幅，所述输出驱动器从所述射频集成电路驱动具有所述低电压输出摆幅的所述串行数字比特流。46.如权利要求45所述的系统，其中所述输入接收器接收具有所述低电压输出摆幅的所述串行数字比特流。47.如权利要求46所述的系统，其中所述输入接收器还在所述数字信号处理集成电路内增大所述串行数字比特流的所述低电压输出摆幅。48.如权利要求45所述的系统，其中高逻辑电平与低逻辑电平之间的所述低电压输出摆幅小于三伏互补金属氧化物半导体(CMOS)工艺技术的高逻辑电平与低逻辑电平之间的输出摆幅。49.如权利要求45所述的系统，其中高逻辑电平与低逻辑电平之间的所述低电压输出摆幅小于1.8伏的高逻辑电平与0.2伏的低逻辑电平之间的输出摆幅。50.如权利要求47所述的系统，其中所述输出驱动器将所述串行数字比特流的第一输出电压摆幅的第一电压电平转换成具有小于第一输出电压摆幅的第二输出电压摆幅的第二电压电平，以及所述输入接收器将第二输出电压摆幅的第二电压电平转换成具有大于第二输出电压摆幅的笫三输出电压摆幅的第三电压电平。51.如权利要求50所述的系统，其中第三电压电平基本上与第一电压电平相同。52.如权利要求40所述的系统，其中所述输出驱动器是双端的，并生成表示所述串行数字比特流的差分信号，以及所述输入接收器具有差分输入，以接收表示所述串行数字比特流的所述差分信号。53.如权利要求52所述的系统，其中所述输出驱动器是低电压差分信令发送器，以生成具有低电压差分摆幅的低电压差分输出信号，以及所述输入接收器是低电压差分信令接收器，以生成具有所述低电压差分摆幅的所述低电压差分输出信号。54.如权利要求53所述的系统，其中所述低电压差分摆幅为至少100毫伏。55.如权利要求40所述的系统，其中所述串行数字比特流是矩形波形。56.如权利要求40所述的系统，其中所述射频集成电路是接收器。57.如权利要求40所述的系统，其中所述射频集成电路是收发器。58.如权利要求40所述的系统，其中△-E时钟耦合到所述单比特￡-△调制器，所述A-￡时钟的频率提供所述串行数字比特流中的数据速率。59.如权利要求58所述的系统，其中所述△-￡时钟的频率是可编程的，以为各种无线通信系统提供所述串行数字比特流中的各种数据速率。60.如权利要求40所述的系统，其中低频参考时钟耦合在所述射频集成电路与所述数字信号处理集成电路之间，以同步每个的时钟信号。61.如权利要求60所述的系统，其中所述低频参考时钟将所述射频集成电路的E-A时钟与所述数字信号处理集成电路的本地时钟同步。62.—种系统，包括射频集成电路，包括单比特i:-A调制器，具有;f莫拟输入和串行数字输出，以及输出驱动器，具有与所述单比特i:-A调制器的所述串行数字输出耦合的输入，所述输出驱动器具有差分输出；以及数字信号处理集成电路，包括输入接收器，与所述射频集成电路的所述输出驱动器耦合，所述输入接收器具有耦合到所述输出驱动器的所述差分输出的差分输入，所述输入接收器具有串行数字输出。63.如权利要求62所述的系统，其中所述输出驱动器从所述射频集成电路驱动出具有低电压差分输出摆幅的串行数字比特流，以降低噪声。64.如权利要求63所述的系统，其中所述输入接收器接收具有所述低电压差分输出摆幅的所述串行数字比特流。65.如权利要求62所述的系统，其中所述数字信号处理集成电路还包括抽取器，与所述输入接收器的所述串行数字输出耦合，所述抽取器具有并行数字输出，以及解调器，与所述抽取器的所述并行数字输出耦合。66.—种系统，包括射频集成电路，包括调制模数变换器，具有单比特输出，所述调制模数变换器将模拟输入信号变换成串行数字比特输出流，以及输出驱动器，与所述单比特模数变换器耦合，所述输出驱动器从所述射频集成电路驱动出所述串行数字比特流；以及处理器，与所述射频集成电路耦合。67.如权利要求66所述的系统，其中所述处理器包括输入接收器，与所述射频集成电路的所述输出驱动器耦合，所述输入接收器接收所述串行数字比特流。68.如权利要求67所述的系统，其中所述处理器是数字信号处理器，并且还包括抽取器，与所述输入4奏收器耦合，所述抽取器接收所述串行数字比特流，降低所述串行数字比特流的采样率，并将所述串行数字比特流变换成并行数字数据采样，以及解调器，以数字方式将所述并行数字数据采样解调成数据字，以进一步由所述数字信号处理集成电路进行信号处理。69.如权利要求67所述的系统，其中所述处理器包括可编程指令，以提供抽取器，与所述输入4妄收器耦合，所述抽取器接收所述串行数字比特流，降低所述串行数字比特流的采样率，并将所述串行数字比特流变换成并行数字数据采样；以及解调器，与所迷抽取器耦合，所述解调器以数字方式将所述并行数字数据采样解调成数据字，以进一步由所述数字信号处理集成电路进行信号处理。70.—种系统，包括射频集成电路，包括调制才莫数变换器，具有才莫拟输入和串行数字输出，以及输出驱动器，具有与所述调制模数变换器的所述串行数字输出耦合的输入，所述输出驱动器具有数字输出；以及处理器，与所迷射频集成电路耦合。71.如权利要求70所述的系统，其中所述处理器包括输入接收器，耦合到所述射频集成电路的所述输出驱动器的所述数字输出，所述输入接收器具有耦合到所述输出驱动器的所述数字输出的数字输入，所述输入接收器具有串行数字输出。72.如权利要求71所述的系统，其中所述处理器是数字信号处理器，并且还包括抽取器，与所述输入"l妄收器的所述串行数字输出耦合，所述抽取器具有数字输出，以及解调器，与所述抽取器的所述数字输出耦合。73.如权利要求71所述的系统，其中所述处理器包括可编程指令，以提供抽取器，与所述输入^妻收器的所述串行数字输出耦合，所述抽取器具有数字输出，以及解调器，与所述抽取器的所述数字输出耦合。74.—种在射频集成电路与数字信号处理(DSP)集成电路之间的数据信号流，所述数据信号流包括第一串行数字数据信号，从所述射频集成电路流到所述DSP集成电路，第一串行数字数据信号表示来自第一无线通信系统的第一接收的数据信号；以及第二串行数字数据信号，从所述射频集成电路流到所述DSP集成电路，第二串行数字数据信号表示来自第二无线通信系统的第二接收的数据信号。75.如权利要求74所述的数据信号流，其中第一串行数字数据信号是通过两对导线流的复差分数据信号，第一串行数字数据信号的同相差分数据信号通过第一对导线流，以及第一串行数字数据信号的相对于所述同相差分数据信号的正交差分数据信号通过第二对导线流。76.如权利要求74所述的数据信号流，其中第一串行数字数据信号是通过两对导线流的多相位差分数据信号，第一串行数字数据信号的幅度数据信号通过第一对导线流，以及第一串行数字数据信号的相位数据信号通过第二对导线流。77.如权利要求74所述的数据信号流，还包括第三串行数字数据信号，从所述DSP集成电路流到所述射频集成电路，第三串行数字数据信号表示通过第一无线通信系统传递的第一发送数据信号。78.如权利要求77所述的数据信号流，其中第三串行数字数据信号是通过两对导线流的复差分数据信号，第三串行数字数据信号的同相差分数据信号通过第一对导线流，以及笫三串行数字数据信号的相对于所述同相差分数据信号的正交差分数据信号通过第二对导线流。79.如权利要求77所述的数据信号流，其中第三串行数字数据信号是通过两对导线流的多相位差分数据信第三串4亍数字数据信号的幅度数据信号通过第一对导线流，以及第三串行数字数据信号的相位数据信号通过第二对导线流。80.如权利要求74所述的数据信号流，其中第一串行数字数据信号是通过至少一对导线流的低电压差分数据信号。81.如权利要求77所述的数据信号流，其中第三串行数字数据信号是通过至少一对导线流的低电压差分数据信号。82.如权利要求74所述的数据信号流，其中第一串行数字数据信号的数据速率是可变的，以适合于选择的无线通信系统。83.如权利要求77所述的数据信号流，其中第一串行数字数据信号的数据速率、第二串行数字数据信号的数据速率以及第三串行数字数据信号的数据速率是可变的，以适合于选择的无线通信系统。84.如权利要求74所述的数据信号流，其中第一串行数字数据信号和第二串行数字数据信号同时从所述射频集成电路流到所述DSP集成电路，以同时通过两个无线通信信道接收数据。85.如权利要求77所述的数据信号流，其中第一串行数字数据信号、第二串行数字数据信号和第三串行数字数据信号同时在所述射频集成电路与所述DSP集成电路之间流，以同时通过两个无线通信信道接收数据，以及同时通过一个无线通信信道发送数据。全文摘要一种无线电系统包括射频(RF)集成电路(IC)以及基带数字信号处理(DSP)IC。串行数字接口将数据耦合在RFIC和DSPIC之间，以提供高数据速率和低噪声。在一个实施例中，RFIC具有单比特∑-Δ调制器，用于将模拟信号变换成串行数字比特流；以及差分输出驱动器，用于将串行数字比特流作为差分数据信号驱动。在一个实施例中，DSPIC具有差分输入接收器，用于接收差分数据信号，并在其中生成串行数字比特流；抽取器，用于降低该串行数字比特流的采样率并将其变换成并行数字数据采样；以及解调器，用于以数字方式将该并行数字数据采样解调成数据字，以进行数字信号处理。文档编号H04B1/40GK101228702SQ200480041127公开日2008年7月23日申请日期2004年11月12日优先权日2003年12月2日发明者G·奥尔森,H·德罗普曼,J·金,P·皮里亚波克索姆布特,S·F·德罗吉,V·维纳亚克申请人:马克西姆综合产品公司