专利名称：B码的解调方法及解调装置的制作方法
技术领域：
本发明涉及同步时钟信号的解调方法和解调装置，尤其涉及一种IRIG-B码(Inter Range Instrumentation Group-B，简称B码)的解调方法。
背景技术：
世界上大多数国家采用的标准时间标度是基于地球自转的天文时和基于原子振荡的原子时获得的协调世界时UTC。UTC时间可以通过很多途径散播，比如无线与卫星导航系统，电话调制解调器和便携计时器。卫星导航系统的时间基准是由各自国家的地面时间基准源授时的，因此，采用GPS/GLONAS的接收机就可以方便地获得UTC时间。新型的GPS/GLONASS接收机能够直接输出1PPS、RS-232、IRIG-B的格式信号，为目前广泛应用时间信息奠定基础。
IRIG(Inter Range Instrumentation Group)是美国RCC(Range CommandersCouncil)所属的负责制订靶场标准等工作的机构。IRIG-B时间码(简称B码)就是由IRIG所属的TCG(Telecommunication Group)制订的一种串行时间码。B码主要参数为(1)结构B码中每个脉冲对应一个码元，每个码元的准时参考点是该脉冲的上升沿。码元重复出现的速率称为码元速率，B码的码元速率为100pps。
B码中码元的不同宽度代表不同的信息，即B码的信息采用脉宽调制的方法来表示，B码的码元宽度有三种，脉宽为2ms的码元信息为“0”，脉宽为5ms的码元信息为“1”，脉宽为8ms的码元信息为位置识别标志“P”，如图1所示。
(2)时间信息B码的时间信采用二进制数表示十进制的编码，即十进制时间信息的每一位十进制数使用二进制数编码，表示时次序由低到高。它所表达的时间为秒第1～4，6～8码元。使用4个码元表示秒的个位，使用3个码元表示秒的十位，共使用7个码元；分第10～13，15～17码元。使用4个码元表示分的个位，使用3个码元表示分的十位，共使用7个码元；时第20～23，25、26码元。使用4个码元表示小时的个位，使用2个码元表示小时的十位，共使用6个码元；天第30～33，35～38，40，41码元。将每年的1月1日定为第1天，全年共365天(闰年为366天)。各使用4各码元来表示天数的个位和十位，使用2个码元来表示天数的百位，共使用10个码元。
Time of day第80～88、90～97码元。共使用17个码元。
请参阅图2，其为一时帧的B码示意图。位置识别标志分别称为P1、P2、P3、P4、P5、P6、P7、P8、P9、P0、PR。位置识别标志的速率为10pps，其时刻校准时超前10ms。参考标志是由位置识别标志P0和相邻的PR组成的，参考码元PR的上升沿就是该帧的准秒时刻，因此参考码元PR是B码中最重要的码元。从PR开始到位置识别标志P0(即下一个参考标志前的码元)共100个码元组成一个时帧。B码的时帧速率为每秒1帧。B码每个码元都对应一个索引计数数字，从PR为0开始到P0为99，共计100个，索引数字仅为便于表述B码的每一个码元。
利用IRIG-B的规定，可以清楚获得图2的时间365天(平年12月31日)23时59分59.95秒TOD 86399秒。根据(2)时间信息的相应规定，即可知秒、分、时、天的时间，现在主要是说明0.95的算法和TOD的算法。
0.95的算法IRIG-B标准中规定，标志PR的上升沿对应的秒时刻为0.00秒，每一个脉冲的宽度为10ms，即0.01s，所以在图2中字母“TOD”上方的箭头所指的脉冲的上升沿位置对应的时刻为0.95s。
86399得到的算法从标志位P8到P0之间的脉冲如图2中所示，分表表示2的各次幂，根据图中所示的脉冲可知，当前的TOD时刻为“11111110100010101”(低位在前，表示为二进制数就是“10101000101111111”)对应的十进制数为86399。
从上述的例子可知，以码元直接作为脉冲信号的是B码的直流(DC)码(简称B(DC)码)，它可以实现较高精度(微秒量级)的时间同步，但由于脉冲信号的频谱非常丰富，窄带信道无法传输，而只适用于用电缆近距离传输；对远距离传输通常需要二个过程调制过程在基准源端，需要对直流码B(DC)码调制成交流(AC)码(简称B(AC)码)；解调过程在接收端，需要将B(AC)码解调成B(DC)码。
B(DC)码经过调制得到B(AC)码，其最大的优点是带宽大大压缩。经分析B(AC)码的频带为100Hz～3kHz，其能量主要集中在1kHz附近。这就使得大部分传送话音的信道都可以用来传送B(AC)码，从而使时间信号可以传送到几十公里以外的用户处。
(一)首先简单介绍调制过程。
B(DC)码对1kHz正弦信号进行幅度调制，但是由于B(DC)码传送的是精密时间信号，因此与一般的幅度调制不同。一是1kHz正弦信号必须与产生B(DC)码的信号共源，这样才可以保证两者的时间关系一直不变；二是为了使接收端能得到精确的时间信号，要求B(AC)码从低幅到高幅的正弦信号过零点与B(DC)码的脉冲上升沿严格保持一致(请参阅图3)。这样接收端可由对B(AC)码从低幅到高幅的正交过零点的精密检测得到准确的时间信号。IRIG标准要求B(AC)码的低幅与高幅之比，即调制比要在1∶3到1∶6之间。推荐值为3∶10。
(二)接着介绍解调过程。
请参阅图4，其为一种解调原理结构示意图。它包括A/D转换器11和比较器12。A/D转换器11的输入端用以接收模拟信号(即B(AC)码)，按照预先设定的采样频率采样模拟信号的电压值e，并将其发送至比较器12。比较器12将接收到的电压值e与另一输入端输入的固定电压值a进行比较，以此产生B(DC)码。
其幅度解调地具体步骤如下(1)产生一电压值a，并且b1＜a＜b2，其中b1是B(AC)码调制信号的低幅顶点电压值，b2是B(AC)码调制信号的高幅顶点电压值。事实上，为了提高精度，a通常设置为略大于b1的值；(2)将接收到的模拟信号e与a进行比较，若大于等于a，则输出高电平，否则输出低电平，以此解调出B(DC)码。
这种解调方法进行解调存在延时。请参阅图5，B(AC)模拟信号的过零点n对应于时间tn，而采用上述解调方法获得的过零点的对应时间为tm，由此产生延时X＝tn-tm。
IRIG-B 200-95标准中规定，IRIG-B交流信号大小幅度比为1∶3～1∶6，所以根据图5分析可知，延时X的取值范围为 对于时间精度要求较高的时间同步设备，这种传统方法产生的延时已不能满足高精度时间同步的要求。
发明内容
本发明的目的在于提供一种B码的解调方法，以解决现有技术中存在时间延时的技术问题。
为解决上述问题，本发明公开了一种B码的解调方法，用于接收机对接收到的B(AC)模拟信号解调成B(DC)数字信号，包括(1)产生和所述模拟信号同频同相且不同幅度的参考模拟信号，并且满足b1＜c＜b2，c为参考模拟信号的幅度，b1为所述模拟信号的低幅幅度，b2为所述模拟信号的高幅幅度；(2)比较模拟信号每一预先设定的采样周期的采样电压值ei和同一采样周期内参考模拟信号的电压值di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号，其中i为当前周期数。
步骤(1)具体为a1设置参考模拟信号的幅度c，并建立电压值映射表，所述电压值映射表保存每一角度与电压值的对应关系；a2定期采样模拟信号的电压，并根据所述电压值ei计算对应的角度；a3根据所述角度查找电压值映射表，得到对应的电压值di。
步骤(1)具体为b1设置参考模拟信号的幅度c，并设置采样周期T；b2确定初始电压值d0b3根据所述采样周期T实时采样模拟信号，得到电压值ei；b4根据di＝c/π*T+d(i-1)计算本周期的电压值di。
步骤b2中确定初始电压值d0是通过以下步骤完成的采样模拟信号的电压，并根据所述电压值ei计算对应的角度；根据所述角度计算初始电压值d0。
步骤(1)具体为将模拟信号的最大电压值和最小电压值之间的电压段平分成N1段，N1为自然数；将参考模拟信号的最大电压值和最小电压值之间的电压段平分成N1段；定周期采样模拟信号的电压值ei，确定该电压值对应的段；找到该段对应的参考模拟信号中的电压值di。
本发明还公开了一种B码的解调装置，包括A/D转换器、时钟源、信号发生器以及比较器，其中A/D转换器，其输入端用以接收模拟信号，用以按照预先设定的时间周期T采样模拟信号，得到本周期的电压值ei；时钟源连接A/D转换器和信号发生器，用于提供时钟信号；信号发生器连接A/D转换器，用以根据预先设定的时间周期T和参考模拟信号的幅度c的产生本周期参考模拟信号的参考电压值di；比较器连接A/D转换器和信号发生器，比较每一周期内的ei和di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号。
本装置还包括和A/D转换器连接的增益控制器，用以将接收到的模拟信号的电压自动增益至A/D转换器的工作电压范围。
所述时钟源、信号发生器和比较器通过可编程逻辑器件来实现。
本发明还公开了一种B码的解调装置，包括A/D转换器、时钟源、存储单元、计算单元以及比较器，其中A/D转换器，其输入端用以接收模拟信号，用以按照预先设定的时间周期T采样模拟信号，得到本周期的电压值ei；时钟源连接A/D转换器和比较器，用于提供时钟信号；存储单元，用以存储电压值映射表；计算单元连接A/D转换器，用以根据电压值ei计算角度，根据所述角度查找电压值映射表得到并输出本周期的电压值di；比较器连接A/D转换器和计算单元，比较每一周期内的ei和di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号。
本装置还包括和A/D转换器连接的增益控制器，用以将接收到的模拟信号的电压自动增益至A/D转换器的工作电压范围。
时钟源、存储单元、计算单元以及比较器通过可编程逻辑器件来实现。
与现有技术相比，本发明具有以下优点本发明通过产生和接收到的模拟信号(即B(AC)信号)同频同相且不同幅度的参考模拟信号，然后比较在同一时刻上模拟信号的采样电压值e和该参考模拟信号的参考电压值d的大小，来输出高电平或低电平。由于当采样周期小至某一阈值时，采样到B(AC)码从低幅到高幅、从高幅到低幅的正交过零点，由此更精确地解调出B(DC)码，以便满足高精度时间同步的要求。
图1是B码的三种码元宽度的示意图；图2是一时帧的B码示意图；图3是一种调制方法示意图；图4是一种现有的解调原理结构示意图；图5是一种解调的示意图；图6是本发明B码的解调方法的原理实现示意图；图7是一种基于图6的解调实施图；图8是一种实现B码解调的解调装置的结构示意图；图9是TLC5510A芯片的结构示意图；图10为基于上述解调装置的解调方法的流程图；图11为B码解调装置的另一种实现结构图；图12为基于上述解调装置的解调方法的流程图。
具体实施例方式
以下结合附图，具体说明本发明。
请参阅图6，其为本发明B码的解调方法的原理实现示意图。由于现有的调制方法是将B(DC)码调制成低幅和高幅的B(AC)码，因此原则上在进行解调时，接收机只需检测接收到到的B(AC)码从低幅到高幅、从高幅到低幅的正交过零点即可精密检测得到准确的时间信号。为此，本发明的核心在于(1)产生和接收到的模拟信号(即B(AC)信号)同频同相且不同幅度的参考模拟信号(见图6中虚线模拟信号)，并且满足b1＜c＜b2，c为参考模拟信号的幅度，b1为所述模拟信号的低幅幅度，b2为所述模拟信号的高幅幅度；(2)比较模拟信号每一预先设定的采样周期的采样电压值ei和同一采样周期内参考模拟信号的电压值di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号，其中i为当前周期数。
其中，B(AC)码为频率1KHZ的正弦信号，本发明需要设定的采样周期T至少为该正弦信号的周期的N分之一，比如，T＝1/16*(1KHZ)。采样周期T越小，获得的精度越高。
请参阅图7，图中曲线B1表示图6中IRIG-B交流信号b1的幅度为V0的波形；曲线B2表示图6中IRIG-B交流信号b1的幅度为V0/3的波形；B3表示图6中IRIG-B交流信号b1的幅度为V0/6的波形；B0表示图6中人工建立的IRIG-B交流信号c的波形。说明图7中Y1、Y0、Y3、Y2分别是曲线B1、B0、B3、B2在某一时刻t0的对应幅度值。
由于正弦波形信号的正半周和负半周是对称关系，因此这里只分析正半周的解调原理。
IRIG-B交流信号可以表示为Y＝Bsin2000πt，其中B取值为V0、V0/3、V0/6，t为时间值。
当IRIG-B交流信号的调制比为1∶3时，输出的时延取决于解调中的数据宽度。数据宽度越大，输出的时延越小。Y1、Y0、Y2分别表示为Y1＝B1sin2000πt＝V0sin2000πt
Y0＝B0sin2000πt＝V0/2sin2000πtY2＝B2sin2000πt＝V0/3sin2000πt比较的结果决定于Y1-Y0、Y0-Y2的值Y1-Y0＝B1sin2000πt-B0sin2000πt＝V0sin2000πt-V0/2sin2000πt＝V0/2sin2000πtY0-Y2＝B0sin2000πt-B2sin2000πt＝V0/2sin2000πt-V0/3sin2000πt＝V0/6sin2000πt所以，数据宽度为8位时，Y1-Y0、Y0-Y2的值都要大于8位数据宽度所能表示的数据的最小量值，因为现在讨论的是正半周，故Y1-Y0、Y0-Y2的值都要大于V0/2/7＝V0/128。即Y1-Y0＝V0/2sin2000πt＞V0/128，Y0-Y2＝V0/6sin2000πt＞V0/128上面的两个不等式同时成立，可求出t＞7.46×10-6秒，即t＞7.46微秒。推导可知，数据宽度为N位时，t>arcsin62N-12000π]]>。所以N＝1 2时，t＞466纳秒。
综上所述，新的设计方法可以将传统方法的时延由传统方法的几十个微秒减小到几个微秒甚至更小，由此能够满足高精度时间同步的要求。
请参阅图8，其为一种实现B码解调的解调装置的结构示意图。它包括A/D转换器22、时钟源25、信号发生器23以及比较器24，其中A/D转换器22，其输入端用以接收模拟信号，用以按照预先设定的时间周期T采样模拟信号，得到本周期的电压值ei。B(AC)信号的电压幅度在0.5-10V之间。由于不同型号的A/D转换器22所适用的工作电压范围是不同的，因此，若采用的A/D转换器22的工作电压也落在此范围时，则A/D转换器22的输入端可以直接用以接收模拟信号，否则，A/D转换器22需要外接增益控制器21将B(AC)的电压幅度调整至A/D转换器22的工作电压范围内。增益控制器21可以采用如AGC增益电路，增益放大器等。由此，该增益控制器21为现有公知技术，在此就不赘述。
时钟源25连接A/D转换器22、信号发生器23和比较器24，用于提供统一的时钟信号。该时钟源25应是一个高频时钟源，其产生的时钟信号的周期可以和预先设定的采样周期相同，也可以是该采样周期T的N分之一倍，其中N为自然数。
信号发生器23连接A/D转换器22，用以根据预先设定的时间周期T和参考模拟信号的幅度c产生本采样周期的参考模拟信号的参考电压值di。信号发生器根据di＝c/π*T+d(i-1)计算本周期的电压值di，比如d1＝c/π*T+d0，初始电压值d0是通过以下步骤完成的(1)采样模拟信号的电压，并根据电压值e计算对应的角度；(2)根据所述角度计算初始电压值d0。事实上，信号发生器23可以由可编程逻辑器件(如FPGA)完成。
比较器23连接A/D转换器和信号发生器，比较每一周期内的ei和di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号。
时钟源25、信号发生器23和比较器24可以通过一可编程逻辑器件(比如FPGA)来实现。通过FPGA给A/D转换器22提供时钟信号，FPGA可以通过晶振来产生相应的时钟，比如提供频率为500khz的时钟频率。
本发明A/D转换器可以采用TLC5510A(如图9所示)，FPGA可以采用Xilinx(赛灵思)公司spartanIIE系列xc2s400e。其中A/D转换器接收由FPGA提供的频率为500hz的时钟信号，采样电压值ei是通过D1-D8的8路线输出至FPGA。
请参阅图10，其为基于上述解调装置的解调方法的流程图。它包括S110在FPGA中设置参考模拟信号的幅度c，并设置采样周期T；S120确定初始电压值d0；A/D转换器22接收B(AC)信号，在FPGA提供的时钟信号的控制下，A/D转换器22采样第一个电压值e0。
A/D转换器采样模拟信号后，将所述采样值直接输入至FPGA中；在FPGA中，将该采样数值通过CORDIC算法计算对应的该采样值的参考模拟电压值后输出。
FPGA根据接收到的电压值e0和B(AC)信号的幅度值，计算该电压值e0对应的角度，根据该角度即可计算初始电压值dO；S130A/D转换器根据采样周期T采样模拟信号，得到每个采样周期的电压值ei，并将ei输出至FPGA；S140FPGA接收到ei，根据di＝c/π*T+d(i-1)计算本采样周期的电压值di；S150FPGA比较模拟信号的采样电压值ei和同一采样周期内参考模拟信号的电压值di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号。
每当A/D转换器采样得到一电压值ei，FPGA产生对应的参考电压值di，比较后即可输出相应的数字数字信号。通常，考虑到A/D转换器等进行数据处理时的延时，预先通过仿真等方式得到整个解调过程的延时时间后进行校正。由于根据不同的A/D转换器芯片可确知其延时时间，因此技术人员也可将解调后的信号进行该延时时间的校正。
当然也可以是首先A/D转换器将模拟信号的最大电压值和最小电压值之间的电压段平分成N1段，N1为自然数；然后，将参考模拟信号的最大电压值和最小电压值之间的电压段平分成N1段；随后，在每一采样周期T中采样模拟信号的电压值ei，确定该电压值对应的段；最后，找到该段对应的参考模拟信号中的电压值di，即为该采样周期T内的参考电压值di。比如
上表中Vref(B)表示模拟电压范围的最小值，Vref(T)表示模拟电压范围的最大值。转换原理A/D转换器内部将这两个电压值之间的电压段平分为256段，判断接收到A/D转换器发送的采样值电压大小处于电压段的哪一段，输出对应的数字量。当输入电压高于Vref(T)时，输出为“1111 1111”低于Vref(B)时，输出为“0000 0000”。
对应地，将参考模拟信号的最大电压值和最小电压值之间的电压段平分成256段，在每一采样周期T中采样模拟信号的电压值ei，确定该电压值对应的段；由此找到该段对应的参考模拟信号中的电压值di。
本发明还公开另一种B码的解调装置。请参阅图11，其为B码解调装置的另一种实现结构图。它包括A/D转换器21、时钟源25、存储单元32、计算单元33以及比较器14，其中A/D转换器，其输入端用以接收模拟信号，用以按照预先设定的时间周期T采样模拟信号，得到本周期的电压值ei。B(AC)信号的电压幅度在0.5-10V之间。由于不同型号的A/D转换器22所适用的工作电压范围是不同的，因此，若采用的A/D转换器22的工作电压也落在此范围时，则A/D转换器22的输入端可以直接用以接收模拟信号，否则，A/D转换器22需要外接增益控制器21将B(AC)的电压幅度调整至A/D转换器22的工作电压范围内。增益控制器21可以采用如AGC增益电路，增益放大器等。由此，该增益控制器21为现有公知技术，在此就不赘述。
时钟源25连接A/D转换器22、计算单元31和比较器24，用于提供统一的时钟信号。该时钟源25应是一个高频时钟源，其产生的时钟信号的周期可以和预先设定的采样周期相同，也可以是该采样周期T的N分之一倍，其中N为自然数。
存储单元32，用以存储电压值映射表。该电压值映射表中保存每一角度对应的参考电压值。
计算单元31连接A/D转换器21，用以根据电压值ei计算角度，根据所述角度查找电压值映射表得到并输出本周期的电压值di。存储单元31和计算单元32可以用一可编程逻辑器件来实现。
比较器24连接A/D转换器和计算单元，比较每一周期内的ei和di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号。
时钟源25、存储单元32、计算单元31以及比较器24可以通过可编程逻辑器件(比如，一FPGA芯片)来实现。
请参阅图12，其为基于上述解调装置的解调方法的流程图。它包括S210在FPGA中设置参考模拟信号的幅度c，并设置采样周期T；S220建立并保存电压映射表，电压映射表可以由技术人员设定后存储在存储单元中；S230A/D转换器在每一采样周期采样模拟信号的电压ei；S240FPGA先根据电压值ei计算对应的角度；然后根据所述角度查找电压值映射表，得到对应的电压值di；S250FPGA比较模拟信号的采样电压值ei和同一采样周期内参考模拟信号的电压值di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号。
根据输出的B(DC)数字信号，根据B码的结构和下述时间信号的规定解调出相应的时间。
所述时间信息的规定为秒第1～4，6～8码元。使用4个码元表示秒的个位，使用3个码元表示秒的十位，共使用7个码元；分第10～13，15～17码元。使用4个码元表示分的个位，使用3个码元表示分的十位，共使用7个码元；时第20～23，25、26码元。使用4个码元表示小时的个位，使用2个码元表示小时的十位，共使用6个码元；天第30～33，35～38，40，41码元。将每年的1月1日定为第1天，全年共365天(闰年为366天)。各使用4各码元来表示天数的个位和十位，使用2个码元来表示天数的百位，共使用10个码元。
Time of day第80～88、90～97码元。共使用17个码元。
以上公开的仅为本发明的几个具体实施例，但本发明并非局限于此，任何本领域的技术人员能思之的变化，都应落在本发明的保护范围内。
权利要求
1.一种B码的解调方法，用于接收机对接收到的B(AC)模拟信号解调成B(DC)数字信号，其特征在于，包括(1)产生和所述模拟信号同频同相且不同幅度的参考模拟信号，并且满足b1＜c＜b2，c为参考模拟信号的幅度，b1为所述模拟信号的低幅幅度，b2为所述模拟信号的高幅幅度；(2)比较模拟信号每一预先设定的采样周期的采样电压值ei和同一采样周期内参考模拟信号的电压值di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号，其中i为当前周期数。
2.如权利要求1所述的B码解调方法，其特征在于，步骤(1)具体为a1设置参考模拟信号的幅度c，并建立电压值映射表，所述电压值映射表保存每一角度与电压值的对应关系；a2定期采样模拟信号的电压，并根据所述电压值ei计算对应的角度；a3根据所述角度查找电压值映射表，得到对应的电压值di。
3.如权利要求1所述的B码解调方法，其特征在于，步骤(1)具体为b1设置参考模拟信号的幅度c，并设置采样周期T；b2确定初始电压值d0；b3根据所述采样周期T实时采样模拟信号，得到电压值ei；b4根据di＝c/π*T+d(i-1)计算本周期的电压值di。
4.如权利要求3所述的B码解调方法，其特征在于，步骤b2中确定初始电压值d0是通过以下步骤完成的采样模拟信号的电压，并根据所述电压值ei计算对应的角度；根据所述角度计算初始电压值d0。
5.如权利要求1所述的B码解调方法，其特征在于，步骤(1)具体为将模拟信号的最大电压值和最小电压值之间的电压段平分成N1段，N1为自然数；将参考模拟信号的最大电压值和最小电压值之间的电压段平分成N1段；定周期采样模拟信号的电压值ei，确定该电压值对应的段；找到该段对应的参考模拟信号中的电压值di。
6.一种B码的解调装置，其特征在于，包括A/D转换器、时钟源、信号发生器以及比较器，其中A/D转换器，其输入端用以接收模拟信号，用以按照预先设定的时间周期T采样模拟信号，得到本周期的电压值ei；时钟源连接A/D转换器和信号发生器，用于提供时钟信号；信号发生器连接A/D转换器，用以根据预先设定的时间周期T和参考模拟信号的幅度c的产生本周期参考模拟信号的参考电压值di；比较器连接A/D转换器和信号发生器，比较每一周期内的ei和di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号。
7.如权利权利要求6所述的B码的解调装置，其特征在于，还包括和A/D转换器连接的增益控制器，用以将接收到的模拟信号的电压自动增益至A/D转换器的工作电压范围。
8.如权利要求6至7所述的B码的解调装置，其特征在于，所述时钟源、信号发生器和比较器通过可编程逻辑器件来实现。
9.一种B码的解调装置，其特征在于，包括A/D转换器、时钟源、存储单元、计算单元以及比较器，其中A/D转换器，其输入端用以接收模拟信号，用以按照预先设定的时间周期T采样模拟信号，得到本周期的电压值ei；时钟源连接A/D转换器和比较器，用于提供时钟信号；存储单元，用以存储电压值映射表；计算单元连接A/D转换器，用以根据电压值ei计算角度，根据所述角度查找电压值映射表得到并输出本周期的电压值di；比较器连接A/D转换器和计算单元，比较每一周期内的ei和di，若|ei|＞|di|，则输出高电平，否则，输出低电平，以输出B(DC)数字信号。
10.如权利权利要求9所述的B码的解调装置，其特征在于，还包括和A/D转换器连接的增益控制器，用以将接收到的模拟信号的电压自动增益至A/D转换器的工作电压范围。
11.如权利要求9至10所述的B码的解调装置，其特征在于，时钟源、存储单元、计算单元以及比较器通过可编程逻辑器件来实现。
全文摘要
本发明公开了一种B码的解调方法，该方法的核心在于产生和接收到的模拟信号(即B(AC)信号)同频同相且不同幅度的参考模拟信号，并且满足b1＜c＜b2，c为参考模拟信号的幅度，b1为所述模拟信号的低幅幅度，b2为所述模拟信号的高幅幅度；比较模拟信号每一预先设定的采样周期的采样电压值e
文档编号H04L7/00GK1847999SQ20051006450
公开日2006年10月18日 申请日期2005年4月11日 优先权日2005年4月11日
发明者王茂凌 申请人:大唐电信科技股份有限公司