专利名称：进入低功率模式的方法和设备的制作方法
技术领域：
本发明一般地涉及低功率模式，具体地说，涉及进入低功率模式的方法和设备。
背景技术：
对于各式各样的应用来说，越来越重要的是降低电路所消耗的功率。例如，降低功率消耗对于依靠电池作为电源的手持式设备来说可能是非常重要的。此外，为了减少电路所产生的热，例如减少计算机内的中央处理单元所产生的热，降低功率消耗也是非常重要的。有许多其他这样的应用，也都希望降低电路所消耗的功率。
以下将结合其中同样的单元标以同样的标记的附图对本发明进行非限制性的举例说明，在这些附图中图1以方框图形式例示了按照本发明的一个实施例设计的数据处理系统；图2以部分方框图形式和部分示意图形式例示了按照本发明的一个实施例设计的图1中的功率控制电路52的部分；图3以部分方框图形式和部分示意图形式例示了按照本发明的一个实施例设计的图1中的功率控制电路52的部分、功率主机12、模块18、模块20和DC电流消耗电路22；以及图4以流程图形式例示了按照本发明的一个实施例设计的进入低功率模式的方法。
技术人员可以理解，例示图中的单元只是为了简洁和清晰，因此没有必要按比例绘制。例如，图中一些单元的尺寸可能相对另一些作了夸张，以有助于更好地理解本发明的实施例。
具体实施例方式
作为在这里所使用的，所谓“总线”是指可以用来传送一种或多种诸如数据、地址、控制或状态之类的信息的多个信号或导线。在涉及使信号、状态比特或类似的设备变成逻辑真或逻辑假的状态时分别使用了术语“肯定”和“否定”。如果逻辑真状态为逻辑电平1，逻辑假状态就为逻辑电平0。而如果逻辑真状态为逻辑电平0，逻辑假状态就为逻辑电平1。
图1以方框图形式例示了按照本发明的一个实施例设计的数据处理系统。在一个实施例中，数据处理系统10包括功率主机12、功率主机14、时钟提供电路16、模块18、模块20和DC电流消耗电路22，它们都与总线34双向连接。在另一些实施例中，总线34可以是也可以不是设置在数据处理系统10外部的。在本发明的有些实施例中，时钟提供电路16可以包括在功率控制电路52内。功率控制电路52通过信号41与功率主机14双向连接；功率控制电路52通过信号42与功率主机12双向连接；功率控制电路52通过信号43与模块18双向连接；功率控制电路52通过信号44与模块20双向连接；以及功率控制电路52通过信号45与DC电流消耗电路22双向连接。在一个实施例中，DC电流消耗电路22包括电压调节器24、电流源25、带隙调节器26、充电泵27、A/D变换器28、D/A变换器29、RF电路30、放大器电路31、锁相环32和其他模拟或混合信号电路33。另一些实施例可以在DC电流消耗电路22内包括多一些、少一些或不同的部分。在本发明的有些实施例中，功率主机12可以通过接线端36接到数据处理系统10外部；在本发明的有些实施例中，功率主机14可以通过接线端37接到数据处理系统10外部；以及在本发明的有些实施例中，时钟提供电路16可以通过接线端38接到数据处理系统10外部。在本发明的另一些实施例(未示出)中，模块18和20以及DC电流消耗电路22也可以接到数据处理系统10外部。
在本发明的有些实施例中，功率主机12大致在功率主机12的至少一部分时钟被停止或关断的同时或之前向功率控制电路52提供触发信号(信号42之一)。在本发明的一个实施例中，功率主机12在功率主机12的所有时钟被停止或关断之前向功率控制电路52提供触发信号(信号42之一)。本发明的另一些实施例可以在功率主机12向功率控制电路52提供触发信号(信号42之一)之后停止或关断向功率主机12提供的时钟的任一子集。
类似地，功率主机14可以大致在功率主机14的至少一部分时钟被停止或关断的同时或之前向功率控制电路52提供触发信号(信号41之一)。在本发明的一个实施例中，功率主机14在功率主机14的所有时钟被停止或关断之前向功率控制电路52提供触发信号(信号41之一)。本发明的另一些实施例可以在功率主机14向功率控制电路52提供触发信号(信号41之一)之后停止或关断向功率主机14提供的时钟的任一子集。注意，功率主机12和14的所有或部分时钟可以是互相关的，或者功率主机12和14的所有时钟可以是不相关的。
功率控制电路52一旦接收到来自功率主机12的触发信号，就确定为了降低功率消耗应该影响提供给功率主机12的信号42中的哪些信号和提供给模块18、模块20和DC电流消耗电路22中一个或多个的哪些信号(信号43-45中的一个或多个信号)。例如，可以通过停止或关断一个模块内所用的所有或部分时钟来降低该模块所消耗的功率。作为另一个例子，可以通过切断一个或多个消耗DC电流的电路来降低模块所消耗的功率。注意，在相同模块(例如，18、20、22中任何一个)内既停止时钟又切断消耗DC电流的一个或多个电路可能是有益的。
模块18可以包括一个或多个模块。类似地，模块20可以包括一个或多个模块。模块的一些例子有显示控制器、图形控制器、摄像传感器接口、视频编码器、视频解码器、通用串行总线(USB)、直接存储器存取控制器(DMAC)、高速缓存控制器、在数据处理系统10内执行所希望的功能的任何其他类型的电路。
在本发明的另一些实施例中，功率控制电路52可以为数据处理系统10提供一个或多个附加的功率管理功能，诸如动态电压/频率缩放、充分偏置、降低电压、状态保持功率选通、功率选通或任何其他所希望的功率管理功能。这些附加的功率管理功能可以是与停止/关断时钟和切断DC电流消耗电路分开的，也可以是其附加。
图2例示了图1按照本发明的一个实施例设计的功率控制电路52的部分。虽然所例示的这个实施例使用了一些具体的逻辑门(例如，XOR门62和AND门64)，但本发明的另一些实施例可以用任何所希望的电路来实现功率控制级60的功能。图2所示的电路只是一个例子。
在一个实施例中，图2例示了在第一输入端接收触发输入70和在第二输入端接收反馈输入72的XOR门62。XOR门62的输出端提供请求信号74。AND门64在第一输入端接收触发输入70和在第二输入端接收响应76。AND门64的输出端提供控制信号80，该信号提供到功率控制级60之外，也提供给多路转换器(MUX)66作为输入。MUX 66还接收来自功率模式选择电路84的输入。MUX 66提供触发输出82和反馈输出78。在一个实施例中，功率控制级60包括XOR门62、AND门64和MUX 66。本发明的另一些实施例可以以任何所希望的方式实现功率控制级60。
在本发明的一个实施例中，功率模式选择电路84为MUX 66提供与电路84内所选择的功率模式有关的控制输入。在本发明的一个实施例中，功率模式选择电路84包括用户可编程寄存器，可以通过写该寄存器来从多个低功率模式中选择一个模式。本发明的另一些实施例可以具有任意数量的低功率模式。可以以任何所希望的方式来定义这些低功率模式。例如，(1)等待模式，功率主机12内的时钟的至少一部分被停止/关断；(2)停止模式，功率主机12内的时钟的至少一部分以及给一个或多个所选择的模块18、20的时钟被停止/关断；以及(3)深休眠模式，功率主机12内的时钟的至少一部分以及给多个模块18、20的时钟被停止/关断，而且至少一个DC电流消耗电路(24-33)被切断。本发明的另一些实施例可以以不同的方式定义等待模式、停止模式和深休眠模式。此外，本发明的另一些实施例可以使用少一些、多一些或不同的低功率模式。
最初，反馈输入信号72是否定的，因此触发输入信号70的肯定使请求信号74成为肯定。于是，请求74可以提供给模块18、模块20、DC电流消耗电路22之一。接收到请求的那个模块18、模块20或DC电流消耗电路22用响应信号76回应，指出它已经采取了准备进入低功率模式所需的任何行动(如果有的话)。一旦响应76肯定，AND门64的输出，即控制信号80，就肯定。注意，触发输入70保持肯定。于是，功率模式选择电路84将肯定的控制信号80传送给两个可能的输出通路中的一个，即反馈输出信号78或触发输出信号82。如果功率模式选择电路84所选择的低功率模式需要使除受控制信号80影响的电路之外的其他电路进入低功率模式(例如，切断)，就肯定触发输出信号82，以便可以触发附加的功率控制级。然而，如果功率模式选择电路84所选择的低功率模式不需要使除受控制信号80以及先前的功率级影响的电路之外的其他电路进入低功率模式(例如切断)，就肯定反馈输出信号，以便不触发附加的功率控制级。
一旦反馈输入72被肯定，请求74就被否定。响应请求74的否定，模块18、20、DC电流消耗电路22中相应的一个使响应76否定。AND门64的输出于是被否定，因此否定控制信号80。结果，MUX 66所选择的输出即触发输出82和反馈输出78中的一个就也被否定。
图3例示了按照本发明的一个实施例设计的图1中的功率控制电路52的部分、功率主机12、模块18、模块20和DC电流消耗电路22。注意，图3为用多个级联的功率控制级60a、60b、60c和60d实现本发明的例子。另一些实施例可以以任何所希望的方式来实现图3的逻辑和块。此外，另一些实施例可以使用任何所希望的数量的级联功率控制级。
在一个实施例中，功率控制电路52包括功率控制级60a，它向OR门90提供输出78a，接收来自功率主机12的就绪信号76的输入，向功率主机12提供中断截止信号74a的输出，接收来自功率主机12的称为启动低功率70a的输入，接收来自OR门90的称为反馈输入72a的输入，接收来自功率模式选择电路84的输入83a，向电路54提供输出80a，以及向功率控制级60b提供输出82a。
在一个实施例中，功率控制电路52包括功率控制级60b，它向OR门92提供输出78b，接收来自模块18的就绪信号76b的输入，向模块18提供请求信号74b的输出，接收接地的反馈输入72b，接收来自功率控制级60a的输出82a的输入70b，接收来自功率模式选择电路84的输入83b，向电路54提供输出80b，以及向功率控制级60c提供输出82b。
在一个实施例中，功率控制电路52包括功率控制级60c，它向OR门94提供输出78c，接收来自模块20的就绪信号76c的输入，向模块20提供请求信号74c的输出，接收接地的反馈输入72c，接收来自功率控制级60b的输出82b的输入70c，接收来自功率模式选择电路84的输入83c，向电路54提供输出80c，以及向功率控制级60d提供输出82c。
在一个实施例中，功率控制电路52包括功率控制级60d，它向OR门94的第二输入端提供输出78d，接收来自DC电流消耗电路22的就绪信号76d的输入，向DC电流消耗电路22提供请求信号74d的输出，接收接地的反馈输入72d，接收来自功率控制级60c的输出82c的输入70d，接收来自功率模式选择电路84的输入83d，向电路54提供输出80d，以及提供输出82d。
OR门94的输出提供给OR门92，作为第二输入。OR门92的输出提供给OR门90，作为第二输入。电路54向功率主机12提供信号96，向模块18提供信号97，向模块20提供信号98，以及向DC电流消耗电路22提供信号99。一些输入(例如，78a、78b、78c、70b、70c、70d)可以用下拉电阻来使输入的电压在输入没有被有效驱动时保持在已知值。本发明的另一些实施例可以不需要下拉电阻。另一些实施例可以用不同的逻辑和块来实现功率控制电路52的部分。图3中所例示的逻辑和块只是功率控制电路52的部分可以怎样实现的一个例子。对于本发明的至少一个实施例来说，图3中所例示的中断截止信号74a可以与图2中的请求信号74相应甚至相同。
在本发明的一个实施例中，功率控制级60a相应于标为等待模式的低功率模式，其中功率主机12内的时钟中至少一部分时钟被停止/关断。注意，这个低功率模式由功率模式选择电路84所提供的信号83a选择。这个等待模式不使用功率控制级60b、60c、60d和它们的相应电路。因此，等待模式只使用功率控制级60a、功率主机12和OR门90，以及与它们关联的信号。在本发明的一个实施例中，功率主机12向功率控制级60a的触发输70提供启动低功率信号70a。注意，在本发明的一个实施例中，给功率主机12的请求信号74a用作中断截止信号74a，用来防止功率主机12接收中断，直到完成到低功率模式的转换。注意，对于等待模式，实际上不需要截止中断，因此没有必要将中断截止信号74a肯定一段足以影响功率主机12的时间。
再来看功率控制级60a，来自功率主机12的响应信号76a实现为就绪信号76a，表示功率主机已准备好使它的时钟中的一个或多个时钟停止/关断。在本发明的一个实施例中，就绪信号76a大致与启动低功率信号70a同时或稍后被肯定。MUX 66a(如在级60a内实现的MUX 66，未示出)选择反馈输出通路78a。通过OR门90的反馈通路使反馈输入信号72a成为肯定，从而否定中断截止信号74a。在本发明的一个实施例中，中断截止信号74a被肯定的短暂时间对功率主机12没有影响。AND门64a(未示出)的输出作为信号80a提供给电路54。电路54用控制信号80a来影响提供给功率主机12的信号96。信号96可以包括一个或多个可以由电路54选通的时钟信号，信号96可以包括一个或多个切断一个或多个设置在功率主机12内的DC电流消耗电路(未示出)的信号。注意，信号74a、76a和96包括在图1中的信号42内。
在本发明的一个实施例中，功率控制级60a、60b和60c相应于标为停止模式的低功率模式，其中功率主机12内的时钟中至少一部分时钟以及给一个或多个所选择模块18、20的时钟被停止/关断。注意，停止模式由功率模式选择电路84提供的信号83a、83b和83c选择。这个停止模式不使用功率控制级60d和它的相应电路。因此，停止模式只使用功率控制级60a、功率主机12、OR门90、功率控制级60b、模块18、OR门92、功率控制级60c、模块20、OR门94以及它们所关联的信号。
注意，图3中所例示的电阻用来当不在有效提供信号时使信号被拉低。本发明的另一些实施例可以不用电阻，而是作为替代将这些信号驱动到所希望的状态。
功率主机12向功率控制级60a的触发输入70提供启动低功率信号70a。在本发明的一个实施例中，功率控制级60a以与对等待模式所说明的相同的方式工作，只是MUX 66a(未示出)肯定触发输出信号82a，该信号提供给功率控制级60b作为输入70b。MUX 66a(未示出)因此不再肯定反馈输出78a。注意，在本发明的一个实施例中，给模块18的请求信号74b用作请求模块18为低功率模式作好准备(例如准备好使给模块18的所有时钟停止)的请求信号74b。
再来看功率控制级60b，来自模块18的响应信号76b实现为就绪信号76b，表示一个或多个模块18已准备好使它们的时钟中的一个或多个时钟停止/关断。MUX 66b(如在级60b内实现的MUX 66，未示出)选择触发输出通路82b。通过OR门92的反馈通路没有被反馈输出信号78b肯定。AND门64b(未示出)的输出作为信号80b提供给电路54。电路54用控制信号80b来影响提供给模块18的信号97。信号97可以包括一个或多个可以由电路54选通的时钟信号。信号97可以包括一个或多个切断设置在模块18内的一个或多个DC电流消耗电路(未示出)的信号。注意，信号74b、76b和97包括在图1中的信号43内。
触发输出82b向给功率控制级60c的触发输入70c提供肯定信号。MUX 66c(未示出)肯定反馈输出78c。注意，在本发明的一个实施例中，给模块20的请求信号74c用作请求模块20为低功率模式作好准备(例如准备好停止给模块20的所有时钟)的请求信号74c。
再来看功率控制级60c，来自模块20的响应信号76c实现为就绪信号76c，表示一个或多个模块20已准备好使它们的时钟中的一个或多个时钟停止/关断。MUX 66c(如在级60c内实现的MUX 66，未示出)选择触发输出通路82c。通过OR门94的反馈通路由反馈输出信号78c肯定。AND门64c(未示出)的输出作为信号80c提供给电路54。电路54用控制信号80c来影响提供给模块20的信号98。信号98可以包括一个或多个可以由电路54选通的时钟信号。信号98可以包括一个或多个切断设置在模块20内的一个或多个DC电流消耗电路(未示出)的信号。注意，信号74c、76c和98包括在图1的信号44内。
MUX 66c(如在级60c内实现的MUX 66，未示出)选择反馈输出通路78c。通过OR门94的反馈通路使反馈输入信号72a成为肯定，因此否定中断截止信号74a。
在本发明的一个实施例中，功率控制级60a、60b、60c和60d相应于标为深休眠模式的低功率模式，其中功率主机12内的时钟中至少一部分时钟以及给多个模块18、20的时钟被停止/关断，而且还有至少一个DC电流消耗电路(24-33)被切断。注意，深休眠模式由功率模式选择电路84提供的信号83a、83b和83c和83d选择。深休眠模式使用在图3中所例示的所有电路。
功率主机12向功率控制级60a的触发输入70提供启动低功率信号70a。在本发明的一个实施例中，功率控制级60a、60b和60c以与对停止模式所说明的相同的方式工作，只是MUX 66c(未示出)肯定提供给功率控制级60d作为输入70d的触发输出信号82c。MUX 66c(未示出)因此不再肯定反馈输出78c。注意，在本发明的一个实施例中，给DC电流消耗电路22的请求信号74d用作请求电路22为低功率模式作好准备(例如，准备好被切断)的请求信号74d。
再来看功率控制级60d，来自电路22的响应信号76d实现为就绪信号76d，表示电路22的一个或多个部分已准备好被切断。MUX 66d(如在级60d内实现的MUX 66，未示出)不选择触发输出通路82b。通过OR门94的反馈通路由反馈输出信号78d肯定。AND门64d(未示出)的输出作为信号80d提供给电路54。电路54用控制信号80d影响提供给电路22的信号99。信号99可以包括一个或多个可以由电路54选通的时钟信号。信号99可以包括一个或多个切断设置在电路22内的一个或多个DC电流消耗电路24-33的信号。注意，信号74d、76d和99包括在图1中的信号45内。
MUX 66d(如在级60d内实现的MUX 66，未示出)选择反馈输出通路78d。通过OR门94的反馈通路使反馈输入信号72a成为肯定，因此否定中断截止信号74a。
在本发明的另一个实施例中，一个或多个级60b、60c和60d可以通过添加少量的布线和一个由功率模式选择电路84控制的MUX(未示出)被旁路。例如，如果所选择的功率模式需要模块20断电而允许模块18保持加电，处在功率控制级60c的输入端的MUX就接收82a和82b作为输入以及来自功率模式选择电路84的控制输入，以选择82a和82b中的哪一个作为触发输入70c。以相同的方式，可以在这些级中任何一个或多个级的触发输入70添加一个MUX，用来选择紧接在前的级还是任何更前的级为触发输入70提供信号。
图4以流程图形式例示了按照本发明的一个实施例设计的进入低功率模式的方法。流程100开始于步骤105，向功率控制级提供功率控制模式。然后，流程进至步骤110，接收来自功率主机的触发输入以进入低功率模式。然后，流程进至步骤115，根据触发输入向模块提供请求信号以进入低功率模式。然后，流程进至步骤120，停止功率主机内部的一部分时钟。然后，流程进至步骤125，使模块准备好进入低功率模式。然后，流程进至步骤130，提供表示模块进入低功率模式是安全的的响应信号。然后，流程进至步骤135，响应于该响应信号，向功率控制电路提供控制信号以启用与模块关联的低功率功能(即功率控制电路降低模块的至少一部分内的功率)。然后，流程进至最终的步骤140，否定所述请求信号。注意，图4所例示的流程只是进入低功率模式的一种可能方法。本发明的另一些实施例可以用许多其他方法来进入低功率模式。
在以上说明中，参考具体实施例对本发明作了说明。然而，一般熟悉该技术领域的人员理解，在不背离如以下权利要求书中所提出的本发明的范围的情况下可以进行诸多的修改和变动。因此，说明和附图都是例示性的而不是限制性的，而所有这样的修改都应纳入本发明的范围。
上面就具体实施例说明了本发明的效益、其他优点和对问题的解决方案。然而，这些效益、优点、对问题的解决方案和可以导致任何效益、优点或解决方案出现或成为更明确的任何组成部分都不应视为任何或所有权利要求的关键性、必需或实质性的特征或组成部分。如在这里所使用的，所谓“包括”是指非排它性的包括，因此包括所列组成部分的过程、方法、产品或设备不只是包括这些组成部分，而可以包括没有明确列入的或这样的过程、方法、产品或设备所固有的其他组成部分。
附件1.一种进入低功率模式的方法，所述方法包括向第一功率控制级提供第一功率控制模式指示符，所述第一功率控制模式指示符选择第一低功率模式；；在所述第一功率控制级接收触发至少第一模块进入所述第一低功率模式的触发输入信号；根据所述触发输入信号提供请求所述第一模块进入所述第一低功率模式的第一请求信号；提供表示所述第一模块已准备好进入所述第一低功率模式的第一响应信号；以及响应所述第一响应信号而提供第一控制信号，所述第一控制信号启用与所述第一低功率模式相应的低功率功能。
2.权利要求1的方法，所述方法还包括根据所述第一控制信号否定所述第一请求信号。
3.权利要求1的方法，其中所述第一请求信号为中断截止信号。
4.权利要求1的方法，其中所述低功率功能包括时钟选通、降低电压、功率选通、充分偏置、状态保持功率选通和动态电压/频率缩放中至少一个。
5.权利要求4的方法，其中所述第一模块为功率主机。
6.权利要求5的方法，其中所述功率主机为微控制器、数字信号处理器、微处理器和时钟与复位模块中至少一个。
7.权利要求6的方法，所述方法还包括根据所述第一请求信号启用在所述功率主机内部的所述低功率功能的至少一部分。
8.权利要求7的方法，其中所述否定所述第一请求信号的步骤用第一反馈输出信号和第一反馈输入信号执行，其中所述第一反馈输出信号由所述第一功率控制级提供。
9.权利要求8的方法，所述方法还包括向第二功率控制级提供第一触发输出信号，使用第二反馈输出信号提供所述第一反馈输入信号，以及使用所述第一触发输出信号提供所述第二反馈输出信号。
10.权利要求9的方法，其中所述第二反馈输出信号用与所述第二功率控制级相应的第二功率控制模式指示符提供。
11.权利要求10的方法，所述方法还包括向所述第二功率控制级提供所述第二功率控制模式指示符，所述第二功率控制模式指示符选择第二低功率模式；在所述第二功率控制级接收触发至少第二模块进入所述第二低功率模式的所述第一触发输出信号；根据所述第一触发输出信号提供请求所述第二模块进入所述第二低功率模式的第二请求信号；提供表示所述第二模块已准备好进入所述第二低功率模式的第二响应信号；响应所述第二响应信号而提供第二控制信号，所述第二控制信号启用与所述第二低功率模式相应的所述低功率功能；以及根据所述第二控制信号否定所述第二请求信号。
12.权利要求11的方法，其中所述第一功率控制模式指示符和所述第二功率控制模式指示符结合到一个节点上。
13.权利要求11的方法，其中所述第二模块为显示控制器、图形控制器、摄像传感器接口、视频编码器、视频解码器、直接存储器存取控制器、USB、任何其他类型的加速器之一。
14.权利要求11的方法，其中所述第一低功率模式和所述第二低功率模式为等待模式、停止模式、浅休眠模式和深休眠模式(DSM)中至少一个。
15.一种用于进入低功率模式的设备，所述设备包括第一模块；与所述第一模块连接的第一功率控制级；向所述第一功率控制级提供的第一功率控制模式指示符，所述第一功率控制模式指示符选择第一低功率模式；在所述第一功率控制级接收的触发至少所述第一模块进入所述第一低功率模式的触发输入信号；请求所述第一模块进入所述第一低功率模式的第一请求信号，所述第一请求信号基于所述触发输入信号；表示所述第一模块已准备好进入所述第一低功率模式的第一响应信号；以及响应所述第一响应信号而提供的第一控制信号，所述第一控制信号启用与所述第一低功率模式相应的低功率功能，其中所述第一请求信号根据所述第一触发输入信号被否定。
16.权利要求15的设备，其中所述第一模块是为微控制器、数字信号处理器和微处理器中至少一个的功率主机，所述低功率功能包括时钟选通、降低电压、功率选通、充分偏置、状态保持功率选通和动态电压/频率缩放中至少一个，以及所述低功率模式为等待模式、停止模式、浅休眠模式和深休眠模式(DSM)中至少一个。
17.权利要求16的设备，其中所述否定用第一反馈输出信号和第一反馈输入信号执行，其中第一反馈输出信号由所述第一功率控制级提供。
18.权利要求17的设备，其中所述第一功率控制级向第二功率控制级提供第一触发输出信号，而所述第一反馈输入信号用所述第一反馈输出信号和与所述第二功率控制级相应的第二反馈输出信号产生，其中所述第二反馈输出信号用所述第一触发输出信号产生。
19.权利要求18的方法，其中所述第二反馈输出用与所述第二功率控制级相应的第二功率控制模式指示符产生。
20.一种用于进入低功率模式的设备，所述设备包括第一功率控制级，所述第一功率控制级接收第一输入信号并根据所述第一输入信号产生第一请求信号；以及与所述第一功率控制级连接的第一模块，其中所述第一模块接收所述第一请求信号和响应于接收到所述第一请求信号而提供第一响应信号，所述第一响应信号表示所述第一模块已准备好进入第一低功率模式，所述第一低功率模式由模式指示符断定，所述第一功率控制级响应所述第一响应信号而提供第一控制信号，所述第一请求信号根据所述第一控制信号被否定。
21.权利要求20的设备，其中所述第一模块为功率主机，所述第一请求信号为中断截止，所述第一请求信号根据第一反馈输出信号和反馈输入信号被否定，而所述第一反馈输出信号由所述第一功率控制级提供。
权利要求
1.一种进入低功率模式的方法，所述方法包括向第一功率控制级提供第一功率控制模式指示符，所述第一功率控制模式指示符选择第一低功率模式；在所述第一功率控制级接收触发至少第一模块进入所述第一低功率模式的触发输入信号；根据所述触发输入信号提供请求所述第一模块进入所述第一低功率模式的第一请求信号；提供表示所述第一模块已准备好进入所述第一低功率模式的第一响应信号；以及响应所述第一响应信号而提供第一控制信号，所述第一控制信号启用与所述第一低功率模式相应的低功率功能。
2.权利要求1的方法，所述方法还包括根据所述第一控制信号否定所述第一请求信号。
3.权利要求1的方法，其中所述第一请求信号为中断截止信号。
4.一种用于进入低功率模式的设备，所述设备包括第一模块；与所述第一模块连接的第一功率控制级；向所述第一功率控制级提供的第一功率控制模式指示符，所述第一功率控制模式指示符选择第一低功率模式；在所述第一功率控制级接收的触发至少所述第一模块进入所述第一低功率模式的触发输入信号；请求所述第一模块进入所述第一低功率模式的第一请求信号，所述第一请求信号基于所述触发输入信号；表示所述第一模块已准备好进入所述第一低功率模式的第一响应信号；以及响应所述第一响应信号而提供的第一控制信号，所述第一控制信号启用与所述第一低功率模式相应的低功率功能，其中所述第一请求信号根据所述第一触发输入信号被否定。
5.权利要求4的设备，其中所述第一模块是为微控制器、数字信号处理器和微处理器中至少一个的功率主机，所述低功率功能包括时钟选通、降低电压、功率选通、充分偏置、状态保持功率选通和动态电压/频率缩放中至少一个，以及所述低功率模式为等待模式、停止模式、浅休眠模式和深休眠模式中至少一个。
6.权利要求5的设备，其中所述否定用第一反馈输出信号和第一反馈输入信号执行，其中第一反馈输出信号由所述第一功率控制级提供。
7.权利要求6的设备，其中所述第一功率控制级向第二功率控制级提供第一触发输出信号，而所述第一反馈输入信号用所述第一反馈输出信号和与所述第二功率控制级相应的第二反馈输出信号产生，其中所述第二反馈输出信号用所述第一触发输出信号产生。
8.权利要求7的方法，其中所述第二反馈输出用与所述第二功率控制级相应的第二功率控制模式指示符产生。
9.一种用于进入低功率模式的设备，所述设备包括第一功率控制级，所述第一功率控制级接收第一输入信号并根据所述第一输入信号产生第一请求信号；以及与所述第一功率控制级连接的第一模块，其中所述第一模块接收所述第一请求信号和响应于接收到所述第一请求信号而提供第一响应信号，所述第一响应信号表示所述第一模块已准备好进入第一低功率模式，所述第一低功率模式由模式指示符断定，所述第一功率控制级响应所述第一响应信号而提供第一控制信号，所述第一请求信号根据所述第一控制信号被否定。
10.权利要求9的设备，其中所述第一模块为功率主机，所述第一请求信号为中断截止，所述第一请求信号根据第一反馈输出信号和反馈输入信号被否定，而所述第一反馈输出信号由所述第一功率控制级提供。
全文摘要
本发明提供了一种进入低功率模式的方法和设备。在一个实施例中，数据处理系统(10)具有可以用来控制数据处理系统(10)中的功率消耗的功率控制电路(52)。功率模式选择电路(84)可以用来选择功率模式。根据所选择的功率模式，功率控制电路(52)可以用级联的方式来选择数据处理系统(10)的哪些部分要断电，从而选择使对数据处理系统(10)的供电要低到什么程度。
文档编号H04B1/16GK1943213SQ200580009302
公开日2007年4月4日 申请日期2005年2月10日 优先权日2004年3月23日
发明者米厄·V.·乌, 克里斯托弗·K.·淳, 阿瑟·M.·哥德博格, 大卫·J.·海斯, 查贝尔·哈瓦德, 陶建平, 约翰·J.·瓦格利卡 申请人:飞思卡尔半导体公司