拐射线通信控制器的制作方法

专利名称：拐射线通信控制器的制作方法
内容1.有关这篇文献...............................................................51.1变化控制..............................................................51.1.1当前状态........................................................51.1.2变化历史........................................................51.2约定..................................................................51.3范围..................................................................51.4参考..................................................................61.5术语和缩写............................................................62.概述.......................................................................92.1框图..................................................................103.通用接口...................................................................133.1通用CPU接口...........................................................133.1.1经由通用接口的主机访问..........................................143.2物理层接口............................................................143.3与嵌入式RAM块连接的接口...............................................153.3.1输入缓冲器接口..................................................153.3.2输出缓冲器接口..................................................163.3.3消息RAM接口.....................................................173.3.4瞬态缓冲RAM接口.................................................173.3.5对嵌入式RAM块的读/写访问........................................184.程序员的模型...............................................................194.1寄存器图..............................................................194.2用户寄存器............................................................234.3专用寄存器............................................................234.3.1测试寄存器1(TEST1)..............................................234.3.2测试寄存器2(TEST2)..............................................264.3.2.1 RAM测试模式..................................................284.3.3锁寄存器(LCK)...................................................284.4中断寄存器............................................................294.4.1差错中断寄存器(EIR).............................................294.4.2状态中断寄存器(SIR).............................................334.4.3差错中断线选择(EILS)............................................364.4.4状态中断线选择(SILS)............................................384.4.5差错中断激活设置/复位(EIES，EIER)...............................404.4.6状态中断激活设置/复位(SIES，SIER)...............................434.4.7中断线激活(ILE).................................................454.4.8计时器0配置(T0C)................................................45
4.4.9计时器1配置(T1C)................................................464.4.10停止监视寄存器(STPW)...........................................474.5 CC控制寄存器.........................................................484.5.1 SUC配置寄存器1(SUCC1)..........................................484.5.2 SUC配置寄存器2(SUCC2)..........................................534.5.3 PRT配置寄存器1(PRTC1)..........................................544.5.4 PRT配置寄存器2(PRTC2)..........................................554.5.5 MHD配置寄存器1(MHDC1)..........................................554.5.6 MHD配置寄存器2(MHDC2)..........................................564.5.7 NEM配置寄存器(NEMC)............................................564.5.8 GTU配置寄存器1(GTUC1)..........................................584.5.9 GTU配置寄存器2(GTUC2)..........................................584.5.10 GTU配置寄存器3(GTUC3).........................................594.5.11 GTU配置寄存器4(GTUC4).........................................594.5.12 GTU配置寄存器5(GTUC5).........................................604.5.13 GTU配置寄存器6(GTUC6).........................................614.5.14 GTU配置寄存器7(GTUC7).........................................614.5.15 GTU配置寄存器8(GTUC8).........................................624.5.16 GTU配置寄存器9(GTUC9).........................................624.5.17 GTU配置寄存器10(GTUC10).......................................634.5.18 GTU配置寄存器11(GTUC11).......................................634.6 CC状态寄存器.........................................................644.6.1 CC状态和差错矢量(CCSEV)........................................644.6.2时隙计数器值(SCV)...............................................674.6.3宏标记和周期计数器值(MTCCV).....................................684.6.4时钟校正状态1(CCS1).............................................684.6.5时钟校正状态2(CCS2).............................................694.6.6同步帧状态(SFS).................................................694.6.7符号窗口和NIT状态(SWNIT)........................................704.6.8聚集的信道状态(ACS).............................................724.6.9偶同步ID
(ESIDn)..........................................734.6.10奇同步ID
(OSIDn).........................................744.6.11偶到达信道A，B
(EAABn)...................................744.6.12奇到达信道A，B
(OAABn)...................................754.6.13网络管理矢量[1..3](NMVn).......................................764.7消息缓冲控制寄存器....................................................764.7.1消息RAM配置(MRC)................................................764.7.2 FIFO拒绝过滤器(FRF)............................................774.7.3 FIFO拒绝过滤掩模(FRFM).........................................784.8消息缓冲器状态寄存器..............................................794.8.1传输请求寄存器1/2(TXRQ1/2)......................................794.8.2新数据寄存器1/2(NDAT1/2)........................................794.8.3消息处理器状态(MHDS)............................................804.9输入缓冲器............................................................814.9.1写数据部分[1..64](WRDSn)........................................81
4.9.2写报头部分1(WRHS1)............................................824.9.3写报头部分2(WRHS2)............................................844.9.4写报头部分(WRHS3).............................................844.9.5输入缓冲器命令请求(IBCR)......................................844.9.6输入缓冲器命令掩模(IBCM)......................................864.10输出缓冲器.........................................................874.10.1读数据部分[1..64](RDDSn).....................................874.10.2读报头部分1(RDHS1)...........................................884.10.3读报头部分2(RDHS2)...........................................894.10.4读报头部分3(RDHS3)...........................................904.10.5消息缓冲器状态(MBS)..........................................914.10.6输出缓冲器命令请求(OBCR).....................................934.10.7输出缓冲器命令掩模(OBCM).....................................955.功能描述.............................................................965.1通信周期........................................................965.1.1静态片段..................................................965.1.2动态片段..................................................965.1.3符号窗口..................................................965.1.4网络空闲时间(NIT).........................................975.2通信模式........................................................975.2.1时间触发分布(TT-D)........................................975.3时钟同步........................................................975.3.1全局时间..................................................975 3.2局部时间..................................................985.3.3同步过程..................................................985.3.3.1偏移(相位)校正..........................................985.3.3.2比例(频率)校正..........................................995.3.4外部时钟同步..............................................995.4差错处理........................................................995.4.1时钟校正失败计数器........................................1005.4.2被动到主动计数器..........................................1015.4.3 HALT命令.................................................1015.4.4 FREEZE命令...............................................1015.5通信控制器状态..................................................1015.5.1通信控制器状态图..........................................1015.5.2 CONFIG状态...............................................1025.5.3 MONITOR状态..............................................1025.5.4 READY状态................................................1035.5.5 WAKEUP状态...............................................1035.5.5.1主机行为................................................1055.5.5.2唤醒符号(WUS)...........................................1065.5.6 STARTUP状态..............................................1065.5.6.1冷启动约束模式..........................................1075.5.6.2启动超时................................................1075.5.6.3启动节点发起冷启动的路径................................109
5.5.6.4冷启动节点结合的路径........................................1095.5.6.5非启动节点结合路径..........................................1105.5.7 NORMAL_ACTIVE状态............................................1105.5.8 NORMAL_PASSIVE状态...........................................1115.5.9 HALT状态.....................................................1125.6网络管理............................................................1125.7过滤和屏蔽..........................................................1125.7.1过滤机制......................................................1135.7.2信道ID过滤....................................................1135.7.3帧ID过滤......................................................1145.7.4周期计数器过滤................................................1145.7.5 FIFO过滤.....................................................1155.8发送过程............................................................1165.8.1发送缓冲器....................................................1165.8.2空帧发送......................................................1175.8.3静态片段......................................................1175.8.4动态片段......................................................1175.8.5帧发送........................................................1185.9接收过程............................................................1185.9.1接收缓冲器....................................................1185.9.2空帧接收......................................................1195.9.3帧接收........................................................1195.10 FIFO缓冲器功能....................................................1205.10.1说明.........................................................1205.10.2 FIFO缓冲器的配置............................................1215.10.3访问FIFO缓冲器...............................................1215.11消息处理...........................................................1225.11.1输入/输出缓冲器<->消息RAM....................................1225.11.1.1数据传递输入缓存器->消息RAM................................1235.11.1.2数据传递消息RAM->输出缓冲器................................1245.11.2 FlexRay协议控制器<->消息RAM.................................1265.12消息RAM............................................................1265.12.1报头部分.....................................................1275.12.2数据部分.....................................................1295.12.3奇偶校验检查.................................................1305.13模块中断...........................................................1326.附录.....................................................................1356.1寄存器位概述........................................................135附图列表...................................................................145表的列表...................................................................146
1.有关这篇文献1.1变化控制1.1.1当前状态修订版0.621.1.2变化历史发布 日期作者 变化修订版0.1 18.09.02C.Horst草案初稿修订版0.2 19.03.03C.Horst适合于PWD 0.8修订版0.3 12.08.03C.Horst第3，5，6章完成修订版0.4 10.10.03C.Horst适合于协议发展的实际状态修订版0.5 19.12.03C.Horst适合于协议发展的实际状态修订版0.51 12.02.04C.Horst适合于协议发展的实际状态修订版0.52 12.03.04C.Horst适合于协议发展的实际状态修订版0.53 07.05.04C.Horst适合于协议发展的实际状态修订版0.6 21.05.04C.Horst适合于协议发展的实际状态修订版0.61 24.06.04C.Horst适合于协议发展的实际状态修订版0.62 19.07.04C.Horst适合于协议发展的实际状态1.2约定下面的约定在用户手册中被使用Helvetica 粗体 位和信号的名称Helvetica 斜体 位和信号的状态1.3范围该文献从应用程序员的观点来描述了E-Ray拐射线IP-模块及其特征。将E-Ray模块集成到自定义ASIC的所有必要信息位于模块集成向导中。与用户专用CPU接口相关的信息能够在各自的用户CPU接口规范文档中被发现。
这个文档反映了没有完全发展的E-Ray IP-模块的实际状态。对于E-Ray IP-模块规范的未来的版本没有保证的兼容性。
1.4参考这个文档参考下面的文档Ref作者标题1 FlexRay组 FlexRay通信系统协议规范v2.01.5术语和缩写本文献使用下面的术语和缩写。
术语 含义AP 活动点BCA位时钟对准BD 总线驱动器Bde电总线驱动器Bdo光总线驱动器BG 总线监护器BGE利用监护并激活BGSME 总线监护进度监视差错(差错信号)BGSM 总线监护进度监视BGT利用监护并标记(tick)，添加字信号BSD位流解码BSE位流编码BSS字节起始序列CAS冲突避免符号CC 通信控制器CCFC 时钟校正失败计数器CCLR 时钟校正限制达到(差错信号)CCMS 冷启动计数最大值信号(差错信号)CE 通信元件CHI控制器主机接口
CHIRP 信道空闲识别点CRC 周期冗余码校验CSEI信道状态和差错信息DTS 动态后缀序列ECU 电子控制单元。如同节点EMC 电磁兼容性ERRN无错信号FES 帧结束序列FIFO先进先出(数据缓冲器结构)FSEI帧状态和差错信号FSP 帧和符号处理FSS 帧起始序列FTA 容错平均值.
FTDMA 软时分多址(媒介存取方法).
FTM 容错中点IBF 输入缓冲器ICW 初始检查窗口IFG 帧间间隔INH 禁止信号ISG 时隙间间隔LLI 逻辑线路接口MAC 媒介存取控制.
MAS 媒介存取调度MOCS缺失偏差校正信号(差错信号)MRCS缺失比率校正信号(差错信号)MT 宏标记(Macrotick)MTS 媒介存取测试符号NCT 网络通信时间NIT 网络空闲时间NM 网络管理NRZ 不返回到零(编码方法)OBF 输出缓冲器
SDL说明和描述语言SMMS 启动多数丢失信号(差错信号)SPI串行外围接口STBN 待机非信号SW 符号窗口TBD待决定TDMA 时分多址(媒介存取方法)TRP时间参考点TSS传输起始序列TT-D 时间触发分布同步(协议模式)TT-M 时间触发主控同步(协议模式)TxEN 传输来自CC的激活信号MT 微标记(Microtick)VCW确认检查窗口WDT监视禁用时间WU 唤醒WUS唤醒符号
2.概述E-Ray模块是能够集成为单机装置或ASIC的一部分的FlexRay IP-模块。它在RTL层的VHDL中被描述，用于合成。E-Ray IP-模块根据FlexRay协议规范v2.0来执行通信。比特率可以被编程到高达10MBit/s的值。为了连接到物理层，附加总线监护器(BG)和总线驱动器(BD)硬件是必须的。
为了在FlexRay网络上通信，配置了达到254数据字节的各个消息缓冲器。消息存储器由处理达到64个消息缓冲器的单个端口消息RAM组成。关于消息处理的所有功能在消息处理器中执行。这些功能是接收过滤，两个FlexRay协议控制器和消息RAM之间的消息传输，维持传输方案和提供消息状态信息。
E-Ray IP-模块的寄存器组能够被外部CPU经由模块主机接口直接访问。这些寄存器用于控制/配置/监控FlexRay协议控制器，消息处理器，全局计时单元，系统通用控制，帧和符号处理，网络管理，中断控制，和经由输入/输出缓冲器来访问消息RAM。
E-Ray IP-模块能够经由其8/16/32-位通用CPU接口被连接到大范围的特定客户主机CPU。
E-Ray IP-模块支持下面的特征·符合FlexRay协议规范v2.0·在每个信道上数据速率达到10Mbit/s·高达64个可配置的消息缓冲器·4.6Kbyte的消息RAM用来存储例如64个具有最大56字节数据字段的消息缓冲器或高达16个具有254字节数据字段的消息·以不同的有效载荷长度来配置消息缓冲器也是可能的·一个可配置的接收FIFO·每个消息缓冲器能够被配置为接收缓冲器，发送缓冲器或接收FIFO的一部分·主机经由输入和输出缓冲器访问消息缓冲器输入缓冲器保持要被传输给消息RAM的消息输出缓冲器保持从消息RAM读出的消息·过滤帧ID，信道ID，和周期计数器·可屏蔽模块中断
·支持网络管理·8/16/32-位通用CPU接口，可连接到大范围的用户专用主机CPU2.1框1E-Ray框图用户CPU接口(CIF)将用户专用主机CPU经由通用CPU接口连接到E-Ray IP-模块。
通用CPU接口(GIF)E-Ray IP-模块具有8/16/32-比特的通用CPU接口，该接口准备连接到大范围的用户专用主机CPU。配置寄存器，状态寄存器，和中断寄存器被附于各自的块上以及能够经由通用CPU接口被访问。
输出缓冲器(IBF)为了对消息RAM中配置的消息缓冲器的写访问，主机CPU能够将用于具体消息缓冲器的报头和数据部分写入输入缓冲器。然后消息处理器将数据从输入缓冲器传输到消息RAM中所选的消息缓冲器。
输出缓冲器(OBF)为了对消息RAM中配置的消息缓冲器的读访问，消息处理器将所选择的消息缓冲器传输到输出缓冲器。在该传输完成后，主机CPU能够从输出缓存器读出被传输的消息的报头和数据部分。
消息处理器(MHD)E-Ray消息处理器控制下述部件之间的数据传输·输入/输出缓冲器和消息RAM·两个FlexRay协议控制器和消息RAM的瞬态缓冲RAM消息RAM消息RAM由单端口RAM和相关配置数据(报头和数据部分)组成，该单端口RAM用来存储达到64个FlexRay消息缓冲器。
RAM A/B瞬态缓冲RAM。缓冲最后接收的消息或下一个要被传输的消息。存储两个完整消息的数据部分。
PRT A/BFlexRay协议控制器由移位寄存器和FlexRay协议FSM组成。它们连接到瞬态缓冲RAM作为中间消息存储器以及经由总线监护器(BG)和总线驱动器(BD)被连接到物理层。
它们执行下面的功能·位计时的控制·FlexRay帧和符号的接收/发送·报头CRC的检查·帧CRC的产生/检查·与总线监护器和总线驱动器的接口FlexRay协议控制器具有到下列部件的接口·物理层(总线监护器和总线驱动器)·瞬态缓冲RAM·消息处理器·全局时间单元·系统通用控制·帧和符号处理·网络和差错管理·中断控制全局时间单元(GTU)计时单元执行下面的功能·产生微标记(microtick)·产生宏标记(macrotick)·采用的FTM算法的容错时钟同步-比率校正-偏差校正·周期计数器·静态片段的计时控制·动态片段的计时控制(最小时隙)·支持外部时钟校正系统通用控制(SUC)系统通用控制用来控制下面功能·唤醒·启动·正常操作·被动操作帧和符号处理(FSP)帧和符号处理控制下面功能·检查帧和符号的正确计时·测试接收的帧的语法和语义正确性·设置时隙状态标志网络管理(NEM)网络管理执行下面功能·网络管理矢量的处理中断控制(INT)中断控制执行下面功能·保持差错和状态中断标志·控制中断源的激活/禁止·控制将中断源分配给两个模块中断线路·激活/禁止两个模块中断线路·保持两个中断计时器
3.通用接口通用接口封装E-Ray设计(E-Ray内核)的可合成码。所有用户专用部件像用户CPU接口和RAM块被连接到通用接口。图2描述了E-Ray内核经由它的通用接口到外部世界的连接。
图2E-Ray内核的通用接口通用接口由通用CPU接口、到嵌入RAM块的接口、和物理层接口组成。
3.1通用CPU接口通用CPU接口将E-Ray模块经由用户CPU接口连接到用户专用主机CPU。通用CPU接口用于到大范围的用户专用CPU的连接。它支持8/16/32bit访问和具有下面的部分
表1通用主机接口3.1.1经由通用接口的主机访问图3对E-Ray寄存器和输入/输出缓冲RAM的写访问对寄存器的写访问需要一个时钟周期。对RAM地址的写访问需要两个时钟周期。
图4对E-Ray寄存器和输入/输出缓冲RAM的读访问由于同步的RAM，来自内部的RAM块的读访问需要两个时钟周期，同时，来者寄存器的数据在一个时钟周期内是有效的。信号eray_byten[4]在读访问时是忽略的。
图5从输入缓冲RAM到消息RAM和从消息RAM到输出缓冲RAM的数据传递从输入缓冲RAM到消息RAM(或从消息RAM到输出缓冲RAM)的数据传递由到各自的命令请求寄存器(IBCR/OBCR)的写访问来发起。直到各个忙信号(eray_ibusy或eray_obusy)被复位的延迟时间依赖于消息的有效载荷长度和消息处理器的实际状态。
3.2物理层接口物理层接口将E-Ray模块连接到总线监护器(BG)和总线驱动器(BD)
表2物理层接口为了两个信道中的每一个，需要独立的总线驱动器和总线监护器装置。总线监护器可选的。
3.3与嵌入式RAM块连接的接口E-Ray方案所用的七个嵌入式RAM块经由下述接口被连接到E-Ray内核。E-Ray模块设计用于以同步的PD/WR连接单端口RAM。所有RAM块的宽度是33位；32个数据位和一个校验位。
3.3.1输入缓冲器接口输入缓冲RAM1接口具有下面的端口
表3到输入缓冲RAM1的接口输入缓冲RAM2接口具有下面的端口
表4到输入缓冲RAM2的接口3.3.2输出缓冲器接口输出缓冲RAM1接口具有下面的端口
表5到输出缓冲RAM1的接口输出缓冲RAM2接口具有下面的端口
表6到输出缓冲RAM2的接口3.3.3消息RAM接口消息RAM存储了达到64个消息缓冲器的报头和数据部分。消息RAM接口具有下面的端口
表7到消息RAM的接口3.3.4瞬态缓冲RAM接口两个FlexRay信道的每一个具有相关的瞬态缓冲RAM。信道A的瞬态缓冲RAM接口具有下面的端口
表8到瞬态缓冲RAM A的接口信道B的瞬态缓冲RAM接口具有下面的端口
表9到瞬态缓冲RAMB的接口3.3.5对嵌入式RAM块的读/写访问图6对嵌入式RAM块的同步读/写访问
4.程序员的模型4.1寄存器图E-Ray模块分配了2 Kbytes(0x0000-0x07FF)地址空间。寄存器被组织为32-位寄存器。也支持8/16-位访问。经由输入和输出缓冲器实现对消息RAM的主机访问。它们在消息处理器的控制下缓冲要被传输到消息RAM的数据和来自消息RAM的数据，避免了主机访问和消息接收/发送之间的冲突。
地址0x0000-0x07FF专用于客户专用目的。与这些地址相关的所有功能位于客户CPU的接口中。位于地址0x0010和0x0014的测试寄存器仅仅在4.3专用寄存器的状况下是可写的。
根据如下面的表10所述的方案来分配消息缓冲器。可用的消息缓冲器的数目N是根据配置的消息缓冲器的有效载荷长度来确定的，并且可以在16(254数据字节)到最大64(56数据字节)之间变化。
消息缓冲器被分成三个连续的组·静态缓冲器 -用于静态片段的发送/接收缓冲器·动态缓冲器 -用于动态片段的发送/接收缓冲器·FIFO缓冲器 -接收FIFO消息缓冲器分隔配置可以在CONFIG状态中仅仅通过编程消息RAM配置寄存器而改变。分配给静止片段的消息缓冲器组开始于消息缓冲器0并结束于分配给动态片段的第一个消息缓冲器之前。
保持了在消息处理器配置寄存器2中的SFID[9:0]所配置的关键时隙ID的消息缓冲器专用于保持启动/同步帧，如果节点是启动/同步节点(由SUC配置寄存器1中的TXST和TXSY配置)或单时隙帧。
分配给动态片段的消息缓冲器组开始于最后的静态缓冲器之后，并结束于FIFO缓冲器之前。没有分配给静态片段或动态片段的所有消息缓冲器被连接在单个FIFO缓冲器中。FIFO缓冲器组开始于最后的动态缓冲器之后。如果所有可用的消息缓冲器被分配给静态片段和/或动态片段，那么就没有FIFO缓冲器。
表10消息缓冲器的分配


表11E-Ray寄存器表示图4.2用户寄存器从0x0000到0x000F的地址空间用于用户专用寄存器。如果被执行，这些寄存器位于用户CPU接口块中。在具体的用户CPU接口规范文档中能够找到该描述。
4.3专用寄存器4.3.1测试寄存器1(TEST1)测试寄存器1保持了控制位来配置E-Ray模块的测试模式。对这个寄存器的写访问仅仅在WRTEN位被设置时是可能的。
WRTEN写测试寄存器激活激活对测试寄存器的写访问。为了将位从‘0’设置到‘1’，测试模式键必须按照4.3.3锁寄存器(LCK)中的定义来写。当WRTEN被保持在‘1’而寄存器的其他位被改变时，不需要未锁序列。该位能够在任何时候被复位为“0”。
1＝对测试寄存器的写访问被激活0＝对测试寄存器的写访问被禁止TMC[2:0]测试模式控制000＝普通操作模式，默认001＝RAM测试模式-E-Ray模块的所有RAM块可以被主机CPU直接访问。这个模式用来在生产测试期间激活对嵌入式RAM块的测试。
010＝回送模式-在回送模式中，E-Ray模块工作在异步传输模式并将它自己的被传输的信息作为接收的信息并将它们存储(如果它们通过接受过滤)到第一匹配接收缓冲器中。
011＝I/O测试模式-输出管脚eray_txd1，eray_txd2，eray_txen1_n，eray_txen2_n，eray_arm，eray_bgt，eray_mt被驱动到由比特TXA，TXB，TXENA，TXENB，ARM，BGT，MT所定义的值。用于输入管脚eray_rxd1，eray_rxd2，eray_bge1，eray_bge2的值能够从寄存器比特RXA，RXB，BGEA，BGEB中读出。
100..111＝未用-映射到普通操作模式。
下面的测试寄存器1位被用来通过驱动/读出相应管脚而测试到物理层的接口(连通性测试)。
RXA监控信道A接收管脚
0＝eray_rxd1＝′0′1＝eray_rxd1＝′1′RXB监控信道B接收管脚0＝eray_rxd2＝′0′1＝eray_rxd2＝′1′TXA信道A发送管脚的控制0＝eray_txd1管脚驱动‘0’1＝eray_txd1管脚驱动‘1’TXB信道B发送管脚的控制0＝eray_txd2管脚驱动‘0’1＝eray_txd2管脚驱动‘1’TXENA信道A发送激活管脚的控制0＝eray_txen1_n管脚驱动‘0’1＝eray_txen1_n管脚驱动‘1’TXENB信道B发送激活管脚的控制0＝eray_txen2_n管脚驱动‘0’1＝eray_txen2_n管脚驱动‘1’BGEA监控信道A总线监护器激活管脚0＝eray_bge1＝′0′1＝eray_bge1＝′1′BGEB监控信道B总线监护器激活管脚0＝eray_bge2＝′0′1＝eray_bge2＝′1′ARM总线监护器ARM管脚的控制0＝eray_arm管脚驱动‘0’1＝eray_arm管脚驱动‘1’BGT总线监护器标记管脚的控制0＝eray_bgt管脚驱动‘0’1＝eray_bgt管脚驱动‘1’MT总线监护器宏标记管脚的控制0＝eray_mt管脚驱动‘0’1＝eray_mt管脚驱动‘1’
异步传输模式(ATM)异步传输模式状态通过将“1100”写入SUC配置寄存器1(CHI命令ATM)的CHI命令矢量CMD[3:0]中而被输入，同时CC处于CONFIG状态而测试寄存器1中的位WRTEN被设置为‘1’。当在任何其他状态被呼叫或位WRTEN没有被设置时，CMD[3:0]将被复位为“0000”＝command_no_valid。
异步传输模式状态通过将“0001”(CHI命令CONF 1G)写入SUC配置寄存器1的CHI命令矢量CMD[3:0]中而被丢弃。CC状态中的POCS[5:0]和差错矢量将显示“00 1000”，同时E-Ray模块处于ATM模式。
在ATM模式中，FlexRay帧的发送通过将相应消息缓冲器的号码写到输入缓冲器命令请求寄存器而被触发，同时输入缓冲器命令屏蔽寄存器中的位STXR被设置为‘1’。在这个模式中，唤醒，启动和时钟同步被旁路。
回送模式回送模式状态通过将“1101”写入SUC配置寄存器1的CHI命令矢量CMD[3:0]中(CHI命令LOOP_BACK)而被输入，同时CC处于CONFIG状态而测试寄存器1中的位WRTEN被设置为‘1’。当在任何其他状态被呼叫或位WRTEN没有被设置时，CMD[3:0]将被复位为“0000”＝command_not_valid。
回送模式通过将“0001”(CHI命令CONFIG)写入SUC配置寄存器1的CHI命令矢量CMD[3:0]中而被丢弃。CC状态中的POCS[5:0]和差错矢量将显示“00 1001”，同时E-Ray模块处于回送模式。
>>>回送模式的描述<<<
4.3.2测试寄存器2(TEST2)测试寄存器2保持E-Ray模块嵌入式RAM块的RAM测试所需的所有位。对这个寄存器的写访问仅仅在测试寄存器1中的位WRTEN被设置时是可能的。
RS[2:0]RAM选择在RAM测试模式中，被RS[2:0]选择的RAM块被映射到模块地址0x400到7FF(1024字节地址)。
000＝输入缓冲RAM 1001＝输入缓冲RAM 2010＝输出缓冲RAM 1011＝输出缓冲RAM 2100＝瞬态缓冲RAM A101＝瞬态缓冲RAM A B110＝消息RAM111＝未用SSEL[2:0]片段选择为了激活对整个消息RAM(4608字节地址)的访问，消息RAM被分段。
000＝对RAM字节0000h到03FFh的访问被激活001＝对RAM字节0400h到07FFh的访问被激活010＝对RAM字节0800h到0BFFh的访问被激活011＝对RAM字节0C00h到0FFFh的访问被激活100＝对RAM字节1000h到11FFh的访问被激活101..111＝未用WRPB写校验位校验位的值被写到所选的RAM位置RDPB读校验位从所选的RAM位置读出校验位的值
4.3.2.1 RAM测试模式在RAM测试模式(TMC[2:0]＝″001″)中，为了直接RD/WR访问，而由计划的RS[2:0]选择七个RAM块中的一个给相应的值。
000IBF1＝输入缓冲RAM001IBF2＝输入缓冲描影RAM010OBF1＝输出缓冲RAM011OBF2＝输出缓冲描影RAM100TBF1＝瞬态缓冲RAM A101TBF2＝瞬态缓冲RAM B110MBF＝消息RAM为了外部访问，所选的RAM块被映射到地址空间400h到7FF(1024字节地址或256字地址)。
由于消息RAM的长度超过了可用地址空间，消息RAM被分成1024字节的片段。该片段能够被测试寄存器2中的计划的SSEL[2:0]所选择。
图7对E-Ray RAM块的测试模式访问4.3.3锁寄存器(LCK)锁寄存器是只写的。读寄存器将返回0x0000。
CLK[7:0]配置锁键为了通过写入SUC配置寄存器1中的CMD[3:0]而离开CONFIG状态，写操作之前必须直接是对配置锁键的两个相连的写访问。如果这个写顺序被到其他位置的读访问或写访问打断，那么CC保留在CONFIG状态中而该顺序必须被重复。
第一次写0xCE＝0b1100 1110第二次写0x31＝0b0011 0001TMK[7:0]测试模式键为了将测试寄存器中的位WRTEN写为‘1’，写操作之前必须直接是对测试模式键的两个相连的写访问。如果这个写顺序被到其他位置的读访问或写访问打断，那么位WRTEN不被设置为‘1’而该顺序必须被重复。
第一次写0x75＝0b0111 0101第二次写0x8A＝0b1000 10104.4中断寄存器4.4.1差错中断寄存器(EIR)当CC检测到所列的差错状况之一时该标志被设置。它们保留设定直到主机清除它们。将‘1’写到相应的比特位置就将一个标志清除了。在标志上写入‘0’没有效果。硬复位也清除了寄存器。
PEMC POC差错模式被改变每当被CC状态中的ERRM[1:0]信令的差错模式这个标志被设置并且差错矢量寄存器被改变。
1＝差错模式被改变0＝差错模式未被改变CNV命令无效该标志信令了由于非法的CHI命令SUC配置寄存器1中的CHI命令矢量CMD[3:0]被复位为″0000″。
1＝非法的CHI命令被发现
0＝没有非法的CHI命令被发现NSF没有同步帧被接收该标志指示了在上一个通信周期期间没有同步帧被接收。每个通信周期的同步帧的最小数目是2。
1＝在上一个通信周期内没有同步帧被接收0＝在上一个通信周期内有一个或多个同步帧被接收MSF同步帧的最大数目被超过该标志指示了接收的同步帧的数目超过了每个通信周期的同步帧的最大数目，该数目由GTU配置寄存器2中的SNM[3:0]所配置。
1＝接收的同步帧的数目超过了被配置的数目0＝接收的同步帧的数目在被配置的范围内CCF时钟校正失败每当下面的差错中的一个出现了，该标志在周期的结尾被设置。
·丢弃比率校正信号·丢弃偏差校正信号·时钟校正失败的计数停止在15·达到时钟校正的限度时钟校正状态在时钟校正状态寄存器1中被监控。CCF的复位也将清除掉时钟校正状态寄存器1中的CCLR标志。
1＝时钟校正失败0＝无时钟校正差错SCE时隙配置差错该标志指示了到主机的时隙配置差错。当从消息RAM读出帧ID并检测到时隙配置差错(见5.11消息处理)时，那么由消息处理器来设置该标志。
1＝检测到时隙配置差错0＝没检测到时隙配置差错PERR奇偶检验误差该标志指示了到主机的奇偶检验误差。当在从RAM块中的一个读信息时检测到奇偶检验误差时，(见4.8.3消息处理器状态(MHDS)消息处理器状态寄存器)，由CC的奇偶校验逻辑来设置该标志。
1＝检测到奇偶检验误差
0＝未检测到奇偶检验误差信道专用差错标志BCEA位编码/CRC差错信道A1＝在信道A上检测到位编码，报头CRC或帧CRC差错0＝未检测到位编码，报头CRC或帧CRC差错SMA时隙失配信道A当成功接收的消息的帧ID不同于当前时隙时，这个位将被设置。在通信周期的两个部分中该差错被检测到。在通信周期的静止片段中，时隙是当前静态时隙。在通信周期的动态片段中，时隙是当前动态时隙。
1＝在信道A上检测到时隙失配0＝未检测到时隙失配CCMA周期计数器失配信道A1＝在信道A上检测到周期计数器失配0＝未检测到周期计数器失配LMA长度失配信道A1＝在信道A上检测到长度失配0＝未检测到长度失配USA未被接受的符号信道A1＝信道A上的未被接受的符号0＝信道A上没有未被接受的符号SVA静音违反信道A当信道A上出现静音违反时这个位将被设置。
1＝在信道A上已检测到静音违反0＝在信道A上未检测到静音违反SMEA BG进度监控差错信道A该标志指示了信道A上到主机的总线监护器进度监控违反。
1＝在信道A上已检测到总线监护器进度监控差错0＝未检测到总线监护器进度监控差错WSCA唤醒符号冲突指示信道A该标志指示了信道A上到主机的唤醒符号冲突。
1＝在信道A上检测到唤醒符号冲突
0＝在信道A上未检测到唤醒符号冲突BCEB位编码/CRC差错信道B1＝在信道B上检测到位编码，报头CRC或帧CRC差错0＝未检测到位编码，报头CRC或帧CRC差错SMB时隙失配信道B当成功接收的消息的帧ID不同于当前时隙时，这个位将被设置。在通信周期的两个部分中该差错被检测到。在通信周期的静止片段中，时隙是当前静态时隙。在通信周期的动态片段中，时隙是当前小时隙。
1＝在信道B上检测到时隙失配0＝未检测到时隙失配CCMB周期计数器失配信道B1＝在信道B上检测到周期计数器失配0＝未检测到周期计数器失配LMB长度失配信道B1＝在信道B上检测到长度失配0＝未检测到长度失配USB未接受的符号信道B1＝信道B上的未被接受的符号0＝信道B上没有未被接受的符号SVB静音违反信道B当信道B上出现静音违反时这个位将被设置。
1＝在信道B上已检测到静音违反0＝在信道B上未检测到静音违反SMEB BG进度监控差错信道B该标志指示了信道B上到主机的总线监护器进度监控违反。
1＝在信道B上检测到总线监护器进度监控差错0＝未检测到总线监护器进度监控差错WSCB唤醒符号冲突指示信道B该标志指示了信道B上到主机的唤醒符号冲突。
1＝在信道B上检测到唤醒符号冲突0＝在信道B上未检测到唤醒符号冲突
4.4.2状态中断寄存器(SIR)当相应事件出现时由CC设置这些标志。它们保留了设置直到主机清除它们。如果被激活，这些位中的一个被设置时中断是未处理的。将‘1’写到相应的比特位置就将一个标志清除了。写“0”对标志没有影响。硬复位也将清除寄存器。
WST唤醒状态每当CC状态中的唤醒状态矢量WSV[2:0]和差错矢量寄存器被改变时，这个标志被设置。
1＝改变唤醒状态0＝未改变唤醒状态CAS冲突避免符号当CAS被接收时这个标志被CC设置。
1＝接收CAS符号0＝未接收CAS符号CYCS周期起始中断当通信周期开始时由CC设置这个标志。
1＝启动通信周期0＝未启动通信周期TXI发送中断成功的帧传输后由CC设置这个标志。
1＝至少一个帧被成功地发送0＝没有帧被发送RXI接收中断当帧被接收并被存储在专用的接收缓冲器中的一个中时由CC设置这个标志。
1＝至少一个接收缓冲器是满的0＝所有接收缓冲器是空的RFNE接收FIFO不空当帧被接收并被存储在FIFO缓冲器中时由CC设置这个标志。
1＝接收FIFO不空0＝接收FIFO是空的RFO接收FIFO超限当检测到接收FIFO超限时由CC设置这个标志。
1＝已检测到接收FIFO超限0＝未检测到接收FIFO超限NMVC网络管理矢量被改变这个中断标志指示了主机可见的网络管理矢量中的变化。
1＝网络管理矢量改变0＝网络管理矢量未改变TI0计时器中断0每当计时器中断0配置寄存器中计划的状况被满足时，这个标志被设置。管脚eray_tint0也指示了计时器中断0。
1＝出现计时器中断00＝无计时器中断0TI1计时器中断1每当计时器中断1配置寄存器中计划的状况被满足时，这个标志被设置。管脚eray_tint1也指示了计时器中断1。
1＝出现计时器中断10＝无计时器中断1TIBC传输输入缓冲器完成每当从输入缓冲器到消息RAM的数据传输已完成和输入缓冲器命令请求寄存器中的位IBSYS已被消息处理器复位时，这个标志被设置。
1＝输入缓冲器和消息RAM之间的传输完成了0＝由于位被复位而没有传输完成
TOBC传输输出缓冲器完成每当从消息RAM到输出缓冲器的数据传输已完成和输出缓冲器命令请求寄存器中的位OBSYS已被消息处理器复位时，这个标志被设置。
1＝消息RAM和输出缓冲器之间的传输完成了0＝由于位被复位而没有传输完成SWE停止监视事件如果被位于停止监视寄存器中的各个控制位激活，在管脚eray_stpwt上检测到的边缘将产生停止监视事件1＝停止监视事件发生0＝没有停止监视事件信道专用状态标志WUSA唤醒符号信道A当在信道A接收到唤醒符号时，CC设置这个标志。
1＝信道A上有唤醒符号0＝信道A上无唤醒符号MTSA在信道A上接收到MTS(vSS！ValidMTSA)在最后的符号窗口期间在信道A上接收媒体访问测试符号。对符号窗口末的每一信道由CC更新。
1＝在信道A上接收MTS符号0＝未接收MTS符号WUSB唤醒符号信道B当在信道B接收到唤醒符号时，CC设置这个标志。
1＝唤醒符号信道B0＝信道B上无唤醒符号MTSB在信道B上接收MTS(vSS！ValidMTSB)在最后的符号窗口期间在信道B上接收的媒体访问测试符号。对符号窗口末的每个信道由CC更新。
1＝在信道B上接收的MTS符号0＝未接收MTS符号
4.4.3差错中断线选择(EILS)差错中断线选择寄存器中的设置给两个模块中断线(eray_int0或eray_int1)之一分配由具体差错中断标志产生的中断。
PEMCL POC差错模式改变的中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断CNVL命令无效中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断NSFL没有同步帧被接收的中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断MSFL同步帧的最大数目被超过中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断CCFL时钟校正失败中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断SCEL时隙配置差错中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断PERRL奇偶检验误差中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断BCEAL位编码/CRC差错信道A中断线
1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断SMAL时隙失配信道A中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断CCMAL周期计数器失配信道A中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断LMAL长度失配信道A中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断USAL未被接受的符号信道A中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断SVAL静音违反信道A中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断SMEAL BG进度监控差错信道A中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断WSCAL唤醒符号冲突指示符信道A中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断BCEBL位编码/CRC差错信道B中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断SMBL时隙失配信道B中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断CCMBL周期计数器失配信道B中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断
LMBL长度失配信道B中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断USBL未被接受的符号信道B中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断SVBL静音违反信道B中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断SMEBL BG进度监控差错信道B中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断WSCBL唤醒符号冲突指示符信道B中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断4.4.4状态中断线选择(SILS)状态中断线选择寄存器中的设置给两个模块中断线(eray_int0或eray_int1)之一分配由具体差错中断标志产生的中断。
WSTL唤醒状态中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断CASL冲突避免符号中断线1＝分配给中断线eray_int1的中断
0＝分配给中断线eray_int0的中断CYCL周期起始中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断TXIL发送中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断RXIL接收中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断RFNEL接收FIFO非空中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断RFOL接收FIFO超限中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断NMVCL网络管理矢量改变的中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断TI0L计时器中断0线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断TI1L计时器中断1线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断TIBCL传输输入缓冲器完成的中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断TOBCL传输输出缓冲器完成的中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断SWEL停止监视事件中断线
1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断WUSAL唤醒符号信道A中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断MTSAL媒体访问测试符号信道A中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断WUSBL唤醒符号信道B中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断MTSBL媒体访问测试符号信道B中断线1＝分配给中断线eray_int1的中断0＝分配给中断线eray_int0的中断4.4.5差错中断激活设置/复位(EIES，EIER)在差错中断激活寄存器中的设置确定差错中断寄存器中的哪个状态的改变将导致中断。通过写到地址0x0030来设置激活位以及通过写到地址0x0034来复位激活位。写入‘1’设置/复位具体激活位，而‘0’无效。
PEMCE POC差错模式改变的中断激活1＝协议差错模式改变的中断被激活0＝中断被禁止CNVE命令无效中断激活
1＝命令无效中断激活0＝中断被禁止NSFE没有同步帧被接收的中断激活1＝没有同步帧被接收中断被激活0＝中断被禁止MSFE同步帧的最大数目被超过的中断激活1＝同步帧的最大数目被超过的中断被激活0＝中断被禁止CCFE时钟校正失败中断激活1＝时钟校正失败中断被激活0＝中断被禁止SCEE时隙配置差错中断激活1＝时隙配置差错中断被激活0＝中断被禁止PERRE奇偶检验误差中断激活1＝奇偶检验误差中断被激活0＝中断被禁止BCEAE位编码/CRC差错信道A中断激活1＝位编码/CRC差错信道A中断被激活0＝中断被禁止SMAE时隙失配信道A中断激活1＝时隙失配信道A中断被激活0＝中断被禁止CCMAE周期计数器失配信道A中断激活1＝周期计数器失配信道A中断被激活0＝中断被禁止LMAE长度失配信道A中断激活1＝长度失配信道A中断被激活0＝中断被禁止USAE未被接受的符号信道A中断激活1＝不被接受的符号信道A中断被激活0＝中断被禁止
SVAE静音违反信道A中断激活1＝静音违反信道A中断被激活0＝中断被禁止SMEAE BG进度监控差错信道A中断激活1＝BG进度监控差错信道A中断被激活0＝中断被禁止WSCAE唤醒冲突指示符信道A中断激活1＝唤醒冲突指示符信道A中断被激活0＝中断被禁止BCEBE位编码/CRC差错信道B中断激活1＝位编码/CRC差错信道B中断被激活0＝中断被禁止SMBE时隙失配信道B中断激活1＝时隙失配信道B中断被激活0＝中断被禁止CCMBE周期计数器失配信道B中断激活1＝周期计数器失配信道B中断被激活0＝中断被禁止LMBE长度失配信道B中断激活1＝长度失配信道B中断被激活0＝中断被禁止USBE未被接受的符号信道B中断激活1＝未被接受的符号信道B中断被激活0＝中断被禁止SVBE静音违反信道B中断激活1＝静音违反信道B中断被激活0＝中断被禁止SMEAE BG进度监控差错信道B中断激活1＝进度监控差错信道B中断被激活0＝中断被禁止WSCAE唤醒冲突指示符信道B中断激活1＝唤醒冲突指示符信道B中断被激活
0＝中断被禁止4.4.6状态中断激活设置/复位(SIES，SIER)在状态中断激活寄存器中的设置确定状态中断寄存器中的哪些状态的改变将导致中断。通过写到地址0x0038来设置激活位以及通过写到地址0x003C来复位激活位。写入‘1’设置/复位具体激活位，而‘0’无效。
WSTE唤醒状态中断激活1＝唤醒状态中断被激活0＝中断被禁止CASE冲突避免符号中断激活1＝冲突避免符号中断被激活0＝中断被禁止CYCSE周期起始中断激活1＝周期起始中断被激活0＝中断被禁止TXIE发送中断激活1＝发送中断被激活0＝中断被禁止RXIE接收中断激活1＝接收中断被激活0＝中断被禁止RFNEE接收FIFO非空中断激活1＝接收FIFO非空中断被激活
0＝中断被禁止RFOE接收FIFO超限中断激活1＝接收FIFO超限中断被激活0＝中断被禁止NMVCE网络管理矢量被改变中的断激活1＝网络管理矢量被改变的中断被激活0＝中断被禁止TI0E计时器中断0激活1＝计时器中断0被激活0＝中断被禁止TI1E计时器中断1激活1＝计时器中断1被激活0＝中断被禁止TIBCE传输输入缓冲器完成的中断激活1＝传输输入缓冲器完成的中断被激活0＝中断被禁止TOBCE传输输出缓冲器完成的中断激活1＝传输输出缓冲器完成的中断被激活0＝中断被禁止SWEE停止监视事件中断激活1＝停止监视事件中断被激活0＝中断被禁止WUSAE唤醒符号信道A中断激活1＝唤醒符号信道A中断被激活0＝中断被禁止MTSAE在信道A上接收的MTS中断激活1＝在信道A上接收的MTS中断被激活0＝中断被禁止WUSAE唤醒符号信道B中断激活1＝唤醒符号信道B中断被激活0＝中断被禁止MTSBE在信道B上接收的MTS中断激活
1＝在信道B上接收的MTS中断被激活0＝中断被禁止4.4.7中断线激活(ILE)两个到主机CPU的中断线(eray_int0，eray_int1)中的每个能够被编程位EINT0和EINT1分开地激活/禁止。
EINT0激活中断线01＝激活中断线eray_int00＝禁止中断线eray_int0EINT1激活中断线11＝激活中断线eray_int10＝禁止中断线eray_int14.4.8计时器0配置(T0C)绝对计时器。根据周期计数和宏标记，指定计时器0中断出现时的时间点。当计时器0中断被认定时，输出信号eray_tint0在一个宏标记期间被设置为‘1’。
只要POC处于NORMAL_ACTIVE状态或NORMAL_PASSIVE状态，计时器0是活跃的。当除了在NORMAL_ACTIVE状态和NORMAL_PASSIVE状态之间转换以外而离开这两个状态时，计时器0是停用的。
在计时器的重新配置前，计时器必须通过将位T0RC写为‘0’而被首先停机。
T0RC计时器0运行控制1＝计时器0运行0＝计时器0停机T0MS计时器0模式选择1＝连续模式0＝单发(Single-shot)模式T0CC[6:0]计时器0周期码7-位计时器0周期码确定用于产生计时器0中断的周期集。对于周期码配置的详细情况见5.7.4周期计数器过滤。
T0MO[13:0]计时器0宏标记偏移从出现中断的周期开端来配置宏标记偏移。计时器0中断出现在周期集中的每个周期的这个偏移处。
4.4.9计时器1配置(T1C)相对计时器。在指定数目的宏标记过去后，通过将输出信号eray_tint1在一个宏标记期间被设置为‘1’，计时器中断1被认定。
只要POC处于NORMAL_ACTIVE状态或NORMAL_PASSIVE状态，计时器1是活跃的。当除了在NORMAL_ACTIVE状态和NORMAL_PASSIVE状态之间转换以外而离开这两个状态时，计时器1是停用的。
在计时器的重新配置前，计时器必须通过将位T1RC写为‘0’而被首先停机。
T1RC计时器1运行控制1＝计时器1运行0＝计时器1停机T1MS计时器1模式选择1＝连续模式0＝单发模式T1MC[13:0]计时器1宏标记计数当达到配置的宏标记计数时，产生计时器1中断。有效值是2到16,383MT。
4.4.10停止监视寄存器(STPW)通过管脚eray_stpwt上的上升沿或下降沿或通过主机将位SWT写为‘1’可以产生停止监视事件。在停止监视事件，实际周期计数器和宏标记值被保存在停止监视寄存器中并能够被主机读出。
ESW激活停止监视在单发模式中，在停止监视事件出现后这个位被复位。
1＝激活停止监视0＝禁止停止监视
SWMS停止监视模式选择1＝连续模式0＝单发模式EDGE停止监视触发器边沿选择1＝上升沿0＝下降沿SWT软件触发器当主机将这个位写为‘1’时，产生停止监视事件。为了产生下一个停止监视事件，主机必须再次将这个位写为‘1’。仅当ESW＝‘0’时，该位可写。
1＝产生停止监视事件0＝未产生停止监视事件SCCV[5:0]停止的周期计数器值停止监视事件出现时周期计数器的状态。有效值是0到63。
SMTV[13:0]停止的宏标记值停止监视事件出现时宏标记计数器的状态。有效值是0到16,000。
注意位ESW和SWT不能被同时设置为‘1’。在这种情况下，写访问被忽略，这两个位保持它们以前的值。
4.5 CC控制寄存器这个部分列举了由CC提供来允许主机控制CC运行的寄存器。当CC不处于CONFIG状态时，绝大部分配置数据不能被主机改变。当从硬件复位进入CONFIG状态时或从HALT状态进入CONFIG状态时配置数据被复位。如果主机想CC离开CONFIG状态，主机必须如同4.3.3锁寄存器(LCK)中所描述的那样进行。
标有星号*的所有位仅在CONFIG状态能够被更新！4.5.1 SUC配置寄存器1(SUCC1)
CMD[3:0]CHI命令矢量主机可以在任何时刻写任何CHI命令，但是仅在某种状况激活某些命令。如果命令不被激活，也将不会被执行而CHI命令矢量CMD[3:0]将被复位为“0000”＝command_not_valid。保留的CHI命令属于硬件测试功能以及在普通模式不被激活。
0000＝command_not_valid0001＝CONFIG0010＝READY0011＝WAKEUP0100＝RUN0l01＝ALL_SLOTS0110＝HALT0111＝FREEZE1000＝SEND_MTS1001＝ALLOW_COLDSTART1010＝RESET_STATUS_INDICATORS1011＝MONITOR_MODE1100＝保留1101＝保留1110＝保留1111＝保留CHI命令将触发下面的动作command_not_valid在任何状态没有作用。当由于非法命令CMD[3:0]被复位为″0000″时，差错中断寄存器中的位CNV被设置，以及如果被激活则产生中断。
CONFIG当在状态MONITOR或READY时被呼叫则进到状态CONFIG。当在HALT状态被呼叫时，该命令之前必须是命令RESET_STATUS_INDICATORS以复位位于CC状态和差错矢量寄存器中的状态标志DCREQ，否则状态CMD[3:0]将被复位为“0000”＝command_not_valid。当在任何其他状态被呼叫时，CMD[3:0]将被复位为“0000”＝command_not_valid。
READY当在状态CONFIG，NORMAL_ACTIVE，NORMAL_PASSIVE，STARTUP，或WAKEUP中被呼叫时则进到状态READY。当在任何其他状态被呼叫时，CMD[3:0]将被复位为“0000”＝command_not_valid。
WAKEUP当在状态READY被呼叫时则进到状态WAKEUP。如果位SWU被设置为‘1’时，CC转换到WAKEUP_SEND状态并发送唤醒图样。当在任何其他状态被呼叫时，CMD[3:0]将被复位为“0000”＝command_not_valid。
RUN当在状态READY被呼叫时则进到状态STARTUP。当在任何其他状态被呼叫时，CMD[3:0]将被复位为“0000”＝command_not_valid。
ALL_SLOTS当在状态NORMAL_ACTIVE或NORMAL_PASSIVE被呼叫时则在下一个end_of_cycle成功的启动/集成之后离开单时隙模式。当在任何其他状态被呼叫时，CMD[3:0]将被复位为“0000”＝command_not_valid。
HALT当在状态NORMAL_ACTIVE或NORMAL_PASSIVE被呼叫时则在下一个end_of_cycle进到状态HALT。当在任何其他状态被呼叫时，CMD[3:0]将被复位为“0000”＝command_not_valid。
FREEZE进到状态HALT并设置在CC状态和差错矢量寄存器中的冻结状态指示符FSI位。
SEND_MTS在由MTSA，MTSB配置的信道上的接下来的周期的符号窗口期间发送单个MTS符号。
ALLOW_COLDSTART
复位CSI位来激活节点的冷启动。
RESET_STATUS_INDICATORS复位位于CC状态和差错矢量寄存器中的状态标志CSNI，CSAI，SMRI，和DCREQ。
MONITOR_MODE当在状态CONFIG被呼叫时则进到状态MONITOR_MODE。在这个状态中CC能够接收FlexRay帧和CAS/MTS符号。也能够检测编码差错。接收的帧的时间完整性不被检查。这个状态的目的是在FlexRay网络启动失败情况下的调试目的。当在任何其他状态被呼叫时，CMD[3:0]将被复位为“0000”＝command_not_valid。
注意·在MONITOR_MODE状态，精选的第一有效机制被禁止。这个意味着接收消息缓冲器仅仅被配置来在一个信道上接收。
·当CC已经在被请求状态而应用状态改变命令时，将不再复位CMD[3:0]为command_not_valid。
TXST键隙中的传输启动帧(pKeySlotUsedForStartup)定义键隙是否用于传输启动帧。
1＝键隙用于传输启动帧0＝键隙中不传输启动帧TXSY键隙中的传输同步帧(pKeySlotUsedForSync)定义键隙是否用于传输同步帧。
1＝键隙用于传输同步帧0＝键隙中不传输同步帧CSI冷启动约束(vCoMStartInhibit)这个位禁止冷启动节点开始冷启动。位CSI仅仅在CONFIG状态能够被设置。在任何时刻通过将″1001″写入CMD[3:0]来复位CSI。
1＝禁止节点冷启动0＝激活节点冷启动CSA[4:0]冷启动尝试(gColdStartAttempts)配置尝试的最大数目，该尝试是在没有从其他节点接收任何有效应答的情况下冷启动节点被允许尝试启动网络。仅在CONFIG状态能够被修改。在一组节点中的每一个中必须是相同的。有效值是2到31。
PTA[4:0]被动到主动(pAllowPassiveToActive)定义连续的偶/奇周期对的数目，该周期对必须在CC被允许从NORMAL_PASSIVE状态转变到NORMAL_ACTIVE状态之前具有有效时钟校正期限。如果设置为″00000″，CC不被允许从NORMAL_PASSIVE状态转变到NORMAL_ACTIVE状态。仅在CONFIG状态能够被修改。有效值是0到31个偶/奇周期对。
WUCS唤醒信道选择(pWakeupChannel)对于这个位，主机选择信道，在该信道上CC发送唤醒格式。当不在CONFIG状态时，CC忽略任何尝试来改变这个位的状态。
1＝在信道B发送唤醒格式0＝在信道A发送唤醒格式TSM发送时隙模式(pSingleSlotEnabled)在启动完成后，所选的传输时隙模式被输入。在SINGLE时隙模式，CC仅可以在预先配置的键隙中传输。这个缝隙由位于MHD配置寄存器2中的同步帧ID SFID[10:0]来定义。在ALL时隙模式中，CC可以在所有时隙中发送。该位仅能够在CONFIG状态中被设置。当主机通过写入CMD[3:0]＝″0101″而成功地应用ALL_SLOTS命令时复位这个位。
1＝SINGLE时隙模式0＝ALL时隙模式HCSE由于时钟同步差错的停机(pAllowHaltDueToClock)控制CC对时钟同步差错的反应。这个位仅能够在CONFIG状态中被修改。
1＝CC将进入HALT状态0＝CC将进入/保留在NORMAL_PASSIVE状态CF周期过滤当这个位被主机设置时，CC为所有发送，接收和FIFO缓冲器申请配置的周期计数器过滤。当不在CONFIG状态时CC忽略任何尝试来改变这个位的状态。在一组的所有节点中的每一个中应被相同地配置。
1＝激活周期计数器过滤
0＝禁止周期计数器过滤MTSA为MTS发送选择信道A如果通过将″1010″写入CMD[3:0]而请求，这个位为MTS符号发送选择信道A。该标志根据默认值来复位以及仅在CONFIG状态被修改。
1＝为MTS发送选择的信道A0＝不为MTS发送选择的信道AMTSB为MTS发送选择信道B如果通过将″1010″写入CMD[3:0]而请求，这个位为MTS符号发送选择信道B。该标志根据默认值来复位以及仅在CONFIG状态被修改。
1＝为MTS发送选择信道B0＝不为MTS发送选择信道BCCHA连接到信道A(pChannels)配置该节点是否连接到信道A。
1＝节点连接到信道A0＝不连接到信道ACCHB连接到信道B(pChannels)配置该节点是否连接到信道B。
1＝节点连接到信道B0＝不连接到信道B4.5.2 SUC配置寄存器2(SUCC2)CC仅在CONFIG状态接受寄存器的修改。

LT[20:0]侦听超时(pdListenTimeout)配置启动和唤醒侦听超时的上限。有效值是1444到1,283,846μT。
LTN[3:0]侦听超时噪音(gListenNoise)在表示为多个串恒定的pdListenTimeout的噪音存在情况下，配置启动和唤醒侦听超时的上限。这个值由硬件来解释为大于在这里使用的被编程的值。在一组的所有节点中必须是相同的。有效值是2到16。
4.5.3 PRT配置寄存器1(PRTC1)CC仅在CONFIG状态接受寄存器的修改。
TSST[3:0]传输起始序列发送器(gdTSSTransmitter)根据比特时间(1比特时间＝4μT＝100ns@10Mbps)来配置传输起始序列(TSS)的持续时间。在一组的所有节点中必须是相同的。有效值是5到1 5比特时间。
BRP[1:0]波特率预定标器(gdSampleClockPeriod，pSamplePerMicrotick)波特率预定标器配置FlexRay总线上的波特率。下面所列举的波特率对于采样时钟eray_sclk＝80MHz有效。
00＝10MBit/s01＝5MBit/s10＝2.5MBit/s11＝1.25MBit/sRXW[8:0]唤醒符号接收窗口长度(gdWakeupSymbolRxWindow)配置窗口长度，在该窗口长度中符号为了接收器将符号识别为唤醒而必须在多倍比特时间内被接收。在一组节点中的每一个中必须是相同的。有效值是76到301比特时间。
RWP[5:0]Tx唤醒格式的重复(pWakeupPattern)配置Tx唤醒符号的重复(序列)的次数。这个值由硬件来解释使得使用大于在这里被编程的值。有效值是2到63。
4.5.4 PRT配置寄存器2(PRTC2)CC仅在CONFIG状态接受寄存器的修改。
RXI[5:0]唤醒符号接收空闲(gdWakeupSymbolRxIdle)为了接收器将符号识别为唤醒而配置在多倍比特时间内的空闲/隐性高水平的RXLnimum持续时间。在一组中的所有节点中必须是相同的。有效值是14到59比特时间。
RXL[5:0]唤醒符号接收低(gdWakeupSymbolRxLow)为了接收器将符号识别为唤醒而配置在多倍比特时间内的实际低水平的最小持续时间。在一组的所有节点中必须是相同的。有效值是14到59比特时间。
TXI[7:0]唤醒符号发送空闲(gdWakeupSymbolTxIdle)配置在多倍比特时间内的唤醒符号的空闲/高水平的持续时间。在一组的所有节点中必须是相同的。有效值是45到180比特时间。
TXL[5:0]唤醒符号发送低(gdWakeupSymbolTxLow)配置在多倍比特时间内的唤醒符号的实际低水平的持续时间。在一组的所有节点中必须是相同的。有效值是15到60比特时间。
4.5.5 MHD配置寄存器1(MHDC1)CC仅在CONFIG状态接受寄存器的修改。
SFDL[6:0]静态帧数据长度(gPayloadLengthStatic)配置用于在双字节中的静态片段中所发送的所有帧的(固定)帧长度。帧长度在一组的所有节点中必须是相同的。有效值是0到127。
SLT[12:0]最近的发送的开端(pLatestTx)在周期的动态片段中约束新帧发送之前，配置允许的最大的小时隙值。有效值是1到7992个小时隙。
4.5.6 MHD配置寄存器2(MHDC2)CC仅在CONFIG状态接受寄存器的修改。
SFID[9:0]同步帧ID(pKeySlotID)保持用于发送启动帧，同步帧，或指定的单时隙帧的时隙ID。有效值是1到1023。
4.5.7 NEM配置寄存器(NEMC)CC仅在CONFIG状态接受寄存器的修改。
WCP[3:0]无被动时钟校正的最大值(gMaxWithoutClockCorrectionPassive)定义具有丢失时钟校正期限的连续偶/奇周期对的数目，该期间将导致从NORMAL_ACTIVE状态到NORMAL_PASSIVE状态的改变。在一组的所有节点中必须是相同的。有效值是1到15周期对。
WCF[3:0]无致命时钟校正的最大值(gMaxWithoutClockCorrectionFatal)定义具有丢失时钟校正期限的连续偶/奇周期对的数目，该期间将导致从NORMAL_ACTIVE状态或NORMAL_PASSIVE状态到HALT状态的改变。在一组的所有节点中必须是相同的。有效值是1到15周期对。
NML[3:0]网络管理矢量长度(gNetworkManagementVectorLength)这些位配置NM矢量的长度。配置的长度在一组的所有节点中必须是相同的。有效值是0到12字节。
BGT[5:0]总线监护器标记配置总线监护器标记(BGT)的长度，该总线监护器标记(BGT)是由CC在多倍的CC微标记中提供给总线监护的。有效值是10到63μT。
BGD总线监护禁止指示没有总线监护可用，或总线监护被禁止。在这种情况，输入信号eray_bge1，2从不升高。
1＝BG禁止0＝BG激活DSE动态片段激活(pDynamicSegmentEnable)给BG进度监控业务指示节点可以在动态片段期间传输。
1＝动态片段中的BG进度监控模式是RELAXED
0＝动态片段中的BG进度监控模式是DISABLED4.5.8 GTU配置寄存器1(GTUC1)CC仅在CONFIG状态接受寄存器的修改。
UT[19:0]每个周期的微标记(pMicroPerCycle)配置微标记中的一组周期的持续时间。有效值是720到640,000μT。
4.5.9 GTU配置寄存器2(GTUC2)CC仅在CONFIG状态接受寄存器的修改。
MPC[13:0]每个周期的宏标记(gMacroPerCycle)配置宏标记中的一个通信周期的持续时间。周期长度在一组的所有节点中必须是相同的。有效值是12到16,000MT。
SNM[3:0]同步节点最大值(gSyncNodeMax)在具有同步帧指示符位集合的组中的帧数目的最大值。在一组的所有节点中必须是相同的。有效值是2到15。
4.5.10 GTU配置寄存器3(GTUC3)CC仅在CONFIG状态接受寄存器的修改。
UIOA[7:0]微标记初始偏移(pMicroInitialOffset[A])配置了微标记数目，它描述了由gMacroInitialOffset描述的宏标记 边界和精确次要时间参考点之间的距离。该参数基于pDelayCompensation[A]，因此必须为各个信道独立设置。有效值是0到240μT。
UIOB[7:0]微标记初始偏移(pMicroInitialOffset[B])配置了微标记数目，它描述了由gMacroInitialOffset描述的宏标记 边界和精确次要时间参考点之间的距离。该参数基于pDelayCompensation[B]，因此必须为各个信道独立设置。有效值是0到240μT。
MTIO[5:0]宏标记初始偏移(gMacroInitiaiOffset)配置了宏标记数目，它描述了由gMacroInitialOffset描述的静态时隙边界和使用初始配置的宏标记长度的次要时间参考点的关闭的宏标记边界之间的距离。在一组的所有节点中必须是相同的。有效值是1到37MT。
4.5.11 GTU配置寄存器4(GTUC4)CC仅在CONFIG状态接受寄存器的修改。
NIT[13:0]网络空闲时间起始(gMacroPerCycle-gdNIT-1)根据来自周期开始的宏标记所表示的通信周期的结尾处配置网络空闲时间NIT的起始点。在一组的所有节点中必须是相同的。有效值是10到15,998MT。
OCS[13:0]偏移校正起始(gOffsetCorrecuonStart-1)确定在NIT阶段内的偏移校正的开端，根据周期开端来计算。在一组的所有节点中必须是相同的。有效值是10到15,998MT。
4.5.12 GTU配置寄存器5(GTUC5)CC仅在CONFIG状态接受寄存器的修改。
DCA[7:0]延迟补偿信道A(pDelayCompensation[A])配置用于信道A的平均延迟补偿值。有效值是0到200μT。
DCB[7:0]延迟补偿信道B(pDelayCompensation[B])配置用于信道B的平均延迟补偿值。有效值是0到200μT。
CDD[2:0]组漂移衰减(pClusterDriftDamping)配置在时钟同步中使用的组漂移衰减值来最小化化整误差的堆积。有效值是1到20μT。
4.5.13 GTU配置寄存器6(GTUC6)CC仅在CONFIG状态接受寄存器的修改。
ASR[10:0]接受的启动范围(pdAcceptedStartupRange)在启动帧的情况下的被测量的偏差的扩展范围。有效值是0到1875μT。
MOD[10:0]最大振荡频率漂移(pdMaxDrift)在两个节点之间的最大振荡频率偏离，这两个节点在μT的一个通信周期上以不同步的时钟工作。有效值是2到1,923μT。
4.5.14 GTU配置寄存器7(GTUC7)CC仅在CONFIG状态接受寄存器的修改。
SSL[10:0]静态时隙长度(gdStaticSlot)配置宏标记中的静态时隙的持续时间。静态时隙长度在一组的所有节点中必须是相同的。有效值是5到2047MT。
NSS[9:0]静态时隙数目(gNumberOfStaticSlots)配置周期中的静态时隙数目。至少2个启动节点必须被配置来启动FlexRay网络。静态时隙数目在一组的所有节点中必须是相同的。有效值是2到1,023。
4.5.15 GTU配置寄存器8(GTUC8)CC仅在CONFIG状态接受寄存器的修改。
MSL[5:0]小时隙长度(gdMinislot)配置宏标记中的小时隙的持续时间。小时隙长度在一组的所有节点中必须是相同的。有效值是2到63MT。
NMS[12:0]小时隙数目(gNumberOfMinislots)配置周期的动态片段中的小时隙数目。小时隙数目在一组的所有节点中必须是相同的。有效值是0到7,994。
4.5.16 GTU配置寄存器9(GTUC9)CC仅在CONFIG状态接受寄存器的修改。
APO[4:0]动作点偏移(gdActionPointOffset)配置宏标记中的动作点偏移。在一组的所有节点中必须是相同的。有效值是1到31MT。
MAPO[4:0]小时动作点偏移(gdMinislotActionPointOffset)配置宏标记中的动作点偏移。在一组的所有节点中必须是相同的。有效值是1到31MT。
DSI[1:0]动态时隙空闲阶段(gdDynarmcSlotIdlePhase)
动态时隙空闲阶段的持续时间必须大于或等于空闲检测时间。在一组的所有节点中必须是相同的。有效值是1到3个小时隙。
4.5.17 GTU配置寄存器10(GTUC10)CC仅在CONFIG状态接受寄存器的修改。
MOC[12:0]最大偏移校正(pOffsetCorrectionOut)保持最大允许的偏移校正值，在规则时钟同步算法期间来使用。CC检查与最大偏移校正值相反的内部和外部偏移校正的和。有效值是1到7680μT。
MRC[10:0]最大比率校正(pRateCorrectionOut)保持最大允许的比率校正值，被内部规则时钟同步算法来使用。CC检查与最大偏移校正值相反的内部和外部比率校正的和。有效值是2到1,923μT。
4.5.18 GTU配置寄存器11(GTUC11) ECC[1:0]外部时钟校正通过写入ECC[1:0]，外部偏移/比例校正被如同下面所示的那样被激活。
00，01＝无外部时钟校正10＝从计算的偏移/比例校正值减去外部偏移/比例校正值11＝将外部偏移/比例校正值加到计算的偏移/比例校正值EOC[2:0]外部偏移校正(pExternOffsetCorrection)在将由内部时钟同步算法所应用的微标记中保持外部时钟偏移校正值。将该值从计算的偏移校正值中减去或将该值加到计算的偏移校正值。在NIT期间，该值被应用，因此应该仅在NIT的外边修改。有效值是0到7μT。
ERC[2:0]外部比例校正(pExternRateCorrection)在将由内部时钟同步算法所应用的微标记中保持外部时钟比例校正值。将该值从计算的比例校正值中减去或将该值加到计算的比例校正值。在NIT期间，该值被应用，因此应该仅在NIT的外边修改。有效值是0到7μT。
4.6 CC状态寄存器在用具有超过8比特被编码的状态变量进行字节-访问期间，在两次访问之间，变量可以由CC来更新。
4.6.1 CC状态和差错矢量(CCSEV) POCS[5:0]协议运行控制状态指示CC协议运行控制(vPOC！State)的运行的实际状态00 0000＝CONFIG状态00 0001＝READY状态
00 0010＝WAKEUP状态00 0011＝STARTUP状态00 0100＝NORMAL_ACTIVE状态00 0101＝NORMAL_PASSIVE状态00 0110＝HALT状态00 0111＝MONITOR_MODE状态00 1000..00 1111＝保留指示唤醒路径(vPOC！WakeupStatus)中的POC的运行的实际状态01 0000＝WAKEUP_STANDBY状态01 0001＝WAKEUP_LISTEN状态01 0010＝WAKEUP_SEND状态01 0011＝WAKEUP_DETECT状态10 0100..10 1111＝保留指示启动路径中的POC的运行的实际状态10 0000＝STARTUP_STANDBY状态10 0001＝COLDSTART_LISTEN状态10 0010＝COLDSTART_COLLISION_RESOLUTION状态10 0011＝COLDSTART_CONSISTENCY_CHECK状态10 0100＝COLDSTART_GAP状态10 0101＝COLDSTART_JOIN状态10 0110＝INTEGRATION_COLDSTART_CHECK状态10 0111＝INTEGRATION_LISTEN状态10 1000＝INTEGRATION_CONSISTENCY_CHECK状态10 1001＝INITIALIZE_SCHEDULE状态10 1010..11 1111＝保留FSI冻结状态指示符(vPOC！Freeze)指示由于CHI命令FREEZE或由于差错状况需要立即POC暂停POC已进入HALT状态。
HRQ暂停请求(vPOC！CHIHaltRequest)指示在通信周期的结尾从主机接收请求来暂停POC。当HALT状态到达时，在周期结尾复位。
SLM[1:0]时隙模式(vPOC！SlotMode)
指示POC的实际时隙模式。默认的是NOT_SYNCHRONIZED。在CHI命令运行后，根据配置位TSM变换到SINGLE或ALL。在NORMAL_ACTIVE或NORMAL_PASSIVE状态，CHI命令ALL_SLOTS将在ALL_PENDING上改变时隙模式从SINGLE到ALL。CHI命令READY，HALT，和FREEZE将时隙模式复位为NOT_SYNCHRONIZED。
00＝NOT_SYNCHRONIZED01＝SINGLE10＝ALL_PENDING11＝ALLERRM[1:0]差错模式(vPOC！ErrorMode)指示POC的实际差错模式00＝ACTIVE(绿色)01＝PASSIVE(黄色)10＝COMM_HALT(红色)11＝保留CSNI冷启动噪音指示器(vColdStartNoise)指示在噪音状况出现的冷启动过程。在主机的控制下被CHI命令复位。
CSAI冷启动中止指示器冷启动被中止。在主机的控制下被CHI命令复位。
SMRI BG进度监控复位指示符在主机的控制下被CHI命令复位。
DCREQ默认配置请求为了离开HALT状态，主机必须通过CHI命令RESET_STATUS_INDICATORS来复位该比特。主机必须检查和如果需要的话恢复该配置。配置的重新初始化必须由主机在CONFIG状态下完成。
WSV[2:0]唤醒状态(vWakeupStatus)指示当前唤醒尝试的状态000＝无唤醒尝试001＝RECEIVED_HEADER。如果由于在唤醒侦听状态没有编码破坏的情况下的接收帧报头使得CC结束唤醒，这个标志被设置。
010＝RECEIVED_WUS。如果由于在唤醒侦听状态中接收了有效唤醒符号而使得CC结束唤醒，这个标志被设置。
011＝COLLISION_HEADER。如果在接收了有效报头的唤醒格式传输期间由于被检测的冲突而使得CC停止了唤醒，这个标志被设置。
100＝COLLISION_WUS。如果在接收了有效WUS的唤醒格式传输期间由于被检测的冲突而使得CC停止了唤醒，这个标志被设置。
101＝COLLISION_UNKNOWN。如果由于不具有随后的有效接收的被检测的冲突使得CC停止唤醒，这个标志被设置。
110＝TRANSMITTED如果CC成功地完成唤醒格式的传输，这个标志被设置。
111＝保留RCA[4:0]保留冷启动尝试(vRemainingColdstartAttempts)指示保留的冷启动尝试的数目。冷启动尝试的最大数目由SUC配置寄存器1中的CSA[4:0]来配置。
PTAC[4:0]被动到主动计数(vAllowPassiveToActive)指示了在有效比例和偏移校正期限通过的连续偶/奇周期对，同时节点等待从NORMAL_PASSIVE状态转换到NORMAL_ACTIVE状态。当如SUC配置寄存器1所定义的PTAC[4:0]等于PTA[4:0]时，转换发生。
4.6.2时隙计数器值(SCV)宏标记和周期计数器值寄存器保持了宏标记计数器和周期计数器的当前值。在硬复位期间和进入CONFIG状态时该寄存器被清除。

SCCA[10:0]时隙计数器信道A(vSlotCounter[A])信道A的当前时隙计数器值。该值由CC增加并在通信周期的开端被复位。有效值是1到2,047。
SCCB[10:0]时隙计数器信道B(vSlotCounter[B])信道B的当前时隙计数器值。该值由CC增加并在通信周期的开端被复位。有效值是1到2,047。
4.6.3宏标记和周期计数器值(MTCCV)宏标记和周期计数器值寄存器保持了宏标记计数器和周期计数器的当前值。在硬复位期间和进入CONFIG状态时该寄存器被清除。
MTV[13:0]宏标记值(vMacrotic)当前宏标记值。该值由CC增加并在通信周期的开端被复位。有效值是0到16,000。
CCV[5:0]周期计数器值(vCycleCounter)该值在通信周期的开端由CC增加。有效值是0到63。
4.6.4时钟校正状态1(CCS1) CCLR达到的时钟校正限制达到的时钟校正限制标志发送给主机，偏移或比例校正值达到它的限制。CC仅能够设置这个标志。当主机清除差错中断寄存器中的标志CCF时复位该标志。
MRCS丢失比例校正信号丢失比例校正信号发送给主机，没有比例校正被执行由于没有接收到(偶/奇)同步帧对。在成功的比例校正后，由CC复位该标志。
MOCS丢失偏移校正信号丢失偏移校正信号发送给主机，没有偏移校正被执行由于在偶周期没有接收到同步帧。在成功的偏移校正后，由CC复位该标志。
CCFC[3:0]时钟校正失败计数器(vClockCorrectionFailed)在任何偶通信周期的结尾将时钟校正失败计数器增加1，其中丢失偏移校正差错或丢失比例校正差错是活跃的。如果丢失偏移校正差错或丢失比例校正差错都不是活跃的，那么时钟校正失败计数器在偶周期的结尾被复位为‘0’。时钟校正失败计数器停在15处。
4.6.5时钟校正状态2(CCS2) OCV[13:0]偏移校正值(vOffsetCorrection)在当前周期(内部+外部)中，偏移校正值(2的补数)被时钟同步施加。有效值是-7687到+7687μT。
RCV[11:0]比例校正值(vRateCorrection)在当前周期(内部+外部)中，比例校正值(2的补数)被时钟同步施加。有效值是-1,930到+1,930μT。
4.6.6同步帧状态(SFS)
VSAE[3:0]有效同步帧信道A，偶通信周期(vSyncFramesEvenA)保持在偶通信周期中信道A上接收和发送的有效同步帧的数目。该值在每一偶通信周期的开端被复位在遍及偶通信周期的每一通信时隙的结尾被增加。通信周期中有效同步帧的最大值是15。
VSAO[3:0]有效同步帧信道A，奇通信周期(vSyncFramesOddA)保持在奇通信周期中信道A上接收和发送的有效同步帧的数目。该值在每一奇通信周期的开端被复位在遍及奇通信周期的每一通信时隙的结尾被增加。通信周期中有效同步帧的最大值是15。
VSBE[3:0]有效同步帧信道B，偶通信周期(vSyncFramesEvenB)保持在偶通信周期中信道B上接收和发送的有效同步帧的数目。该值在每一偶通信周期的开端被复位在遍及偶通信周期的每一通信时隙的结尾被增加。通信周期中有效同步帧的最大值是15。
VSBO[3:0]有效同步帧信道B，奇通信周期(vSyncFramesOddB)保持在奇通信周期中信道B上接收和发送的有效同步帧的数目。该值在每一奇通信周期的开端被复位在遍及奇通信周期的每一通信时隙的结尾被增加。通信周期中有效同步帧的最大值是15。
SFO同步帧溢出当接收的同步帧的数目超过由GTU配置寄存器2中的SNM[3:0]定义的同步帧的最大值时设置。该标志在主机的控制下被复位。
4.6.7符号窗口和NIT状态(SWNIT)
符号窗口有关的状态信息。在符号窗口的结尾由CC为各个信道来更新。
SESA信道A符号窗口上的语法差错(vSS！SyntaxErrorA)在信道A上的被监测的符号窗口期间的语法差错。
SBSA信道A符号窗口上的时隙边界破坏(vSS！BViolationA)在信道A上的被监测的符号窗口期间的时隙边界破坏。
TCSA信道A符号窗口上的发送冲突(vSS！TxConflictA)在信道A上的被监测的符号窗口期间的发送冲突。
SESB信道B符号窗口上的语法差错(vSS！SyntaxErrorB)在信道B上的被监测的符号窗口期间的语法差错。
SBSB信道B符号窗口上的时隙边界破坏(vSS！BViolationB)在信道B上的被监测的符号窗口期间的时隙边界破坏。
TCSB信道B符号窗口上的发送冲突(vSS！TxConflictB)在信道B上的被监测的符号窗口期间的发送冲突。
NIT相关的状态信息。在符号窗口的结尾由CC为各个信道来更新。
SENA信道A NIT期间的语法差错(vSS！SyntaxErrorA)在信道A上的被监测的NIT期间的语法差错。
SBNA信道A NIT期间的时隙边界破坏(vSS！BViolationA)在信道A上的被监测的NIT期间的时隙边界破坏。
SENB信道BNIT期间的句法差错(vSS！SyntaxErrorB)在信道B上的被监测的NIT期间的句法差错。
SBNB信道BNIT期间的时隙边界破坏(vSS！BViolationB)在信道B上的被监测的NIT期间的时隙边界破坏。
4.6.8聚集的信道状态(ACS)聚集的信道状态给主机提供用于所有通信时隙的信道活动的已产生的状态，而不管它们是否被分配用于传输还是被预定用于。聚集的信道状态也包括来自符号阶段和网络空闲时间的状态数据。该状态被聚集在由主机定义的周期中。聚集的信道状态由主机复位。
VFRA信道A上接收的有效帧(vSS！ValidFrameA)在观察期间的任何静态或动态时隙中在信道A上接收的一个或多个有效帧。
SEDA信道A上检测的语法差错(vSS！SyntaxErrorA)在信道A上观察包括符号窗口和NIT的静态或动态时隙中的一个或多个语法差错。
CEDA信道A上检测的内容差错(vSS！ContentErrorA)在观察期间的任何静态或动态时隙中在信道A上接收一个或多个具有内容差错的帧。
CIA通信指示符信道A在观察期间在也包括任何附加通信的时隙中，也就是，接收有效帧AND具有句法差错OR内容差错OR时隙边界破坏中任意组合的一个或多个时隙中在信道A上接收一个或多个有效帧。
SBVA信道A上的时隙边界破坏(vSS！BViolationA)在观察期期间(包括符号窗口和NIT的静态或动态时隙)的任何时刻在信道A上观察到一个或多个时隙边界破坏。
VFRB信道B上接收的有效帧(vSS！ValidFrameB)在观察期期间的任何静态或动态时隙中在信道B上接收一个或多个有效帧。
SEDB信道B上监测的语法差错(vSS！SyntaxErrorB)在信道B上观察包括符号窗口和NIT的静态或动态时隙中的一个或多个语法差错。
CEDB信道B上检测的内容差错(vSS！ContentErrorB)在观察期期间的任何静态或动态时隙中在信道B上接收一个或多个具有内容差错的帧。
CIB通信指示符信道B在观察期期间在也包括任何附加通信的时隙，也就是，接收有效帧AND具有句法差错OR内容差错OR时隙边界破坏中任意组合的一个或多个时隙中在信道B上接收一个或多个有效帧。
SBVB信道B上的时隙边界破坏(vSS！BViolationB)在观察期期间(包括符号窗口和NIT的静态或动态时隙)的任何时刻在信道B上观察一个或多个时隙边界破坏。
4.6.9偶同步ID
(ESIDn)寄存器ESID1到ESID15保持在偶通信周期接收的、以升序分类的同步帧的帧ID，寄存器ESID1保持最低的接收的同步帧ID。如果寄存器ESID0发送一个帧，则其保持节点自己发送的同步帧的帧ID。
ESID[9:0]偶同步ID(vsSyncIDListA，B even)同步帧ID偶通信周期。
RXEA在信道A上的接收的偶同步ID指示在信道A上接收与保存的偶同步ID相对应的同步帧。
1＝在信道A上接收同步帧0＝未在信道A上接收同步帧RXEB在信道B上的接收的偶同步ID
指示在信道B上接收的与保存的偶同步ID相关的同步帧。
1＝在信道B上接收同步帧0＝未在信道B上接收同步帧4.6.10奇同步ID
(OSIDn)寄存器OSID1到OSID15保持在奇通信周期中接收的、以升序排列的同步帧的帧ID，寄存器OSID1保持最低的接收同步帧ID。如果寄存器OSID0发送一个帧，其保持节点自己发送的同步帧的帧ID。
OSID[9:0]奇同步ID(vsSyncIDListA，B odd)同步帧ID奇通信周期。
RXOA在信道A上的接收的奇同步ID指示在信道A上接收与保存的奇同步ID相关的同步帧。
1＝在信道A上接收同步帧0＝未在信道A上接收同步帧RXOB在信道B上的接收的奇同步ID指示在信道B上接收与保存的奇同步ID相对应的同步帧。
1＝在信道B上接收同步帧0＝未在信道B上接收同步帧4.6.11偶到达信道A，B
(EAABn)寄存器EAAB1到EAAB15保持在关于活动点被测量的信道A和B上的偶通信周期接收的同步帧的同步帧到达时间。如果寄存器EAAB0发送一个帧，其保持节点自己发送的同步帧的同步帧传输时间。
EAA[11:0]偶到达信道A信道A上的到达时间，偶通信周期。有效值是0到2120μT。
EAB[11:0]偶到达信道B信道B上的到达时间，偶通信周期。有效值是0到2120μT。
4.6.12奇到达信道A，B
(OAABn)寄存器OAAB1到OAAB15保持在关于活动点被测量的信道A和B上的奇通信周期接收的同步帧的同步帧到达时间。如果寄存器OAAB0发送一个帧，其保持节点自己发送的同步帧的同步帧传输时间。
OAA[11:0]奇到达信道A信道A上的到达时间，奇通信周期。有效值是0到2120μT。
OAB[11:0]奇到达信道B信道B上的到达时间，奇通信信道。有效值是0到2120μT。
4.6.13网络管理矢量[1..3](NMVn)3个网络管理寄存器保持了增加的NM矢量(可配置的0到12字节)。由CC通过逐个位或上(ORing)在每一信道上接收的每一NM矢量(具有NM指示位设置)来产生增加的NM矢量。CC在各个通信周期的结尾更新NM矢量。
4.7消息缓冲控制寄存器4.7.1消息RAM配置(MRC)消息RAM配置寄存器定义了分配给静态片断，动态片断和接收FIFO的消息缓冲器的数目。另外，属于接收FIFO的所有消息缓冲器的数据长度在这配置。该寄存器仅在CONFIG状态可写。
FDB[6:0]第一动态缓冲器有效值是0到64。
0＝没有配置的静态缓冲器＞63＝没有配置的动态缓冲器FFB[6:0]第一FIFO缓冲器有效值是0到64。
0＝没有配置的静态和动态缓冲器＞63＝没有配置的FIFO缓冲器LCB[5:0]最后配置的缓冲器有效值是0到63。
0＝一个配置的消息缓冲器63＝64个配置的消息缓冲器 DLF[6:0]数据长度FIFO缓冲器配置分配给FIFO的所有消息缓冲器的有效载荷的长度。
有效值是0到127。
注意到可用消息缓冲器的最大数目基于每个消息缓冲器中配置的数据字节的数目(例如16MBs对于254bytes，32MBs对于128bytes，64MBs对于56bytes或更少)。程序员必须确保由FDB[6:0]，FFB[6:0]，和LCB[5:0]所定义的配置是可能的。CC不检查错误的配置！4.7.2 FIFO拒绝过滤器(FRF)FIFO拒绝过滤器定义了用户指定的比特序列，该比特序列与信道，帧ID和进来的消息的周期计数相比较。这个寄存器与FIFO拒绝过滤器掩模一起确定该消息是否被FIFO拒绝。FRF寄存器仅在CONFIG状态可写。
CH[1:0]信道过滤器11＝无接收10＝仅在信道A有接收01＝仅在信道B有接收00＝在两个信道上都有接收(挑选首先有效的)FID[10:0]帧ID过滤器1..2047＝可能的帧ID值CYF[6:0]周期码过滤器7-位的周期码过滤器确定用于拒绝过滤的周期设置。有关周期码配置的细节见5.7.4周期计数器过滤RSS拒绝静态片段在时间触发的应用中，FIFO缓冲器应该仅在动态片段中被使用。
1＝在静态片段中拒绝消息0＝在静态片段中也使用FIFO4.7.3 FIFO拒绝过滤掩模(FRFM)FIFO拒绝过滤掩模指示了它的相应的FRF位与拒绝过虑相关。如果这个位被设置，说明了FRF寄存器中相应位的状态对消息是否被FIFO拒绝没有影响。如果FRF寄存器的所有没有被屏蔽的位匹配，那么消息被拒绝。FRFM寄存器仅在CONFIG状态可被写入。

MFID[10:0]FIFO拒绝过滤掩模1＝忽略相应FIFO拒绝过滤器位。
0＝匹配相应FIFO拒绝过滤器位。
4.8消息缓冲器状态寄存器4.8.1传输请求寄存器1/2(TXRQ1/2)两个寄存器反映了所有配置的消息缓冲器的TXR标志。如果配置的消息缓冲器的数目小于64，那么剩下的TXR标志没有意义并被读作‘0’。
TXR[63:0]传输请求如果该位被设置，各个消息缓冲器为了各自地传输而准备好，这个消息缓冲器的传输在进行中。在传输完成后，该位被复位(仅仅单发(single-shot)模式)。
4.8.2新数据寄存器1/2(NDAT1/2)两个寄存器反映所有配置的消息缓冲器的ND标志。如果配置的消息缓冲器的数目小于64，那么剩下的ND标志没有意义并被读作‘0’。
ND[63:0]新数据当消息处理器将有效接收的消息存储在各自的消息缓冲器中时，该标志被设置。当消息缓冲器被发送到输出缓冲器时，该标志被复位。
4.8.3消息处理器状态(MHDS)消息处理器状态寄存器给主机CPU对消息处理器实际状态的访问。
下面的标志必须被主机CPU明确地复位PIBF奇偶校验差错输入缓冲器RAM1，2当消息处理器读输入缓冲器RAM1，2时出现的奇偶校验差错。
POBF奇偶校验差错输出缓冲器RAM1，2当消息处理器读输出缓冲器RAM1，2时出现的奇偶校验差错。
PMR奇偶校验差错消息RAM当读消息RAM时出现的奇偶校验差错。
PTBF1奇偶校验差错瞬态缓冲器RAM A当读瞬态缓冲器RAM A时出现的奇偶校验差错。
PTBF2奇偶校验差错瞬态缓冲器RAM B当读瞬态缓冲器RAM B时出现的奇偶校验差错。
FMB[5:0]错误消息缓冲器当读/写由FMB[5:0]表示的消息缓冲器时出现的奇偶校验差错。仅仅当标志PIBF，PMR，PTBF1，或PTBF2中的一个被设置时，该值有效。
MBT[5:0]发送的消息缓冲器最后成功发送的消息缓冲器的号码。如果消息缓冲器给单发模式配置，那么传输请求寄存器1/2中的各自的TXR标志被复位。
MBU[5:0]更新的消息缓冲器存储最后接收和接受的消息的缓冲器的号码。为了这个消息缓冲器，新数据寄存器1/2中的各自的ND标志也被设置。
4.9输入缓冲器保持将被发送给消息RAM中所选消息缓冲器的报头和数据部分的双缓冲器结构。用来配置消息RAM中的消息缓冲器和更新发送缓冲器的数据部分。
属于静态片段或FIFO的消息缓冲器的报头部分仅仅当CC处于CONFIG状态时才能修改。
输入缓冲器(IBF)和消息RAM之间的数据传输在5.11.1.1从输入缓冲器到消息RAM的数据传输中详细描述。
4.9.1写数据部分[1..64](WRDSn)保持将被发送给寻址的消息缓冲器的数据部分的数据字。数据字以从DW1(byte0，byte1)到DWPL(DWPL＝被有效载荷长度定义的数据字的数目)的发送次序被写到消息RAM。
MD[31:0]消息数据MD[7:0] ＝DWn，字节0MD[15:8] ＝DWn，字节1MD[23:16] ＝DWn+1，字节3MD[31:24] ＝DWn+1，字节44.9.2写报头部分1(WRHS1) FID[10:0]帧ID所选消息缓冲器的帧ID。帧ID定义了各个消息的发送时隙号码。帧ID＝‘0’的消息缓冲器被认为是无效的。一旦缓冲器准备用来传输(TXR＝′1′)，帧ID位只有在缓冲器被发送(TXR＝′0′)后才能被写入。只有大于最大静态时隙号(动态缓冲器)的帧ID才能在运行期间被改变。静态时隙的帧ID仅在CONFIG状态可写。
CYC[6:0]周期码7-位周期码确定用于周期计数器过滤的周期设置。与周期码配置相关的详细信息见5.7.4周期计数器过滤。
CHA，CHB信道过滤器控制与各个缓冲器服务相关的2-位信道过滤字段作为用于接收缓冲器的过滤器，和作为用于发送缓冲器的控制字段。
CFG消息缓冲器配置位这个位用来将相应的缓冲器配置为发送缓冲器或接收缓冲器。对于属于接收FIFO的消息缓冲器，该位没有被估计。
1＝相应的缓冲器被配置为发送缓冲器0＝相应的缓冲器被配置为接收缓冲器NME网络管理激活这个位用来控制发送帧中有效载荷前导码指示的状态。如果该位被设置，各个消息缓冲器保存网络管理信息。仅为静态片段中的发送缓冲器估计。动态片段中的消息ID过滤不是由E-Ray模块来支持。
1＝有效载荷前导码指示符被设置0＝有效载荷前导码指示符不被设置TXM传输模式这个位用来选择传输模式。
1＝单发模式(静态片段如果缓冲器没有更新则发送空帧，TXR＝‘0’)0＝连续模式MBI消息缓冲器中断这个位激活用于相对应的消息缓冲器的接收/发送中断。在接收的消息已被保存在消息缓冲器后，状态中断寄存器中的RXI标志被设置。在成功传输后，状态中断寄存器中的TXI标志被设置。
1＝相应消息缓冲器中断被激活0＝相应消息缓冲器中断被禁止
4.9.3写报头部分2(WRHS2) CRC[10:0]报头CRC(vRF！Header！HeaderCRC)接收缓冲器从接收的帧中更新报头CRC发送缓冲器由主机来计算和配置报头CRCPLC[6:0]配置的有效载荷长度由主机配置的数据字段(2-字节的字的数目)的长度(＝缓冲器长度)。
4.9.4写报头部分(WRHS3) DP[10:0]数据指示器指向消息RAM中的被寻址的消息缓冲器的数据部分的第一个32-位字的指示器。仅在CONFIG状态中可写。
4.9.5输入缓冲器命令请求(IBCR)当主机将消息RAM中的目标消息缓冲器的号码写入输入缓冲器命令请求寄存器中的IBRH[5:0]中时，IBF和IBF描影被交换。另外，保存在IBRH[5:0]和IBRS[5:0]中的消息缓冲器号码也被交换(也见5.11.1.1从输入缓冲器到消息RAM的数据传输)。
对于这个写操作，输入缓冲器命令请求寄存器中的IBSYS位被设置为‘1’。然后消息处理器开始将IBF描影的内容传输给由IBRS[5:0]所选的消息RAM中的消息缓冲器中。
当消息处理器将数据从IBF描影传输到消息RAM中的目标消息缓冲器时，主机可以配置IBF中的下一个消息。在IBF描影和消息RAM之间的传输完成后，IBSYS被设置回‘0’并且到消息RAM的下一个传输由主机通过将各个目标消息缓冲器号写入IBRH[5:0]来启动。
如果当IBSYS是‘1’时出现对IBRH[5:0]的写访问，那么IBSYH被设置为‘1’。在从IBF描影到消息RAM的数据传输完成后，IBF和IBF描影被交换，IBSYH被设置为‘0’。IBSYS仍被设置为‘1’，并且启动到消息RAM的下一个传输。
另外，保存在IBRH[5:0]和IBRS[5:0]中的消息缓冲器号也被交换。
IBRH[5:0]输入缓冲器请求主机选择消息RAM中的目标消息缓冲器用于来自输入缓冲器的数据传输。有效值是0x0000到0x003F(0..63)。
IBSYH输入缓冲器忙主机通过写IBRH[5:0]将其设置为‘1’，同时IBSYS仍是‘1’。在IBF描影和消息RAM之间的传输完成后，IBSYH被设置回‘0’。
1＝IBF描影和消息RAM之间的传输进行时的请求0＝没有未处理请求IBRS[5:0]输入缓冲器请求描影目标消息缓冲器数目实际更新/最后更新。有效值是0x0000到0x003F(0..63)。
IBSYS输入缓冲器忙描影写IBRH[5:0]后将其设置为‘1’。在IBF描影和消息RAM之间的传输完成时，IBSYS被设置回‘0’。
1＝IBF描影和消息RAM之间的传输在进行中0＝IBF描影和消息RAM之间的传输完成4.9.6输入缓冲器命令掩模(IBCM)配置由输入缓冲器命令请求寄存器所选的消息RAM中的消息缓冲器如何被更新。当IBF和IBF描影被交换时，位LHSH，LDSH，和STXRH与位LHSS，LDSS，和STXRS互相交换来将它们结合到来自数据缓冲器命令请求寄存器的各个消息缓冲器号上。
LHSH负载报头部分主机1＝选择用于从输入缓冲器传输到消息RAM的报头部分0＝报头部分未被更新LDSH负载数据部分主机1＝选择用于从输入缓冲器传输到消息RAM的数据部分0＝数据部分未被更新STXRH设置发送请求主机如果这个位被设置为‘1’，那么所选消息缓冲器的发送请求标志TXR在发送请求寄存器中被设置来释放用于发送的消息缓冲器。在单发模式中，在发送完成后，CC清除该标志。
1＝设置发送请求标志，为发送而释放的发送缓冲器0＝复位发送请求标志
LHSS负载报头部分描影1＝选择用于从输入缓冲器传输到消息RAM的报头部分0＝报头部分未被更新LDSS负载数据部分描影1＝选择用于从输入缓冲器传输到消息RAM的数据部分0＝数据部分未被更新STXRS设置发送请求描影如果这个位被设置为‘1’，那么所选消息缓冲器的发送请求标志TXR在发送请求寄存器中被设置来释放用于发送的消息缓冲器。在单发模式中，在发送完成后，CC清除该标志。
1＝设置发送请求标志，发送为了发送而释放的缓冲器0＝复位发送请求标志4.10输出缓冲器保持从消息RAM传输的所选消息缓冲器的报头和数据部分的双缓冲器结构。用来从消息RAM中读出消息缓冲器。
消息RAM和输出缓冲器(OBF)之间的数据传输在5.11.1.2从消息RAM到输出缓冲器的数据传输中详细描述。
4.10.1读数据部分[1..64](RDDSn)保持从被寻址的消息缓冲器的数据部分读出的数据字。数据字以从DW1(byte0，byte1)到DWPL(DWPL＝由有效载荷长度定义的数据字的数目)的接收次序从消息RAM读出。

MD[31:0]消息数据MD[7:0] ＝DWn，字节0MD[15:8] ＝DWn，字节1MD[23:16] ＝DWn+1，字节3MD[31:24] ＝DWn+1，字节44.10.2读报头部分1(RDHS1) FID[10:0]帧ID所选消息缓冲器的帧ID。帧ID定义了各个消息的发送时隙号码。帧ID＝‘0’的消息缓冲器被认为是无效的。
CYC[6:0]周期码7-位周期码确定用于周期计数器过滤的周期设置。与周期码配置相关的详细信息见5.7.4周期计数器过滤。
CHA，CHB信道过滤器控制与各个缓冲器服务相关的2-位信道过滤字段作为用于接收缓冲器的过滤器，和作为用于发送缓冲器的控制字段。
CFG消息缓冲器配置位这个位用来将相应的缓冲器配置为发送缓冲器或接收缓冲器。对于属于接收FIFO的消息缓冲器，该位没有被估计。
1＝相应的缓冲器被配置为发送缓冲器0＝相应的缓冲器被配置为接收缓冲器NME网络管理激活这个位指示了具有设置为‘1’的有效载荷前导码指示符的FlexRay帧的接收。如果该位被设置，各个消息缓冲器保持网络管理信息。仅为静态片段中接收而配置的消息缓冲器是有效的。动态片段中的消息ID过滤不是由E-Ray模块来支持。
1＝有效载荷前导码指示器被设置0＝有效载荷前导码指示器不被设置TXM传输模式这个位用来选择传输模式。
1＝单发模式(静态片段如果缓冲器没有更新则发送空帧，TXR＝‘0’)0＝连续模式MBI消息缓冲器中断这个位激活用于相关消息缓冲器的接收/发送中断。在接收的消息被保存在消息缓冲器后，状态中断寄存器中的RXI标志被设置。在成功传输后，状态中断寄存器中的TXI标志被设置。
1＝相应消息缓冲器中断被激活0＝相应消息缓冲器中断被禁止4.10.3读报头部分2(RDHS2) CRC[10:0]报头CRC(vRF！Header！HeaderCRC)接收缓冲器从接收的帧中更新报头CRC
发送缓冲器由主机来计算和配置报头CRCPLC[6:0]配置的有效载荷长度由主机配置的数据字段(2-字节的字的数目)的长度(＝缓冲器长度)。
PLR[6:0]接收的有效载荷长度(vRF！Header！Length)来自接受到帧的数据字段(2-字节的字的数目)。
4.10.4读报头部分3(RDHS3) DP[10:0]数据指针指向消息RAM中的被寻址的消息缓冲器的数据部分的第一个32-位字的指针。
RCC[5:0]接收周期计数(vRF！Header！CycleCount)从接收的帧来更新周期计数器值。
RCI信道上接收的指示(vSS！Channel)对于接收帧的信道上的各个预定静态接收时隙而指示是否单个接收缓冲器被分配给两个信道。
1＝在信道A上接收的帧0＝在信道B上接收的帧SFI启动帧指示位(vRF！Header！SuFIndicator)由启动帧指示器来标注启动帧。
1＝接收的帧是启动帧0＝没有启动帧被接收SYN同步帧指示位(vRF！Header！SyFIndicator)由同步帧指示器来标注同步帧。
1＝接收的帧是同步帧
0＝没有同步帧被接收NFI空帧指示位(vRF！Header！NFIndicator)如果设置为′0′，接收的帧的有效载荷片段包括无用数据。
1＝接收的帧不是空帧0＝接收的帧是空帧PPI有效载荷前导码指示器(vRF！Header！PPIndicator)有效载荷前导码指示器定义了是网络管理矢量还是消息ID被包含在接收的帧的有效载荷片段中。
1＝静态片段有效载荷开端的网络管理矢量动态片段有效载荷开端的消息ID0＝接收的帧的有效载荷片段不包括网络管理矢量或消息IDRES保留位(vRF！Header！Reserved)反映接收的保留位的状态。保留位作为′0′发送。
4.10.5消息缓冲器状态(MBS)消息缓冲器状态由CC在时隙末更新，由配置的帧ID来定义，以及能够被主机检查。如果所列差错中的一个被CC检查到，则该标志被设置。通常消息缓冲器状态描述了最近时隙的状态，它意味着来自先前周期的差错被重写。
发送&接收缓冲器SEOA在信道A上观察到语法差错(vSS！SyntaxErrorA)在信道A配置的时隙中观察到的语法差错。
1＝在信道A上观察到语法差错0＝未在信道A上观察到语法差错
SEOB在信道B上观察到语法差错(vSS！SyntaxErrorB)在信道B配置的时隙中观察到的语法差错。
1＝在信道B上观察到语法差错0＝未在信道B上观察到语法差错CEOA在信道A上观察到内容差错(vSS！ContentErrorA)在信道A配置的时隙中观察到的内容差错。
1＝在信道A上观察到内容差错0＝未在信道A上观察到内容差错CEOB在信道B上观察到内容差错(vSS！ContentErrorB)在信道B配置的时隙中观察到的内容差错。
1＝在信道B上观察到内容差错0＝未在信道B上观察到内容差错SVOA在信道A上观察到时隙边界破坏(vSS！BViolationA)在信道A，也即是配置的时隙的开端和结尾处的活跃的信道上观察到时隙边界破坏。
1＝在信道A上观察到时隙边界破坏0＝未在信道A上观察到时隙边界破坏SVOB在信道B上观察到时隙边界破坏(vSS！BViolationB)在信道B，也即是配置的时隙的开端和结尾处的活跃的信道上观察到时隙边界破坏。
1＝在信道B上观察到时隙边界破坏0＝未在信道B上观察到时隙边界破坏DCE数据一致性差错当写数据到这个消息缓冲器或从这个消息缓冲器读出时检查到奇偶校验差错，则设置该位。如果发送缓冲器已设置这个标志，则空帧被发送。
1＝由于奇偶校验差错使得消息缓冲器无效0＝对于这个消息缓冲器没有奇偶校验差错被检查到发送缓冲器TCIA发送冲突指示信道A(vSS！TxConflictA)如果已在信道A上出现发送冲突，则发送冲突指示被设置。
1＝在信道A上出现发送冲突
0＝在信道A上未出现发送冲突TCIB发送冲突指示信道B(vSS！TxConflictB)如果已在信道B上出现发送冲突，则发送冲突指示被设置。
1＝在信道B上出现发送冲突0＝在信道B上未出现发送冲突VFRA在信道A上接收有效帧(vSS！ValidFrameA)如果在信道A上的发送时隙中接收有效帧，则接收有效帧指示被设置。
1＝在信道A上接收有效帧0＝在信道A上未接收有效帧VFRB在信道B上接收有效帧(vSS！ValidFrameB)如果在信道B上的发送时隙中接收有效帧，则接收有效帧指示被设置。
1＝在信道B上接收有效帧0＝在信道B上未接收有效帧接收缓冲器PLE有效载荷长度差错配置的有效载荷长度和接收的帧的有效载荷长度之间的失配被检查到。如果这个失配在静态片段中被检查到，CEOA和/或CEOB也被设置。
1＝检查到有效载荷长度差错0＝未检查到有效载荷长度差错MLST消息丢失在消息缓冲器用新消息来更新前，主机没有读消息。
1＝未处理消息被重写0＝无消息丢失4.10.6输出缓冲器命令请求(OBCR)一旦主机已将REQ设置为‘1’，由输出缓冲器命令请求寄存器中的OBRS[5:0]所选择的消息缓冲器从消息RAM传递到输出缓冲器。位REQ当OBSYS是‘0’时仅被设置为‘1’(也见5.11.1.2数据传递消息RAM->输出缓冲器)。
在将REQ设置为‘1’后，OBSYS被设置为‘1’，并启动了从消息RAM到OBF描影的由OBRS[5:0]所选择的消息缓冲器的传递。在消息RAM和OBF描影之间的传递完成后，OBSYS位被设置回‘0’。
通过将VIEW位设置为‘1’同时OBSYS是‘0’时，OBF和OBF描影交换。现在主机能够从OBF传递来的消息，同时消息处理器可以将下一个消息从消息RAM传递到OBF描影。
OBRS[5:0]输出缓冲器请求描影从消息RAM传递到OBF描影的源消息缓冲器的数目。有效值是0x0000到0x003F(0..63)。如果接收FIFO的第一个消息缓冲器的号被写入这个寄存器，则消息处理器将由GET索引寄存器(GIDX)所寻址的FIFO缓冲器传递给OBF描影。
VIEW浏览描影缓冲器OBF和OBF描影之间的触发器。
当OBSYS＝‘0’时只可写。
1＝交换OBF描影和OBF0＝没有动作REQ请求消息RAM传输请求从消息RAM到OBF描影的由OBRS[5:0]寻址的消息缓冲器的传输。仅当OBSYS＝‘0’时可写。
1＝请求到OBF描影的传输0＝没有请求OBSYS输出缓冲器描影忙设置位REQ后，置为‘1。在OBF描影和消息RAM之间的传输完成后，OBSYS被设置回‘0’。
1＝OBF描影和消息RAM之间的传输在进行
0＝没有传递在进行OBRH[5:0]输出缓冲器请求主机保存在OBF中的传输的消息缓冲器的号码。通过将VIEW写为‘1’，OBF描影和OBF交换以及传输消息缓冲器被主机访问。有效值是0x0000到0x003F(0..63)。
4.10.7输出缓冲器命令掩模(OBCM)配置输出缓冲器的报头部分如何从消息RAM中的所选的消息缓冲器中被更新。
RHSS读报头部分描影1＝选择用于从消息RAM传递到输出缓冲器的的报头部分0＝报头部分未被读出RDSS读数据部分描影1＝选择用于从消息RAM传递到输出缓冲器的数据部分0＝数据部分未被读出RHSH读报头部分主机1＝选择用于从消息RAM传递到输出缓冲器的报头部分0＝报头部分未被读出RDSH读数据部分主机1＝选择用于从消息RAM传递到输出缓冲器的数据部分0＝数据部分未被读出注意从消息RAM到输出缓冲器的传递已完成后，新数据寄存器中的所选的消息缓冲器的新数据标志ND被清除。
5.功能描述5.1通信周期图8通信周期的结构FlexRay中的通信周期由下面的单元的组成·静态片段·动态片段·符号窗口·网络空闲时间(NIT)静态片段，动态片段，符号窗口形成网络通信时间(NCT)。对于各个通信信道时隙计数器开始于1，并且增加计数直到到达如MHD配置寄存器1中所配置的‘最后发送的开端’。两个信道共享相同的仲裁栅极，这意味着它们使用相同的同步宏标记。
5.1.1静态片段静态片段具有以下特征·总线监护所保护的时隙·各个静态时隙的活动点的帧传输的开端·最后的静态时隙的静态时隙空闲阶段的结束·所有帧相同的有效载荷长度(两个帧上)参数静态时隙数，静态时隙持续时间，静态时隙活动点偏移5.1.2动态片段动态片段具有以下特征·禁止的总线监护，所有控制器具有总线访问·可变的时隙持续时间，对两个信道是不同的·信道活动停止时隙计数·小时隙活动点的传输的开端·最后的小时隙活动点的传输的结束参数小时隙数目，小时隙持续时间，小时隙活动点偏移，与开始发送最近的小时隙5.1.3符号窗口符号窗口具有以下特征·发送单个符号·FlexRay协议规范v2.0定义了三个符号
-唤醒符号(WUS)，仅在WAKEUP状态发送-冲突避免符号(CAS)，仅在STARTUP状态发送-媒体访问测试符号(MTS)，仅在NORMAL_ACTIVE状态发送来测试总线监护·没有提供仲裁(更高层的协议)·发送阶段+符号窗口空闲阶段参数动态片段的结束，网络空闲时间的开端5.1.4网络空闲时间(NIT)在网络空闲时间期间，通信控制器必须执行下面的任务·计算时钟校正期限·在多倍宏标记期间应用偏移校正·执行与任务相关的具体组周期的实现参数网络空闲时间的开端5.2通信模式FlexRay协议规范v2.0定义了时间触发分布(TT-D)模式。
5.2.1时间触发分布(TT-D)在TT-D模式中，有可能具有下面的配置·纯静态最小2个静态时隙+符号窗口(任选)·混合静态/动态最小2个静态时隙+动态片段+符号窗口(任选)为分布式时间触发操作而需要配置两个启动节点的最小值。两个无故障启动节点是组启动所必须的。各个启动帧应该是同步帧，因此所有的启动节点是同步节点。
5.3时钟同步在TT-D模式中，使用分布式时钟同步。各个节点通过观察来自其他节点发送的同步帧的计时来独自与组同步。
5.3.1全局时间在FlexRay节点中，包括通信的活动是基于全局时间的概念的，即使各个独自的节点保存了它自己的形式。这是将FlexRay组与以独立的时钟机制集合的其他节点区别开的时钟同步机制。全局时间是具有两个值的矢量，这两个值是周期(周期计数器)和周期时间(宏标记计数器)。
组细节
·宏标记(MT)＝FlexRay网络中的时间测量的基本单位，宏标记由整数个微标记(μT)组成·周期长度＝宏标记(MT)单位中的通信周期的持续时间5.3.2局部时间在内部，节点以微标记分辨度来计它们的行为的时间。微标记是来自具体节点的振荡时钟标记的时间单元。因此，微标记是特定控制器单元。它们可以在不同控制器中具有不同的持续时间。节点局部时间差异测量的精度是微标记(μT)。
节点细节·振荡时钟->预定标器->微标记(μT)·μT＝CC中时间测量的基本单位，时钟校正以μT单位进行·周期计数器+宏标记计数器＝全局时间的节点局部形式5.3.3同步过程时钟同步通过同步帧来执行。仅有连接到两个信道(两信道组)的预配置节点(同步节点)被分配来发送同步帧。
对于FlexRay的同步，下面的约束必须考虑·在一个通信周期中每个节点最大一个同步帧·在一个通信周期中每个网络最大15个同步帧·每个节点为了时钟同步必须使用所有可用的同步帧·为了时钟同步而需要最小两个同步节点·为了容错时钟同步，需要最小3个同步节点·同步差错是致命差错，控制器必须重新完整对于时钟同步，测量在两个信道(双信道组)上有效的时间差异，该时间差异是在静态片段期间接收的同步帧的期望的和观察到的到达时间之间的差异。在NIT(偏移每个周期，比例奇周期)期间通过使用FTA/FTM算法来计算校正项。
5.3.3.1偏移(相位)校正·仅偏移值被测量和存储在当前被使用的周期中·对于双信道节点，将获得较小值·在每个通信周期的NIT期间计算，值可以是负的·在偶周期中计算的偏移校正值仅用于差错检查·对限制值进行检查(违章行为NORMAL_ACTIVE->NORMAL_PASSIVE->HALT)·校正值是整数个μT·在奇数编号的周期执行校正，在包括NIT的宏标记上发布来在周期的下一个开端(延长/缩短的MT)移位节点5.3.3.2比例(频率)校正·偏差值对被测量和保存在被使用的偶/奇周期对中·对于双信道节点，两个信道的平均差异被使用·在奇数编号的周期的NIT期间计算，值可以是负的·添加组漂移衰减项(＝正整数)·对限制值进行检查(违章行为NORMAL_ACTIVE->NORMAL_PASSIVE->HALT)·校正值是整数个μT·在包括下一个偶/奇周期对(延长/缩短的MT)的宏标记上发布5.3.4外部时钟同步在普通操作期间，独立组能够显著漂移。如果期望同步操作越过该组，则外部同步是必须的；即使各个组中的节点是同步的。这个可以通过向组同步应用主机推断的比例和偏移校正项来完成。
·外部偏移/比例校正值是有符号整数·添加外部偏移/比例校正值到被计算的偏移/比例校正值·根据配置的限制来聚集检查的偏移/比例校正项(外部+内部)·如果校正值中的一个超过该限制，该节点没有同步5.4差错处理执行的差错处理内容是确保在不受影响的节点之间的通信能够在当单个节点中存在低层协议差错的情况下保持。在某些情况下，为了CC需要更高层的编程命令活动来恢复普通操作。差错处理状态的改变将在差错中断寄存器中设置位PEMC以及如果被激活就可以向主机触发中断。实际差错模式由在CC状态和差错矢量寄存器中的ERRM[1:0]来指示。
表12POC的差错模式(退化模型)5.4.1时钟校正失败计数器当时钟校正失败计数器到达由WCP[3:0]定义的最大无时钟校正被动限制时，POC从NORMAL_ACTIVE转换到NORMAL_PASSIVE状态。当到达由WCP[3:0]定义的最大无时钟校正致命限制时，从NORMAL_ACTIVE或NORMAL_PASSIVE转换到HALT状态。两个界限在NEM配置寄存器中定义。
时钟校正失败计数器CCFC[3:0]允许主机监控在CC通过协议启动阶段后节点不能计算时钟同步项的持续时间。在任何一个漏失偏移校正信号MOCS或漏失比例校正信号MRCS在其中被设置奇数编号的通信周期的结尾时钟校正失败计数器增加一。计数器和两个标志位于时钟校正状态1寄存器中。
如果漏失的偏移校正信号或漏失的比例校正信号都没有被激活，那么在偶通信周期的结尾时钟校正失败计数器被复位为零。
当在NEM配置寄存器中定义的最大无时钟校正致命值WCF[3:0]到达(也就是，在计数器的最大值处增加计数器的值不会使得计数器绕回到零)时，时钟校正失败计数器停止增加。当CC执行从CONFIG到READY状态的转变时，时钟校正失败计数器将被初始化为零。
5.4.2被动到主动计数器被动到主动计数器控制POC从NORMAL_PASSIVE转变到NORMAL_ACTIVE状态。SUC配置寄存器1中的PTA[4:0]定义了连续偶/奇周期对的数目，在CC被允许从NORMAL_PASSIVE转变到NORMAL_ACTIVE状态前该周期对必须具有有效时钟校正项。如果PTA[4:0]被设置为零，CC不被允许从NORMAL_PASSIVE转变到NORMAL_ACTIVE状态。
5.4.3 HALT命令在主机检查差错状况的情况下，通过声称HALT命令而将CC带入HALT状态。该工作通过在SUC配置寄存器1中写入CMD[3:0]＝″0110″来完成。当在NORMAL_ACTIVE或NORMAL_PASSIVE状态被呼叫时，POC在下一个end_of_cycle转变到HALT状态。当在任何其他状态被呼叫时，CMD[3:0]将被复位为 ″0000″＝command_not_valid而差错中断寄存器中的位CNV被设置为′1′。如果被激活，到主机的中断被产生。
5.4.4 FREEZE命令在主机检查苛刻的差错状况的情况下，通过声称FREEZE命令而将CC带入HALT状态。该工作通过在SUC配置寄存器1中写入CMD[3:0]＝″0111″来完成。FREEZE命令立即触发了HALT状态的进入而不管实际POC状态。
5.5通信控制器状态5.5.1通信控制器状态9E-Ray通信控制器的整体状态图通过外部管脚eray_reset和eray_rxd1，2，POC状态机，和通过位于SUC配置寄存器1中的CHI命令矢量CMD[3:0]来控制状态转换。
表13E-Ray整体状态机的状态变化5.5.2 CONFIG状态在CONFIG状态，CC被停止。所有配置寄存器是可访问的，以及到物理层的管脚处于它们的不活动状态。这个状态用来初始化CC配置。
CC进入这个状态·当离开硬件复位时(外部复位信号eray_reset不被确认)·当从MONITOR状态，READY状态，或HALT状态退出时为了离开CONFIG状态，主机必须执行如4.3.3锁寄存器(LCK)中所描述的开锁序列。在打开CONFIG状态后，主机必须在SUC配置寄存器1中写CMD[3:0]来进入下一个状态。
5.5.3 MONITOR状态在打开CONFIG状态和写CMD[3:0]＝″1100″后，CC进入MONITOR状态。在这个状态，CC能够接收FlexRay帧和CAS/MTS符号。也能够检查编码差错。接收帧的时间完整性不被检查。这个状态能够被用于FlexRay网络启动失败时的调试目的。写CMD[3:0]＝″0001″后，CC变换回CONFIG状态。
5.5.4 READY状态在打开CONFIG状态和写CMD[3:0]＝″0010″后，CC进入READY状态。CC能够从这个状态变换到READY状态并执行组唤醒或变换到STARTUP状态来执行冷启动或结合到运行的通信中。
CC进入这个状态·当通过写CMD[3:0]＝″0010″(READY命令)而从CONFIG，WAKEUP，STARTUP，NORMAL_ACTIVE，或NORMAL_PASSIVE状态退出时CC从这个状态退出·而通过写CMD[3:0]＝″0001″(CONFIG命令)进入CONFIG状态·而通过写CMD[3:0]＝″0011″(WAKEUP命令)进入WAKEUP状态·而通过写CMD[3:0]＝″0100″(RUN命令)进入STARTUP状态5.5.5 WAKEUP状态任何具有冷启动能力进入STARTUP的节点(具有CSI＝′0′的启动节点)必须确认两个附上的信道必须被唤醒。如果不能被确认，那么在节点开始启动程序前组被唤醒(或至少触发唤醒)。
组唤醒的最小需要是给所有总线驱动器供电。当总线驱动器具有在它的信道上接收唤醒符号时能够唤醒节点的其他部分的能力。组中的至少一个节点需要外部唤醒源。


图10POC状态WAKEUP的结构
表14状态转换WAKEUP主机完全控制唤醒过程。由总线驱动器和CC来通知有关组状态的信息并配置总线监护(如果可用)和CC来执行组唤醒。CC给主机提供在独立的可用信道上发送具体唤醒格式的能力。
唤醒可以每次仅在一个信道上执行。CC确认在这个信道上进行的通信不被扰乱。由于唤醒格式的发送CC不能监护被连接到被配置的信道所有节点唤醒，因为这些节点直到启动阶段才能给出反馈。
通常，接收节点的总线驱动器识别唤醒格式并触发节点唤醒。仅在唤醒和启动阶段，CC需要识别唤醒格式。
唤醒过程使得双信道系统中的单信道装置触发唤醒，通过仅在它们连接的单信道上发送唤醒格式。另一个(启动)节点担负唤醒其他信道的责任。
唤醒过程容忍任何数量的节点同时尝试唤醒单个信道并解决这个状况以使仅一个节点发送该格式。另外，唤醒格式是有弹性的冲突，因此即使存在使得两个节点同时发送唤醒格式的故障，产生的冲突信号仍能够唤醒其他节点。
CC仅在WAKEUP_LISTEN状态识别唤醒。在唤醒后，CC返回到READY状态并通过设置状态中断寄存器中的位WST将唤醒状态的改变通知主机。唤醒状态矢量WSV[2:0]能够从CC状态和差错矢量寄存器中读出。如果有效唤醒符号被接收，状态中断寄存器中的位WUSA或WUSB也被设置。在从唤醒返回后，主机必须配置CC来进入STARTUP状态。
主机必须知道唤醒和及相应的动作可能的失败。延迟节点的任何潜在的启动尝试是明智的，该节点通过使得另一个启动节点来唤醒并被配置的最小时间来激起唤醒。
为了避免某种失败，单个CC不应该唤醒两个信道。而是两个不同的CC应该唤醒两个信道。
两个μT计时器，唤醒计时器和唤醒噪音计时器来控制WAKEUP_LISTEN状态。唤醒计时器在无噪音的环境中激活快速组唤醒，同时在关于噪音干扰的更困难的环境中激活唤醒。
5.5.5.1主机行为主机必须调整BG和CC唤醒模式。它必须调整两个信道的唤醒并必须确定是否唤醒具体信道。唤醒序列的发送通过主机来初始化并由CC产生。唤醒序列由远程BD来检查并被通知给它们本地主机。
由主机控制的唤醒过程·如果WUS被接收则检查本地BD·命令BG第一信道进入WAKEUP(如果BG被安装)·命令CC唤醒第一信道-CC进入WAKEUP_LISTEN并等待vdWakeup的期满-CC进入WAKEUP_SEND并发送唤醒格式-CC返回READY状态-CC给主机通知唤醒尝试的状态·命令BG第一信道离开唤醒(如果BG被安装)·如果需要重复上述步骤来唤醒第二信道·设置冷启动约束标志(CSI)并命令CC进入INTEGRATION_LISTEN状态·等待预定时间来允许其他节点唤醒和配置它们自己
·复位冷启动约束标志(CSI)并命令CC进入COLDSTART_LISTEN状态由BD触发的唤醒过程·由BD识别唤醒·BD触发主机的上电(如果需要)·BD给主机通知唤醒事件·主机配置它的本地CC·如果需要，主机命令第二信道的唤醒和等待预定时间来允许其他节点唤醒和配置它们自己·主机命令CC进入STARTUP状态5.5.5.2唤醒符号(WUS)PRT配置寄存器1，2配置WUS。
·用于达到两个发送节点的可变冲突，两个重叠唤醒符号仍旧可识别·Tx-唤醒符号是独立于发送比例的·可配置的重复pWakeupPattern(2..63)的数目·用唤醒至少两个需要的Tx-唤醒符号·单信道唤醒，在同一个时间，唤醒符号可以不在两个信道上发送·gdWakeupSymbolTxIdle时间用来侦听总线上的动作图11唤醒格式的计时5.5.6 STARTUP状态组唤醒必须在通信启动之前，以致确认所有机制适当定义了启动工作。在所有信道上同时执行启动。在启动期间，节点仅可以发送启动帧。
不能假设所有节点和星需要相同数量的时间来变成完全唤醒和被配置。由于至少两个节点必须启动组通信，延迟节点的任何潜在的启动尝试是明智的，该节点通过使得另一个启动节点被唤醒，被配置和进入启动的最小时间来激起唤醒。所有节点和星被完全唤醒和配置前，需要几百毫秒(根据所用的硬件)。
容错的，分布式启动策略专用于所有节点的初始同步。通常，节点可以经由发起进度同步的冷启动路径，或经由结合到现有同通信进度的结合路径而进入NORMAL_ACTIVE状态。
冷启动尝试开始于冲突避免符号(CAS)的发送。仅发送了CAS的启动节点在CAS之后的最先的四个周期中发送帧，然后先由其他启动节点接合，随后被所有其它节点接合。
每个启动帧必须也是同步帧；因此每个启动节点也将是同步节点。启动尝试的数目由SUC配置寄存器1中的CSA[4:0]配置。
在各个组中，至少两个节点必须被配置为启动节点。同时，超过三个节点可以被配置为启动节点，组不能从启动算法的某种特性中获益。组的启动需要至少两个无故障启动节点。
实际启动组的启动节点也被称为‘最主要的启动节点’。结合到另外启动节点的启动节点被称为‘其次的启动节点’。
非启动节点需要从用于结合的目的不同节点处获取至少两个启动帧。
一旦非启动节点和启动节点接收同步帧，从该同步帧获得TDMA进度信息，则它们经由结合路径开始了被动结合。在结合期间，节点必须将它自己的时钟适配到全局时钟(比率和偏移)，以及必须使得它自己的周期时间与在网络上可见的全局进度适配。然后，这些设置为了与所有可用网络节点的一致性而被检查。节点仅能够离开结合阶段以及当这些检查通过时实际参与通信。
图12状态图时间触发启动5.5.6.1冷启动约束模式在冷启动约束模式中，阻止节点初始化TDMA通信进度。如果主机设置了SUC配置寄存器1中的位CSI，则不允许节点初始化组通信，也就是，进入冷启动路径被禁止。允许节点结合到运行的组或在另一个启动节点启动了组通信的初始化后发送启动帧。
冷启动约束位CSI仅能够在CONFIG或READY状态被设置。CSI在离开READY状态后不能设置，但能够在任何时刻被清除。
5.5.6.2启动超时CC保持两个不同的μT计时器来支持两个超时值，启动超时和启动噪音超时。当CC进入COLDSTART_LISTEN状态时，两个计时器被复位。为了启动通信，这些计时器的任意一个的满期使得节点离开初始感测阶段(COLDSTART_LISTEN状态)。
注意启动和启动噪音计时器与唤醒和唤醒噪音计时器是相同的，并且使用相同的来自SUC配置寄存器2的配置值。
启动超时启动超时限定了节点用于确定在其他节点之间是否已经具有通信或至少一个启动节点积极要求与其他相结合的侦听时间。
启动计时器通编程SUC配置寄存器2中的LT[20:0](pdListenTimeout)来配置。
启动计时器在下列情况被复位·进入COLDSTART_LISTEN状态·如果通信信道动作在配置的信道中的一个上被检测同时该节点在COLDSTART_LISTEN状态·只要配置的信道中的一个的信道状态是活跃的，计时器持续被复位。一旦为了所有信道而达到信道空闲状态以及该节点仍旧处于COLDSTART_LISTEN状态，则计时器恢复计数。
一旦启动超时期满，计时器的溢出和周期重启都不执行。通过启动状态机为其他处理保持计时器状态。
启动噪音超时在启动计时器第一次启动(从STARTUP_PREPARE状态到COLDSTART_LISTEN状态的转变)的同时，也启动了启动噪音计时器。这个附加的超时用来改进存在噪音的情况下的启动过程的可靠性。
启动计时器通编程SUC配置寄存器2中的LTN[3:0](gListenNoise)来配置。
启动计时器噪音在如下情况被复位·进入COLDSTART_LISTEN状态·该节点在COLDSTART_LISTEN状态时，接收正确解码的报头或CAS符号一旦启动噪音超时期满，计时器的溢出和周期重启都不执行。通过启动状态机制为其他处理保持计时器状态。
由于如果信道活动被感测到则启动噪音计时器不被复位，所以这个超时定义了后退解决方法来保证(guarantee)即使处于噪音环境节点也将尝试启动通信组。另一个方面，通过定义复位条件，冷启动进入的同步仍旧被保证。
5.5.6.3启动节点发起冷启动的路径当启动节点进入COLDSTART_LISTEN时，它侦听它的附加信道并尝试接收FlexRay帧。
如果没有通信被检测，则节点进入COLDSTART_COLLISION_RESOLUTION状态并开始冷启动尝试。CAS符号的初始发送继之以第一规则周期。这个周期具有数字零。
从周期零开始，节点发送它的启动帧。由于每个启动节点被允许执行冷启动尝试，所以出现了多个节点同时发送CAS符号并进入冷启动路径。在CAS发送之后的第一个四个周期中解决这个情况。
一旦在这些四个周期中发起冷启动尝试的节点接收CAS符号或帧头，该节点重新进入COLDSTART_LISTEN状态。因此，仅有一个节点保存在这个路径中。在周期四中，其他启动节点开始发送它们的启动帧。
在COLDSTART_COLLISION_RESOLUTION状态中四个周期后，发起冷启动的节点进入COLDSTART_CONSISTENCY_CHECK状态。它收集来自周期四和五的所有启动帧并执行时钟校正。如果时钟校正不发出任何差错并且它接收至少一个有效启动帧对，节点离开COLDSTART_CONSISTENCY_CHECK并进入NORMAL_ACTIVE状态。
允许节点执行的冷启动尝试的数目由SUC配置寄存器1中的CSA[4:0]来配置。对于每次尝试的冷启动，剩下的尝试的数目减少一。仅仅如果这个变量大于一则节点可以进入COLDSTART_LISTEN状态， 仅仅如果这个变量大于零则该节点可以进入COLDSTART_COLLISION_RESOLUTION状态。对于进入COLDSTART_LISTEN状态需要一个大于一的值，由于一个冷启动尝试被用来执行冲突解决，其中冷启动尝试可能失败。
5.5.6.4冷启动节点结合的路径当启动节点进入COLDSTART_LISTEN状态，它尝试接收启动帧的有效对来从中获得它的进度和时钟校正。
一旦有效启动帧已经被接收，则进入INITIALIZE_SCHEDULE状态。如果时钟同步能够成功接收匹配的第二有效启动帧并从中获得进度，则进入INTEGRATION_COLDSTART_CHECK状态。
在INTEGRATION_COLDSTART_CHECK状态中，确定时钟校正能够被正确执行以及这个节点从中发起它的进度的启动节点仍旧有效。在这个状态中的第一个双周期期间，两个有效启动帧对或这个节点已经结合到的节点的启动帧对必须被接收。如果在这个状态中的第一个双周期的结尾，结合尝试未被中断，则进入COLDSTART_JOIN状态。
在COLDSTART_JOIN状态，结合启动节点开始发送它们自己的启动帧。因此，发起冷启动的节点和加入该节点的节点能够检查它们的进度是否彼此互相符合。如果对于下面的三个周期，时钟校正不发出差错并且至少一个其他启动节点可见，节点离开COLDSTART_JOIN状态并进入NORMAL_ACTIVE状态。因此，发起冷启动的节点之后的至少一个周期，它离开STARTUP。
5.5.6.5非启动节点结合路径当非启动节点进入INTEGRATION_LISTEN时，它侦听与之相符的信道并尝试接收FlexRay帧。
只要有效启动帧已经接收，则进入INITIALIZE_SCHEDULE状态。如果时钟同步能够成功接收匹配的第二有效启动帧并从中获得进度，则进入INTEGRATION_CONSISTENCY_CHECK状态。
在INTEGRATION_CONSISTENCY_CHECK状态中，确定时钟校正能够被正确执行以及足够的启动节点(至少2个)发送同意节点拥有自己的进度的启动帧。在为了两个连续的双周期从至少两个启动帧接收有效启动帧对之后，节点离开INTEGRATION_CONSISTENCY_CHECK状态并进入NORMAL_ACTIVE状态或NORMAL_PASSIVE状态。因此，发起冷启动的节点之后的至少一个周期，它离开STARTUP。那意味着组的所有节点能够在周期7的结尾仅在进入周期8之前离开STARTUP。
5.5.7NORMAL_ACTIVE状态一旦发送第一个CAS符号的节点(解决潜在的访问冲突并经由冷启动路径进入STARTUP)和一个附加节点进入NORMAL_ACTIVE状态，则组的启动阶段完成了。在NORMAL_ACTIVE状态，所有配置的消息为了发送而被安排。这包括所有数据帧和同步帧。比例和偏移测量在所有偶周期(需要的偶/奇周期对)内开始。
在NORMAL_ACTIVE状态，CC支持规则的通信功能·CC在配置的FlexRay总线上执行发送和接收·运行时钟同步·主机接口是可操作的CC从这些状态离开·通过写CMD[3:0]＝″0110″(HALT命令)到HALT状态·通过写CMD[3:0]＝″0111″(FREEZE命令)到HALT状态·由于差错状态从ACTIVE到COMM_HALT的改变而进入HALT状态·由于差错状态从ACTIVE到PASSIVE的改变而进入NORMAL_PASSIVE状态·通过写CMD[3:0]＝″0010″(READY命令)来到READY状态5.5.8 NORMAL_PASSIVE状态当差错状态从ACTIVE(绿色)变化到PASSIVE(黄色)时，从NORMAL_ACTIVE状态进入NORMAL_PASSIVE状态。
在NORMAL_PASSIVE状态，节点能够接收所有帧(节点被完全同步并执行时钟同步)。在与NORMAL_ACTIVE状态的比较中，节点没有积极参与通信，也就是，没有符号或帧被发送。
在NORMAL_PASSIVE状态·如果FlexRay总线被配置，则CC在FlexRay总线上执行接收·CC不在FlexRay总线上发送任何帧·运行时钟同步·主机接口是可操作的CC离开这个状态·通过写CMD[3:0]＝″0110″(HALT命令)到HALT状态·通过写CMD[3:0]＝″0111″(FREEZE命令)到HALT状态·由于差错状态从ACTIVE或PASSIVE到COMM_HALT的改变而进入HALT状态·由于差错状态PASSIVE从到ACTIVE的改变而进入NORMAL_PASSIVE状态。当来自CC状态和差错矢量寄存器的PTAC[4:0]与在SUC配置寄存器1中定义的PTA[4:0]相等时，该转换发生。
·通过写CMD[3:0]＝″0010″(READY命令)到READY状态5.5.9 HALT状态当将SUC配置寄存器中的CMD[3:0]＝″0110″(HALT命令)写为′1′时，在当前通信周期结束后CC进入HALT状态。
当将SUC配置寄存器中的CMD[3:0]＝″0111″(FREEZE命令)写为′1′时，CC立即进入HALT状态，并设置在CC状态和差错矢量寄存器中的FSI位。
在这个状态中，所有通信(接收和发送)被停止，以及允许主机通过暂停所有内部时钟来将CC带入功率节能模式。
当CC从HALT状态转换到CONFIG状态时，所有配置和状态数据为了分析目的而被保存。在离开CONFIG状态之前，主机必须恢复无故障的配置。当CC从CONFIG转换到READY状态时，所有内部计数器和CC状态标志被复位。
注意保存在消息RAM中的状态数据不受硬件复位或POC从CONFIG到READY状态的转换而影响。
5.6网络管理网络管理(NM)矢量位于网络管理寄存器1..3中。CC执行除了所有接收的具有NM指示位设置的有效NM帧以外的所有NM矢量之上的逻辑OR运算。在各个周期的结尾，CC更新NM矢量。
NM矢量长度由NEM配置寄存器中的NML[3:0]从0到12字节来配置。NM矢量长度必须在组中的所有节点中被同样地配置。
为了配置发送缓冲器来发送具有NM指示位设置的FlexRay帧，各个发送缓冲器中的报头部分中的NME位必须被设置。另外，主机必须将NM信息写到发送缓冲器的数据部分。
NM矢量的评价必须由主机上的运行的应用程序来执行。
5.7过滤和屏蔽帧过滤通过检查有效帧中的具体字段而不是有效消息缓冲器中的相应配置常数来执行。仅仅如果需要的匹配出现时帧被进一步处理。否则，被抛弃。
在下面的帧字段上过滤帧·信道ID
·帧ID·周期计数器5.7.1过滤机制下面描述的过滤机制被不同地用于接收缓冲器，FIFO缓冲器，和发送缓冲器。
接收缓冲器，FIFO缓冲器用于接受过滤的下面的过滤器组合被允许·帧ID+信道ID·帧ID+信道ID+周期计数器周期计数器过滤由SUC配置寄存器1中的位CF来控制。
CF＝′0′周期计数器过滤被禁止，默认值CF＝′1′周期计数器过滤被激活对组中的所有节点CF位必须同样地配置。
为了保存接收的消息，所有配置的过滤器必须匹配。
发送缓冲器下面的过滤器组合被允许·帧ID+信道ID·帧ID+信道ID+周期计数器消息在与配置信道上的配置帧ID相应的时隙中被发送。如果周期计数器过滤器被激活，配置的周期过滤器值也必须是匹配的。如果周期计数器过滤被禁止，必须没有具有相同帧ID的发送缓冲器被配置。
5.7.2信道ID过滤在消息RAM中的各个消息缓存器的报头部分中有2-比特信道过滤字段(CHA，CHB)。该字段作为一个用于接收缓冲器的过滤器，并作为用于发送缓冲器的控制字段(见表15)。
接收缓冲器如果有效接收帧在信道过滤字段指定的信道上被接收，则被保存。在静态片断内仅仅一个接收缓冲器为了在两个信道(CHA和CHB设置)上的接收必须被建立。其他过滤标准也必须满足。如果接收帧被接受并保存在接收缓冲器中，新数据寄存器中的各个新数据标志被设置(ND＝‘1’)。另外，状态中断寄存器中的RXI标志被设置为‘1’，并且如果被激活则产生中断。
发送缓冲器当周期计数器过滤和帧ID过滤标准也满足时，仅在信道过滤字段中指定的信道上发送缓冲器的内容。在静态片断中，仅仅一个发送缓冲器为了在两个信道(CHA和CHB设置)上的发送而必须被建立。另外，状态中断寄存器中的TXI标志被设置为‘1’，并且如果被激活则产生中断。
表15信道过滤配置5.7.3帧ID过滤每个发送和专用接收缓冲器包括被保存在报头部分中的帧ID。这个帧ID为了接收和发送缓冲器而被不同地使用。
接收缓冲器接收的消息被保存在第一个接收缓冲器中，其中接收的帧ID与配置的帧ID匹配，提供的信道ID和周期计数器标准也被满足。
发送缓冲器对于发送缓冲器，配置的帧ID用来确定用于消息发送的合适的时隙。帧在与配置的帧ID相应的时隙中被发送，提供的信道ID和周期计数器标准也被满足。
5.7.4周期计数器过滤周期计数器过滤基于周期组的概念。为了过滤的目的，如果周期组中任何一个单元是匹配的，则检查到匹配。周期组由每个消息缓冲器的报头部分中的周期码字段来定义。
如表16所描述的来确定属于周期组的周期数目的设定。
表16周期组的定义下面的表17给出了为周期计数器过滤所用的有效周期组的例子。
表17有效周期组的例子接收缓冲器仅仅如果接收的周期计数器与接收缓冲器的周期组的一个单元匹配，则接收的消息被保存。信道ID和帧ID标准也被满足。
发送缓冲器当周期组的单元与当前周期计数器值匹配而帧ID与时隙计数器值匹配，则在配置的信道上发送缓冲器的内容。
5.7.5 FIFO过滤对于FIFO过滤，具有一个拒绝过滤器和一个可用的拒绝过滤器掩模。FIFO拒绝过滤器由用于信道(2比特)，帧ID(11比特)，和周期码(7比特)的总共20比特组成。两个寄存器仅能够在CONFIG状态配置。属于FIFO缓冲器的消息缓冲器的报头部分中的过滤器配置被忽略。
如果信道ID，帧ID和周期计数器没有被拒绝过滤器和拒绝过滤器掩模拒绝以及没有匹配专用接收缓冲器，则在下一个空FIFO缓冲器中保存有效接收的帧。
5.8发送过程5.8.1发送缓冲器通过将各个消息缓冲器的报头部分中的位CFG编程为′1′从而将一部分缓冲器配置为发送缓冲器。这能够通过写报头部分1寄存器来实现。
存在如下用于消息缓冲器的发送的可能性·静态片段信道A或信道B，信道A和信道B·动态片段信道A或信道B保持了由消息处理器配置寄存器2中的SFID[9:0]所配置的帧ID的消息缓冲器用来保持启动/同步帧，如果节点是启动/同步接点(如同SUC配置寄存器1中的TXST和TXSY所配置的)。它仅在CONFIG状态被重新配置。保证了任何节点每个通信周期发送至多一个启动/同步帧。从其他消息缓冲器发送启动/同步帧是不可能的。对于启动/同步帧，同步位，启动帧指示器，同步帧ID，有效载荷长度和相应报头部分CRC仅在CONFIG状态可以改变。
配置具有相同帧ID和周期计数器过滤值的两个或更多发送缓冲器是不被允许的。
对于动态片段中发送帧，可重新配置的消息缓冲器可被使用。帧ID，周期过滤器，信道过滤器，和头部CRC在运行时是可重新配置的。由于消息RAM中的数据部分(由数据指示器来表示)的组织，有效载荷长度仅仅相对于在CONFIG状态被配置的值而被缩短。
CC不具有计算报头CRC的能力。主机用来为所有发送的帧提供报头CRC。如果需要网络管理，主机必须将各个消息缓冲器的报头部分中的NME位设置为′1′。这能够经由写报头部分1寄存器来实现。
在所有消息(静态和动态)中的长度字段反映了在FlexRay帧格式中定义的帧有效载荷数据长度。CC可以使用比在静态片段中的实际配置的数据帧长度短的发送缓冲器结构。在这种情况，CC产生填充字节来确保帧具有合适的物理长度。填充格式是逻辑零。填充功能仅应用在静态片段中要被发送的帧。
各个发送缓冲器提供发送模式标志TXM，该标志允许主机配置用于静态片段中的发送缓冲器的发送模式。如果这个位被设置，发送器运行在单发模式(single-shot mode)。如果这个位被清除，发送器运行在连续模式。
当发送缓冲器已被更新并准备发送时，主机CPU明确设置发送请求标志TXR。在单发模式中，发送完成后，CC复位TXR标志。现在，主机可以用下一个消息更新发送缓冲器。在通过再次设置发送请求标志TXR主机指示更新完成之前，CC不发送发送缓冲器中的消息。主机CPU能够通过读发送请求寄存器来检查所有消息缓冲器的TXR标志的实际状态。
5.8.2空帧发送如果消息缓冲器被配置为“单发模式”，仅当主机设置了发送请求标志TXR后由发送器来发送被配置的帧。在发送之后，TXR标志由CC复位。如果在静态片段中，主机没有在发送时间之前设置发送请求标志，并且如果没有具有与ID和周期计数器过滤器匹配的其他发送缓冲器，CC发送具有空帧指示位设置和将有效载荷数据设置为零的空帧。
如果消息缓冲器被配置为“连续模式”，发送之后CC不复位发送请求标志TXR。如果发送请求标志被设置，每当帧ID和周期计数器过滤器匹配时，帧被发送出去。如果在静态片段，主机清除了发送请求标志，CC在相应时隙发送具有空帧指示位设置和将有效载荷数据设置为零的空帧。
在下面的情况中，CC发送具有空帧指示位设置的空帧，帧头和帧长度的其余未被改变·所有发送缓冲器为了具有不与当前周期匹配的周期过滤器的时隙而配置·具有匹配帧ID和周期计数器，但这些发送缓冲器都不具有发送请求标志TXR设置空帧不在动态片段中发送。
5.8.3静态片段对于静态片段，如果有准备发送的几个消息，具有与下一个发送时隙相应的帧ID的消息被选择用于发送。分配给静态片段的发送缓冲器的数据部分被更新直到缓冲器的发送时隙之前的一个时隙。
5.8.4动态片段在动态片段中，如果几个消息未处理，具有最高优先级的消息(最低的帧ID)下一个被选择。仅仅是比最高的静态帧ID更高的帧ID被分配给动态片段。
在动态片段中，不同小时隙序列是可能的(在两个信道上不同帧ID的同时发送)。因此，根据未处理消息的帧ID和它们的信道配置位来选择它们。
由MHD配置寄存器1中的SLT[12:0]所配置的最后发送的开端定义了在周期的动态片段中约束新帧发送之前允许的最大的小时隙值。
所有活跃的发送缓冲器的帧ID(TXR＝′1′)直到这些缓冲器已被发送(TXR＝′0′)才改变。这防止了当等待被发送时消息缓冲器的帧ID的改变。在成功发送之后，状态中断寄存器中的发送中断标志被设置(TXI＝′1′)。
5.8.5帧发送为了准备用于发送的发送缓冲器，而需要下面的步骤·通过将′1′写入写报头部分1寄存器中的CFG位而将消息缓冲器配置为发送缓冲器·将发送消息(报头和数据部分)写入输入缓冲器。
·将发送消息从输入缓冲器传递到消息RAM，如同在5.11.1.1数据传递输入缓冲器->消息RAM所描述的进行。
·如果在输入缓冲器命令掩模寄存器中被配置，只要传递一完成以及消息缓冲器准备好发送，那么各个消息缓冲器的发送请求标志就被设置。
·通过检查发送请求寄存器1，2中的TXR位(TXR＝′0′)来检查消息缓冲器是否被发送注意用于静态消息缓冲器的报头部分的(重新)配置仅在CONFIG状态是允许的。
5.9接收过程5.9.1接收缓冲器通过将各个消息缓冲器的报头部分中的位CFG编程为′0′，部分E-Ray消息缓冲器能够被配置为专用接收缓冲器。
给CC信道分配接收缓冲器存在下面的可能·静态片段信道A或信道B，信道A和信道B(选择先有效的)·动态片段信道A或信道B
CC仅将有效接收的消息从FlexRay协议控制器的移位寄存器传递到具有匹配的过滤器配置的专用接收缓冲器。接收缓冲器能够存储除了帧CRC以外的所有帧单元。呈现给主机的有效载荷长度信息反映了从接收的有效载荷长度码中更新的长度。
如果在一个时隙内没有帧被接收或接收的是被破坏的帧，那么接收之前的消息缓冲器内容被保留。消息缓冲器状态寄存器中的标志指示了问题的原因。
新数据寄存器1，2中的新数据标志ND指示了CC自最后的读出(ND＝′1′)之后更新了各个接收缓存器。当接收的消息从消息RAM传递到输出缓冲器时，新数据标志被消息处理器清除(ND＝′0′)。
在NORMAL_ACTIVE或NORMAL_PASSIVE运行状态时，主机不对保存在消息缓冲器的报头部分中的静态接收缓冲器的配置数据进行写访问。主机仅在CONFIG状态对静态接收缓冲器的报头部分进行写访问。
5.9.2空帧接收接收的空帧的有效载荷不被复制到匹配的接收缓冲器中。空帧的接收由各个消息缓冲器的报头部分3中的空帧指示位NFI＝′0′来指示。
5.9.3帧接收为了准备或改变用于接收的消息缓冲器，需要CONFIG状态下的下列步骤(动态接收缓冲器也可以在NORMAL_ACTIVE或NORMAL_PASSIVE状态被(重新)配置)·通过将′0′写入写报头部分1寄存器中的CFG位而将消息缓冲器配置为接收缓冲器·通过将配置(报头部分)数据写入输入缓冲器来配置接收缓冲器·通过将目标消息缓冲器号写入输入缓冲器命令请求寄存器而将配置从输入缓冲器传递到消息RAM一旦这些步骤被执行，消息缓冲器用作有效的接收缓冲器并参与内部匹配过程，每当CC接收有效消息时发生这种情况。接收的消息被保存在第一匹配的接收缓冲器中。如果缓冲器保持了未处理的消息(ND＝′1′)，则被新消息重写了而各个消息缓冲器状态寄存器中的MLST位被设置。
每当缓冲器被更新以及如果被激活接收中断被产生时，新数据寄存器1，2中的相应新数据标志ND被设置。
从消息RAM经由输入缓冲器读出接收缓冲器如5.11.1.2数据传递消息RAM->输出缓冲器所描述的那样进行。
注意当接收的消息被传递到输出缓冲器时，ND标志被消息处理器自动清除。
5.10 FIFO缓冲器功能5.10.1说明一组消息缓存器能够被配置为周期的先进先出(FIFO)缓存器。FIFO缓冲器组在寄存器映射中是连续的，开始于由消息RAM配置寄存器中的FFB[6:0]参考的消息缓冲器并结束于由消息RAM配置寄存器中的LCB[6:0]参考的消息缓冲器。能够分配给FIFO缓存器系统的消息缓冲器在2和64个之间。
与任何专用接收缓冲器不匹配但与可编程的FIFO过滤器匹配的每个有效输入的消息被保存在FIFO缓冲器系统中。在这种情况下，帧ID，有效载荷长度，接收周期计数，和被寻址的FIFO缓冲器的状态位用帧ID、有效载荷长度、接收周期计数和来自接收的消息的状态重写并能够被主机读出用于消息标识。中断状态寄存器中的位RFNE示出了FIFO缓冲器系统不空，中断状态寄存器中的位RFO示出了FIFO缓冲器系统的超限已被检测到。如果被激活，则产生中断。
有两个与FIFO缓冲器系统相关的索引寄存器。PUT索引寄存器(PIDX)是指向FIFO缓存器系统下一个可用位置的索引。当新的消息被接收时，它被写入由PIDX寄存器寻址的消息缓冲器。然后PIDX寄存器增加并寻址下一个可用消息缓冲器。如果PIDX寄存器增加超过了最高编号的FIFO缓冲器，PIDX寄存器装载FIFO链中的第一个(最小编号)消息缓冲器的号。GET索引寄存器(GIDX)用来寻址下一个将被阅读的FIFO缓冲器。在将FIFO缓冲器的内容传递给输出缓冲器后GIDX寄存器增量。
当PUT索引(PIDX)达到GET索引(GIDX)的值时，FIFO缓冲器系统被完全充满。当在最老的消息已被读之前下一个消息被写入FIFO缓冲器时，PUT索引和GET索引被增加而新的消息重写了FIFO缓冲器中最老的消息。这将设置状态中断寄存器中的FIFO缓冲器超限标志RFO。
图13FIFO缓冲器状态空，非空，超限当PUT索引(PIDX)不同于GET索引(GIDX)时，FIFO缓冲器非空状态被检测。在这种情况下，标志RFNE被设置。这指示了在FIFO缓冲器系统中至少有一个接收的消息。PUT索引寄存器和GET索引寄存器不能被主机CPU访问。FIFO缓冲器空，FIFO缓冲器非空，和FIFO缓冲器超限状态用图13的三个缓冲器FIFO缓冲器系统来说明了。
有一个用于FIFO缓冲器系统的可编程的FIFO拒绝过滤器。FIFO拒绝过滤器寄存器(FRF)定义了用于要被拒绝的消息的过滤器格式。FIFO拒绝过滤器由信道过滤器，帧ID过滤器，和周期过滤器组成。如果位RSS被设置为′1′(默认)，所有在静态片段接收的消息被FIFO缓冲器系统拒绝。FIFO拒绝过滤掩模寄存器(FRFM)说明了FIFO拒绝过滤器中的哪些相应位为了拒绝过滤而被标记成‘不关心的’。
5.10.2 FIFO缓冲器的配置为了属于FIFO缓冲器系统的所有消息缓冲器，指向消息RAM中的各个消息缓冲器的数据部分的第一个32-比特字的数据指针必须经由写头部3寄存器来配置。接受过滤所需要的所有信息来自FIFO拒绝过滤器和FIFO拒绝过滤掩模并且不需要在属于FIFO缓冲器的消息缓冲器的报头部分中被配置。
当为了属于FIFO缓冲器系统的消息缓冲器而编程数据指针时，所有消息缓冲器的有效载荷长度必须被编程为由消息RAM配置寄存器中的DLF[6:0]所定义的值。
注意如果接收的帧的有效载荷长度长于DLF[6:0]所编程的值，存储在FIFO缓冲器系统的消息缓冲器中的数据字段被截短到那个长度。
5.10.3访问FIF0缓冲器为了从FIFO缓冲器系统中读出，主机必须通过将FIFO的缓冲器的第一消息缓冲器的号码(由FFB[6:0]参考)写入输出缓冲器命令请求寄存器而触发从消息RAM到输出缓冲器的传递。然后消息处理器将由GET索引寄存器(GIDX)寻址的消息缓冲器传递给输出缓冲器。在这个传递后，GET索引寄存器(GIDX)被增量。
5.11消息处理消息处理器控制输入/输出缓冲器和消息RAM之间的以及消息RAM和两个瞬态缓冲器RAM之间的数据传递。所有对内部RAM的访问是32+1比特访问。
对保存在消息RAM中的消息缓冲器的访问在消息处理器状态机的控制下进行。这避免了两个协议控制器和主机CPU对消息RAM的访问之间的冲突。
分配给静态片段的消息缓冲器必须如下配置，其中消息缓存器0被配置为具有最小帧ID而为静态片段配置的最后的消息缓冲器保持最高帧ID。它们之间的帧ID必须以递增序列排列。
分配给静态片段的消息缓冲器的帧ID必须在从1到在GTU配置寄存器7中配置的NSS[9:0]之间的范围内。分配给动态片段的消息缓冲器的帧ID必须在从NSS[9:0]+1到2047之间的范围内。
在这种情况下，消息处理器检查消息缓冲器号和配置的帧ID序列之间的失配(消息缓冲器保持具有比前面的消息缓冲器较低的号码的帧ID)用于静态消息缓冲器，或属于静态片段的帧ID被分配给动态消息缓冲器，或来自动态片段的帧ID分被配给静态消息缓冲器，消息处理器将设置在差错中断寄存器中的时隙配置差错标志SCE。如果被激活这将产生差错中断。
与专用接收缓存器不匹配的接收的消息(静态或动态片段)被保存在接收FIFO(如果被配置)中，如果它们通过FIFO拒绝过滤器。
在RAM测试模式中，消息处理器被旁路以及所有内部RAM块能够直接经由主机接口来访问(见4.3专用寄存器)。
5.11.1输入/输出缓冲器<->消息RAM在输入缓冲器和消息RAM之间和在消息RAM和输出缓冲器之间的消息传递是由主机CPU通过写入目标/源消息缓冲器的号码来触发而访问输入或输出缓冲器命令请求寄存器。
输入/输出缓存器命令掩模寄存器能够被用来写/读分别所选的消息缓冲器的报头和数据部分，由此减少用于在输入/输出缓冲器和消息RAM之间数据传递的时间。如果输入缓冲器命令掩模寄存器中的位STXR被设置(STXR＝′1′)，那么在消息缓冲器被更新后，所选消息缓存器的发送请求标志自动被设置。
输入缓存器和输出缓冲器被建成双缓存器结构。这个双缓冲器结构的一半可以被主机CPU访问，同时另一半(描影缓冲器)被消息处理器访问用于消息RAM和输入/输出缓冲器之间的数据传递。
图14CPU访问消息缓冲器5.11.1.1数据传递输入缓存器->消息RAM当主机将消息RAM中的目标消息缓存器写入输入缓冲器命令请求寄存器中的IBRH[5:0]，IBF和IBF描影被交换。另外，保存在IBRH[5:0]和IBRS[5:0]下的消息缓存器号也被交换(见图15)。
图15双缓冲器结构输入缓冲器借助这个写操作，输入缓冲器命令请求寄存器中的IBSYS位被设置为′1′。然后消息处理器开始传递IBF描影的内容给由IBRS[5:0]所选择的消息RAM中的消息缓冲器。
当消息处理器从IBF描影向消息RAM中的目标消息缓冲器传递数据时，主机可以配置IBF中的下一个消息。在IBF描影和消息RAM之间的传递完成后，IBSYS位被设置回′0′而下一个给消息RAM的传递可以由主机通过将各个目标消息缓冲器号写入IBRH[5:0]来启动。
如果对IBRH[5:0]的写访问出现了，同时IBSYS是′1′，则IBSYH被设置为′1′。在从IBF描影到消息RAM的正在进行的数据传递完成后，IBF和IBF描影被交换，IBSYH被复位为′0′，IBSYS仍旧设置为′1′，而下一个给消息RAM的传递被启动。另外，保存在IBRH[5:0]和IBRS[5:0]下的消息缓存器号也被交换。
8/16-位主机访问序列的例子·将第一个消息写入IBF·请求给目标消息缓冲器的数据传递写IBRH[5:0]·将第二个消息写入IBF·请求给目标消息缓冲器的数据传递在IBSYS被复位后写IBRH[5:0]·将第三个消息写入IBF·...
表18输入命令请求寄存器位的分配5.11.1.2数据传递消息RAM->输出缓冲器一旦主机将REQ设置为′1′，由输出缓冲器命令请求寄存器中的OBRS[5:0]所选择的消息缓冲器从消息RAM传递到输出缓冲器描影。当OBSYS是′0′时，位REQ仅能被设置为′1′。
图16双缓冲器结构输出缓冲器将REQ设置为′1′后，OBSYS被设置为′1′，并启动将由OBRS[5:0]所选的消息缓冲器从消息RAM到OBF描影的传递。在消息RAM和OBF描影之间的传递完成后，OBSYS位被设置回′0′。
通过将VIEW设置为′1′同时OBSYS是′0′，OBF和OBF描影被交换。现在，主机能够从OBF读出传递的消息缓冲器，同时消息处理器可以将下一个消息从消息RAM传递到OBF描影。
8-位主机访问序列的例子·选择第一消息缓冲器写OBRS[5:0]·请求传递第一消息缓冲器写REQ·等待直到OBSYS被复位·选择第二消息缓冲器写OBRS[5:0](当OBSYS＝′1′时也可以被设置)·浏览第一消息并请求传递第二消息缓冲器写VIEW，REQ·读出第一消息·等待直到OBSYS被复位
·选择第三消息缓冲器写OBRS[5:0]·浏览第二消息并请求传递第三消息缓冲器写VIEW，REQ·读出第二消息·等待直到OBSYS被复位·...
·浏览第n消息写VIEW·读出第n消息16-位主机访问序列的例子·选择并请求第一个消息缓冲器的传递写OBRS[5:0]，REQ·等待直到OBSYS被复位·浏览第一消息，选择并请求第二消息缓冲器的传递写VIEW，REQ，OBRS[5:0]·读出第一消息·等待直到OBSYS被复位·浏览第二消息，选择并请求第三消息缓冲器的传递写VIEW，REQ，OBRS[5:0]·读出第二消息·等待直到OBSYS被复位·...
·浏览第n消息写VIEW(OBRS[5:0]未被估计)·读出第n消息
表19输入命令请求寄存器位的分配5.11.2 FlexRay协议控制器<->消息RAM两个瞬态缓冲器RAM用来缓冲在两个FlexRay协议控制器和消息RAM之间传递的数据。
每个瞬态缓冲器RAM被建立为能够存储两个完整的FlexRay消息的双缓冲器。通常有一个被分配给相应的协议控制器的缓冲器，同时另一个被消息处理器访问。
如果，例如消息处理器写入要被发送给瞬态缓冲器β的下一个消息，FlexRay协议控制器能够访问瞬态缓冲器α来存储实际接收的消息。在接收完成后，消息处理器交换两个缓冲器。现在，FlexRay协议控制器能够从瞬态缓冲器β装载它的移位寄存器并发送消息处理器装载的新消息，同时消息处理器访问瞬态缓冲器α。在发送保存在瞬态缓冲器β中的消息时，消息处理器将保存在瞬态缓冲器α中的最后接收的消息传递给消息RAM(如果它通过接受过滤的话)并更新相应的消息缓冲器。
在瞬态缓冲器RAM和FlexRay协议控制器的移位寄存器之间的数据传递在32比特的一些部分中实现。这使得32比特移位寄存器的使用独立于FlexRay消息的长度。
图17对瞬态缓冲器RAM的访问5.12消息RAM为了避免对消息RAM的主机访问和FlexRay消息接收/发送之间的冲突，主机CPU不能直接访问消息RAM中的消息缓冲器。这些访问经由输入和输出缓冲器来处理。消息RAM能够存储达到64个消息缓冲器。
消息RAM被组织为1152×33＝38,016位。每一32-比特字由一个校验位来保护。为了获得相对于每个FlexRay帧中的不同数目数据字节的所需灵活性(0...254)，消息RAM具有如图18所描述的结构。
图18消息RAM的结构报头部分存储FlexRay帧的报头片段·支持最大64个消息缓冲器
·每个消息缓冲器具有4个32-比特字的报头·指向数据部分的11-比特指针数据部分具有不同长度的有效载荷片段的柔性存储。一些最大值是·16个分别具有254字节数据的消息缓冲器·或32个分别具有128字节数据的消息缓冲器·或64个分别具有56字节数据的消息缓冲器约束报头部分+数据部分不得占据超过1,152 32-比特字。
5.12.1报头部分每一消息缓冲器的报头在消息RAM的报头部分占据四个32-比特字。消息缓冲器0的报头开始于消息RAM中的第一个字。
对于瞬态缓冲器，报头CRC必须由主机CPU来计算。数据指针必须由程序员计算来定义用于消息RAM的数据部分中的相应消息缓存器的数据部分的开始点。
接收周期计数，信道指示(RCI)上接收，启动帧指示位(SFI)，同步位(SYN)，空帧指示位(NFI)，有效载荷前导码指示位(PPI)，和保留位(RES)仅从接收的有效帧被更新。
用于消息缓存器配置的单元被保存在消息RAM的报头部分中，如表20所列。对于静态消息缓冲器和FIFO缓冲器(重新)配置仅在CONFIG状态是可能的。
表20消息RAM中的消息缓冲器的报头部分报头1·帧ID -时隙计数器过滤配置·周期码-周期计数器过滤配置·CHA，CHA -信道过滤配置·CFG -消息缓冲器配置接收/发送·NME -网络管理/消息ID激活·TXM -发送模式配置单发/连续·MBI -消息缓冲器接收/发送中断激活报头2·报头CRC-发送缓冲器由主机更新(从帧报头片段中计算来)-接收缓冲器-从接收的帧更新·配置的有效载荷长度-由主机配置的数据字段长度(2-字节字的数目)·接收的有效载荷长度-由帧接收的数据字段长度(2-字节字的数目)
报头3·数据指针 -指向数据部分中相应数据字段的开端的指针仅对接收缓冲器有效，从接收的帧更新·接收周期计数 -用于接收的帧的周期计数·RCI -信道上接收指示·SFI -启动帧指示位·SYN -同步帧指示位·NFI -空帧指示位·PPI -有效载荷前导码指示位·RES -保留位状态报头4发送和接收缓冲器·SEOA-信道A上观察到的语法差错·SEOB-信道B上观察到的语法差错·CEOA-信道A上观察到的内容差错·CEOB-信道B上观察到的内容差错·SVOA-信道A上观察到的时隙分界违法·SVOB-信道B上观察到的时隙分界违法·DCE-数据一致性差错发送缓冲器·TCIA-发送冲突指示信道A·TCIB-发送冲突指示信道B·VFRA-信道A上接收的有效帧·VFRB-信道B上接收的有效帧接收缓冲器·PLE-有效载荷长度差错·MLST-消息丢失·5.12.2数据部分消息RAM的数据部分保存了为了如报头部分所定义的配置用于接收/发送的消息缓冲器的数据字段。每个消息缓冲器的数据字节的数目可以从0到254变化。为了优化两个FlexRay协议控制器和消息RAM的移位寄存器和消息RAM之间和主机接口和消息RAM之间的数据传递，消息RAM的物理宽度被设置为4个字节加一个奇偶校验位。
消息缓冲器0的数据字段在报头部分最后的字以后开始。配置的消息缓冲器的数据字段被保存在如下面的表21所示的消息RAM中。
附加到报头部分中所配置的消息缓冲器的数据字段的开端由指向消息RAM中的开始地址的指针DP[10:0]引用。这使得可用RAM空间的灵活使用于具有不同数据长度的消息缓冲器的存储。如果消息缓冲器仅使用了32-比特的数据字的16比特，则剩下的16个比特没有被使用。
当配置消息RAM中的消息缓冲器时，程序员必须确认数据部分没有重写部分报头部分。程序员也必须保证配置的消息缓冲器的数据字段位于消息RAM中的不同的地址。
表21消息RAM中的消息缓冲器的数据部分的存储5.12.3奇偶校验检查在E-Ray模块中执行奇偶校验机制来确认保存在模块的七个RAM块中的数据的完整性。RAM块具有如如19所示的奇偶校验发生器/检查器。当数据被写入RAM块时，本地奇偶校验发生器产生奇偶校验位。E-Ray模块使用偶数奇偶校验(对于在32-比特数据字中具有偶数个一，产生零奇偶校验位)。奇偶校验位与各个数据字一起保存。每当从任何一个RAM块中读出数据字时检查奇偶校验。模块内部数据总线具有32-比特的宽度。
如果奇偶校验差错被检查到，相应差错标志在消息处理器状态寄存器中被设置。在包括这些单个差错标志的差错中断寄存器中有一个附加差错标志。
图19描述了RAM块和奇偶校验发生器/检查器之间的数据路径。
图19奇偶校验发生和检查注意奇偶校验发生器&检查器不是RAM块的一部分，而是RAM访问硬件的一部分，而RAM访问硬件是E-Ray内核的一部分。
在奇偶校验差错已被检查出的情况下，下面的动作被执行在所有情况中·消息处理器状态寄存器中的各个奇偶校验差错标志被设置·差错中断寄存器中的奇偶校验差错标志被设置，以及如果被激活，则产生到CPU的模块中断。
特殊情况中的附加从输入缓冲器RAM1，2到消息RAM的数据传递中的奇偶校验误差·相应消息缓冲器设置中的BCE位·PIBF位被设置·FMB[5:0]指示了错误消息缓冲器的号码·相应消息缓冲器的发送请求未被设置扫描消息RAM中的报头部分期间的奇偶校验差错·相应消息缓冲器设置中的DCE位·PMR位被设置·FMB[5:0]指示了错误消息缓冲器的号码·跳过消息缓冲器从消息RAM到瞬态缓冲器RAM1，2的数据传递中的奇偶校验误差·相应消息缓冲器设置中的BCE位·PMR位被设置·FMB[5:0]指示了错误消息缓冲器的号码·协议控制器发送空帧从瞬态缓冲器RAM1，2到协议控制器1，2的数据传递中的奇偶校验误差·被破坏的消息的发送停止了
·PTBF1，2位被设置从瞬态缓冲器RAM1，2到消息RAM的数据传递中的奇偶校验误差·相应消息缓冲器设置中的DCE位·PTBF1，2位被设置·FMB[5:0]指示了错误消息缓冲器的号码从消息RAM到输出缓冲器RAM的数据传递中的奇偶校验误差·相应消息缓冲器设置中的DCE位·PMR位被设置·FMB[5:0]指示了错误消息缓冲器的号码从输出缓冲器RAM到主机CPU的数据传递中的奇偶校验误差·POBF位被设置数据一致性差错位DCE位于相应消息缓冲器的消息缓冲器状态和差错信息字段中，同时奇偶差错位(PIBF，POBF，PMR，PTBF1，2)和错误消息缓冲器指示器FMB[5:0]位于消息处理器状态寄存器中。
5.13模块中断通常，中断提供到协议计时的闭链环，当控制器检查到差错、接收或发送帧、配置的计时器中断被激活时立即触发该中断。这个使得主机在具体的差错条件、计时器和事件中反应更快。另一方面，太多的中断能够使得主机错过应用的最后期限。因此，CC分开地支持对每个独立中断的禁止/激活控制。
在以下时刻触发中断·差错被检查·状态位被设置·计时器达到预先配置的值·从输入缓冲器到消息RAM或从消息RAM到输出缓冲器的消息传递已完成在状态改变或差错出现时跟踪状态和产生中断是两个独立事件。不管是否中断被激活，或被没被激活，相关状态被跟踪并由CC指示。主机通过读差错中断寄存器和状态中断寄存器来访问实际状态和差错信息。

表22模块中断标志和中断线激活到主机的中断线eray_int0和eray_int1由激活的中断来控制。另外，到主机CPU的两个中断线中的每一个能够单独被中断线激活寄存器中的编程位EINT0和EINT1所激活/禁止。
由中断计时器0和中断计时器1所产生的两个计时器中断在管脚eray_tint0和eray_tint1有效。它们能够经由计时器0和计时器1配置寄存器来配置。
输入缓冲器和消息RAM之间和消息RAM和输出缓冲器之间的数据传递的状态在管脚eray_ibusy和eray_obusy上被通知。
6.附录6.1寄存器位概述









附图列表图1E-Ray框图..................................10图2E-Ray内核的通用接口........................13图3到E-Ray寄存器和输入/输出缓冲RAM的写访问....14图4到E-Ray寄存器和输入/输出缓冲RAM的读访问...14图5从输入缓冲RAM到消息RAM和从消息RAM到输出缓冲RAM的数据传递.......................................14图6对嵌入式RAM块的同步的读/写访问.............18图7对E-Ray RAM块的测试模式访问................28图8通信周期的结构.............................96图9E-Ray通信控制器的整体状态图................101图10POC状态WAKEUP的结构.......................103图11唤醒格式的计时............................106图12状态图时间触发启动........................107图13FIFO缓冲器状态空，非空，超限............121图14CPU访问消息缓冲器.........................123图15双缓冲器结构输入缓冲器....................123图16双缓冲器结构输出缓冲器....................124图17对瞬态缓冲器RAM的访问.....................126图18消息RAM的结构.............................126图19奇偶校验发生和检查........................131
表的列表表1通用主机接口..................................13表2物理层接口....................................14表3到输入缓冲RAM1的接口..........................16表4到输入缓冲RAM2的接口..........................16表5到输出缓冲RAM1的接口..........................16表6到输出缓冲RAM2的接口..........................17表7到消息RAM的接口...............................17表8到瞬态缓冲RAM A的接口.........................18表9到瞬态缓冲RAM B的接口.........................18表10消息缓冲器的分配.............................20表11E-Ray寄存器表示图............................23表12POC的差错模式(退化模型)......................100表13E-Ray整体状态机的状态变化....................102表14状态转换WAKEUP...............................104表15信道过滤配置.................................114表16周期组的定义.................................115表17有效周期组的例子.............................115表18输入命令请求寄存器位的分配...................124表19输入命令请求寄存器位的分配...................125表20消息RAM中的消息缓冲器的报头部分..............128表21消息RAM中的消息缓冲器的数据部分的存储........130表22模块中断标志和中断线激活.....................13权利要求
1.FlexRay通信控制器，用于将FlexRay通信线连接到分配给FlexRay通信控制器的FlexRay网络成员，由此所述FlexRay通信控制器包括一些部件，至少有消息处理器、消息存储器、用于将所述消息存储器连接到所述FlexRay网络成员的第一缓冲存储器结构、和用于将所述消息存储器连接到所述FlexRay通信线的第二缓冲存储器结构，由此所有部件一起运作来将所述FlexRay通信线连接到所述FlexRay网络成员，并且所述FlexRay通信控制器以这样的方式来构造，使得所述运作由位于所述FlexRay通信控制器上的多个寄存器的内容来控制。
2.根据权利要求1的FlexRay通信控制器，其特征在于所述多个寄存器的至少一个是测试寄存器，它以这样的方式来构造，使得它保持FlexRay通信控制器的至少一个测试模式的控制位。
3.根据权利要求1的FlexRay通信控制器，其特征在于所述多个寄存器的至少一个是锁寄存器(LCK)，它以这样的方式来构造，使得它仅能写并且对锁寄存器的读将返回零。
4.根据权利要求1的FlexRay通信控制器，其特征在于所述多个寄存器的至少一个是第一中断寄存器(EIR，SIR)，它以这样的方式来构造，使得如果检查到所列差错或相应事件则设置一个标志。
5.根据权利要求1的FlexRay通信控制器，其特征在于所述多个寄存器的至少一个是第二中断寄存器(EILS，SILS)，它以这样的方式来构造，使得所述第二中断寄存器中的设置将由具体标志产生的中断分配给FlexRay通信控制器的两个中断线中的一个。
6.根据权利要求1和4的FlexRay通信控制器，其特征在于所述多个寄存器的至少一个是第三中断寄存器(EIES，EIER，SIES，SIER)，它以这样的方式来构造，使得所述第三寄存器中的设置确定所述第一中断寄存器(EIR，SIR)中的哪些状态改变将导致中断。
7.根据权利要求1的FlexRay通信控制器，其特征在于所述多个寄存器中的至少一个是第四中断寄存器(T0C，T1C)，它以这样的方式来构造，当计时器值(0，1)中断出现时它根据周期计数和宏标记在时间上指定一个点。
8.根据权利要求1的FlexRay通信控制器，其特征在于所述多个寄存器中的至少一个是第五中断寄存器(STPW)，它以这样的方式来构造，在停止监视事件处实际周期计数器和宏标记值被保存在第五中断寄存器中。
9.根据权利要求1的FlexRay通信控制器，其特征在于所述多个寄存器中的至少一个是通信控制器控制寄存器(CC控制寄存器)，它以这样的方式来构造，使得所述FlexRay通信控制器提供所述通信控制器控制寄存器来允许所述FlexRay网络成员控制所述FlexRay通信控制器的操作。
10.根据权利要求1的FlexRay通信控制器，其特征在于所述多个寄存器中的至少一个是通信控制器状态寄存器(CC状态寄存器)，它以这样的方式来构造，使得在对使用超过8比特编码的状态变量的字节访问期间，FlexRay通信控制器可以在两个访问之间更新该变量。
11.根据权利要求1的FlexRay通信控制器，其特征在于所述多个寄存器中的至少一个是消息状态控制寄存器，它以这样的方式来构造，使得消息缓冲器经由所述消息缓冲器控制寄存器被控制。
12.根据权利要求1的FlexRay通信控制器，其特征在于所述多个寄存器中的至少一个是消息缓冲器状态寄存器，它以这样的方式来构造，使得消息缓冲器状态经由所述消息缓冲器状态寄存器分配。
全文摘要
FlexRay通信控制器，用于将FlexRay通信线连接到分配给FlexRay通信控制器的FlexRay网络成员，由此所述的FlexRay通信控制器包括一些部件，至少有消息处理器、消息存储器、用于将所述消息存储器连接到所述FlexRay网络成员的第一缓冲存储器结构、和用于将所述消息存储器连接到所述FlexRay通信线的第二缓冲存储器结构，由此所有部件一起运作来将所述FlexRay通信线连接到所述FlexRay网络成员，并且所述FlexRay通信控制器以这样的方式来构造，所述运作由位于所述FlexRay通信控制器上的多个寄存器的内容来控制。
文档编号H04L12/40GK1993935SQ200580026230
公开日2007年7月4日 申请日期2005年8月4日 优先权日2004年8月5日
发明者F·哈特维希, T·瓦纳, C·霍尔斯特, F·拜勒, M·伊勒 申请人:罗伯特·博世有限公司