专利名称：重新切割封包的系统及方法
技术领域：
本发明是有关于一种封包封装(packet framing)的技术，特别是MPEG-2传输封包的封包封装技术。
背景技术：
在两种处理不同数据格式的组件需相互交换数据的时候，需要另一个能将数据重新切割或重新组合的组件，以作为此两组件的接口。此接口组件可接受来自一通讯组件的数据，并转换成另一适当的数据格式以供另一通讯组件处理。
此种接口组件已普遍的存在于目前常用的的通讯系统中。举例来说，北美数字有线电视系统(North American Digital Cable Television ServiceSystem，ITU-T R/J.8 3B)规格要求一种MPEG封装组件，用以转换MPEG档案的格式，以使两接收不同格式的组件能正确处理所需的数据。图1显示一通讯系统的方块图包括有传输端12、有线电缆信道16，以及接收器14。其中，传输器12包括有MPEG编码器102，一MPEG封装组件106，以及一前向错误更正(Forward Error correction code，FEC)编码器104。接收器14包括有前向错误更正译码器108、MPEG封包切割(delineation)组件112以及MPEG译码器110。MPEG-2编码器102可产生MPEG-2传输封包。图2a显示MPEG-2传输封包的格式。一个MPEG-2传输封包的格式有188个字节(bytes)，其中第一个字节为同步化位(sync byte)，其它字节为有效数据(payload)区段。MPEG-2传输封包的同步化位固定为47hex(0100_0111)。
为了要完全利用到同步化位所能乘载的信息量，图1中的MPEG编码器102所产生的MPEG-2传输封包并不直接送至FEC编码器104。图1中的MPEG封装组件106将MPEG-2传输封包加上同位总和检查码(parity checksum)，可增加重新切割封包的正确性。同位总和检查码是将187字节(即1496位)的有效数据送入一个总和检查码产生器。其中，总和检查码产生器可由一线性反馈位移缓存器(Linear feedback shift register，LFSR)根据一组合公式所组成，该组合公式为f(x)＝[1+X1497*b(x)]/g(x)(1)其中，g(x)＝1+X+X5+X6+X8， (2)且b(x)＝1+X+X3+X7。(3)在上述公式(1)、(2)及(3)中，所有的加法均为模2加法(modulo 2addition)。图3显示一线性反馈位移缓存器，可用以完成上述组合公式运算。首先，先将MPEG-2传输封包中的有效数据共1469位逐一输入至总和检查码产生器。当1496位完全输入至总和检查码产生器后，再输入8位的“0”进入总和检查码产生器。所得出的8位结果再送入公式(2)的滤波器中，可得到编码后的总和检查码。此总和检查码会被再加上67hex以增加重新切割封包的正确率。最后，此8位长的数字由最大位(Most Significant bit，MSB)到最小位排列在1496位的有效数据后，当作一修改过后的传输封包送入有线电视信道16。
此修改过后的传输封包结构如图2b所示，最后由接收器14接收。由于MPEG-2译码器110仅能接收MPEG-2传输封包的格式，故需要一个MPEG封包切割组件112将修改过后的传输封包还原为MPEG-2传输封包格式。由于传输端12及接收器14中的FEC编码器104及FEC译码器108的存在，因此接收器14接收到的MPEG-2封包并不如传输时的连续比特流。图4显示一个接收比特流的范例。对MPEG封包切割组件112来说，接收到的比特流如图4的上半部所示。其中每连续收到x位会数个位的传输时间，再继续收到x位的数据。而MPEG封包切割组件112所需完成的工作即为输出一比特流如图4下半部所示。在侦测到修改过后的MPEG封包边界后，将接收到的比特流以一个MPEG封包为单位输出至MPEG译码器110。由于每一修改过后的MPEG的封包最后一位皆为总和检查码，因此，修改过后的MPEG封包边界可根据总和检查码的位置决定。
同位检查矩阵可用以找出有效的总和检查码在比特流的位置。图10显示一接收向量R乘上同位检查矩阵P可以获得一S向量。其中，接受向量R的大小为1×1504，恰为一个MPEG-2传输封包的位数。同位检查矩阵P的大小为1504×8，因此，S向量的大小为1×8。同位检查矩阵P的每一栏中皆包含有一个C向量，C向量的大小为1497×1。同位检查矩阵P中非C向量的元素(element)皆为0，图12显示C向量在同位检查矩阵P的排列。C向量的数值如图11所示。由于同位检查矩阵P的排列经过特别设计，因此输入一修改过后的MPEG-2传输封包进入同位检查矩阵P后，可得到一合法的8位总和检查码47Hex。
除了用同位检查矩阵找出总和检查码位置外，亦可将一修改过后的MPEG-2传输封包乘上一多项式f(x)，其中f(x)的定义如公式(1)、(2)及(3)。图13显示一特征产生器(syndrome generate)可用以将一输入比特流乘上一多项式f(x)。
图5显示一传统的MPEG封包切割112架构。延迟线44中的存储器为储存即将要输出的数据，线性反馈位移缓存器42内的延迟线储存封包切割过程中产生的中间处理结果(intermediate results)。因此，一般来说，传统的MPEG封包切割组件112需要两组存储器。每一条延迟线的大小都为1497位，也因而增加了MPEG封包切割组件所需的成本。
发明内容
有鉴于此，本发明提出可大幅减少MPEG封包切割所需的存储器数目的架构及系统。
依据本发明实施例的重新封装封包的系统包括有一除法单元、一第一电性延迟线、一第二电性延迟线、一第一乘法单元、一第二乘法单元、一加法器及一相关器。一旦封包界线可区隔出来，则代表该封包可依据封包界线重新封装。一输入比特流由除法单元接收，除法单元将输入比特流除以一第一多项式g(x)以获得一第二比特流。第一电性延迟线耦接至除法单元以将第二比特流延迟一第一延迟量以输出一第三比特流。第二电性延迟线耦接至上述第一电性延迟线。第二电性延迟线用以将上述第三比特流延迟一第二延迟量以输出一第四比特流。第一乘法单元与上述第一电性延迟线耦接，将上述第三比特流乘上一第二多项式b(x)以输出一第五比特流。加法器与上述除法单元及第一乘法单元耦接，以将第二比特流加上第五比特流获得一第六比特流。相关器与上述加法器耦接，用以检查第六比特流与一预设的字节的关联性。当第六字节与上述预设的字节完全相同时，相关器输出一同步信号。其中上述同步信号输出时，即代表已侦测出封包界线的位置。第二乘法单元与第二电性延迟线耦接，使第四比特流乘上第一多项式g(x)以产生一延迟后的第一比特流。延迟后的第一比特流即为一重新封装的MEPG-2传输封包。
依据本发明另一实施例的重新封装封包的系统，包括有一输入端、除法单元、存储元件、两个乘法器、加法器以及相关器。存储元件又包括有一串行/并列转换器(serial-to-parallel converter)、存储阵列以及两并列/串行转换器(parallel-to-serial converter)。输入端接收包括有一有效数据区段及/或一总合检查码的输入比特流。除法单元与输入端耦接，用以将上述输入比特流除上一第一多项式g(x)并输出一第二比特流。序列/串行转换器耦接至除法单元，用以将第二比特流转成一第一符元流，其中第一符元流的每一符元具有N位，且N为一整数。存储阵列耦接至序列/并列转换器，以储存第一符元流，并产生一第二符元流及一第三符元流。其中，第二及第三符元流可视为延迟过的第一符元流。第一并列/序列转换器耦接至存储阵列，用以将第二符元流转换为第三比特流。第二并列/序列转换器亦耦接至存储阵列，以转换第二符元流为一第四比特流。第一乘法单元与第一并列/序列转换器耦接，用以将一三比特流乘上一第二多项式b(x)，并输出一第五比特流。加法器与除法单元及第一乘法单元耦接，将第二比特流加上第五比特流以获得一第六比特流。相关器与加法器耦接，用以计算第六比特流与一预设的字节的相关性，并输出一同步信号。第二乘法单元与第二并列/序列转换器耦接，以将第四比特流乘上第一多项式g(x)以获得一延迟后的第一比特流。
于本发明另一实施例中并揭露一区隔出封包界线的方法。此方法包括于接收一第一比特流，并将上述第一比特流除以一第一多项式g(x)以获得一第二比特流。将第二比特流延迟一第一延迟量以获得一第三比特流。第三比特流于步骤乘上一第二多项式b(x)以获得一第四比特流。将第二比特流加上第四比特流以获得一第五比特流。第五比特流与一预设的字节作关联性比对，以输出一同步信号。其中上述同步信号即代表封包界线的位置。第六比特流乘上第一多项式g(x)以形成一延迟过后的第一比特流。
图1显示一通讯系统的方块图；图2a显示MPEG-2传输封包的格式；图2b显示一修改过后的传输封包结构；图3显示一线性反馈位移缓存器；图4显示一个接收比特流的范例；图5显示一传统的MPEG封包切割；图6显示根据本发明一实施例的同步化MPEG-2传输封包系统；图7a显示区隔出封包界线(boundary)的系统方块图；图7b显示根据本发明另一实施例的区隔出封包界线的系统方块图；图7c更进一步揭露图7b中的区隔出封包界线的系统方块图；图8a显示根据本发明另一实施例的区隔出封包界线的系统方块图；
图8b更进一步揭露图7a中的区隔出封包界线的系统方块图；图9显示根据本发明一实施例的区隔出封包界线的方法流程图；图10显示一接收向量、同位检查矩阵、及一S向量的数学关系；图11显示C向量的数值；图12显示C向量在同位检查矩阵P的排列；及图13显示一特征产生器的架构。
符号说明12～传输端；14～接收器；16～有线电缆信道； 102～MPEG编码器；104～前向错误更正编码器；106～MPEG封装组件； 108～前向错误更正译码器；110～MPEG译码器； 112～MPEG封包切割组件；42～线性反馈位移缓存器；44～延迟线；602～同步字节侦测器；604～封包数据复原单元；606～先进先出缓冲器； 608～输出接口；610～可变长度延迟线； 612～封包同步器；614～控制器； 702a、702b、702c～除法单元；704a、704b～第一电性延迟线；706a、706b、706c～第二电性延迟线；708a、708b、708c～第二乘法单元；710a、710b、710c～第一乘法单元；712a、712b、712c～加法器；714a、714b、714c～相关器；828～存储元件； 802～输入端；804～除法单元； 812、820～乘法器；
814～加法器；816～相关器；806～串行/并列转换器； 808～存储阵列；810、818～并列/串行转换器；830～延迟单元。
具体实施例方式
为使本发明的上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。
图6显示根据本发明一实施例的同步化MPEG-2传输封包系统112。此系统112包括一同步字节侦测器602，一封包数据复原单元604，一先进先出(first-infirst-out)缓冲器606，一输出接口608，一可变长度延迟线610，一封包同步器612，以及一控制器614。上述可变长度延迟线610接收一数据流，其中上述数据流包括有一修改过后的MPEG-2传输封包。上述同步字节侦测器602可为一译码器，用以将可变长度延迟线610输出的数据流译码并获得一特征(syndrome)。上述先进先出(first-in first-out)缓冲器606提供足够的存储器，保留输入的数据流以便封包数据复原单元604将上述数据流复原。复原后的数据流为一MPEG-2传输封包。上述封包同步器612接收一同步信号，一有效的总合检查码，亦即一47hex字节，接着传送一同步信息上述输出接口608。上述控制器614控制上述方块602-612之间的动作。
图7a显示区隔出封包界线(boundary)的系统方块图。一旦封包界线可区隔出来，则代表该封包可依据封包界线重新封装。一输入比特流由除法单元702a接收，除法单元702a将输入比特流除以一第一多项式g(x)＝(1+X+X5+X6+X8)以获得一第二比特流。一第一电性延迟线704耦接至除法单元702a以将第二比特流延迟一第一延迟量以输出一第三比特流。在本发明一实施例中，第一延迟量为N1位。在本发明其它较佳实施例中，第一延迟量为有效数据(payload)区段的长度，亦即1497位。一第二电性延迟线706a耦接至上述第一电性延迟线704a。第二电性延迟线706a用以将上述第三比特流延迟一第二延迟量(N2-2位)以输出一第四比特流。其中，N2是总和检查码的位数量。在本发明其它较佳实施例中，总和检查码(checksum)区段的长度为8位。一第一乘法单元710a与上述第一电性延迟线704a耦接，将上述第三比特流乘上一第二多项式b(x)＝(1+X+X3+X7)以输出一第五比特流。一加法器712a与上述除法单元702a及第一乘法单元710a耦接，以将第二比特流加上第五比特流获得一第六比特流。一相关器714a与上述加法器712a耦接，用以检查第六比特流与一预设的字节的关联性。当第六字节与上述预设的字节完全相同时，相关器714a输出一同步信号。其中上述同步信号输出时，即代表已侦测出封包界线的位置。在本发明的一实施例中，预设的字节为有效(valid)的总合检查码47Hex。一第二乘法单元708a与第二电性延迟线706a耦接，使第四比特流乘上第一多项式g(x)以产生一延迟后的第一比特流。延迟后的第一比特流即为一合法的MEPG-2传输封包。
图7b显示根据本发明另一实施例的区隔出封包界线的系统方块图。其中，图7b中的方块702b-714b的功能与图7a中的702a-714a的功能大致相同，只有方块706b-708b的连结方式与图7a略有差异。由于乘法与延迟的动作为线性动作(linear operations)，故方块706与方块708的顺序可互换而不影响输出结果。
图7c更进一步揭露图7b中的区隔出封包界线的系统方块图。除法单元702c可将一比特流除以一第一多项式g(x)，其中g(x)＝(1+X+X5+X6+X8)。第一乘法单元710c可将一比特流乘上一第二多项式b(x)，其中b(x)＝(1+X+X3+X7)。一第二乘法单元708c可将一比特流乘上上述第一多项式g(x)。一相关器714c包括有8级(8taps)的电性延迟线及一比较器，当相关器714c的八级电性延迟线内的数据等同于预设的字节时，相关器714c即输出一同步信号。在此，相关领域具有通常技艺者应可推论图7c中的方块708c与706c可互换位置而不影响输出的结果。
图8a显示根据本发明另一实施例的区隔出封包界线的系统方块图。在本实施例中，图7a中的第一及第二电性延迟线704a及706a改为一存储元件828。此区隔出封包界线的的系统62包括有一输入端802、除法单元804、存储元件828、两个乘法器820及810、加法器814以及相关器816。存储元件828又包括有一串行/并列转换器(serial-to-parallel converter)806、存储阵列808以及两并列/串行转换器(parallel-to-serial converter)818、810。输入端802接收包括有一有效数据区段及/或一总合检查码的输入比特流，其中上述有效数据区段及总合检查码是来自一修改过后的MPEG-2传输封包。除法单元804与输入端802耦接，用以将上述输入比特流除上一第一多项式g(x)并输出一第二比特流。序列/串行转换器806耦接至除法单元804，用以将第二比特流转成一第一符元流，其中第一符元流的每一符元具有N位，且N为一整数。存储阵列808耦接至序列/并列转换器806，以储存第一符元流，并产生一第二符元流及一第三符元流。其中，第二及第三符元流可视为延迟过的第一符元流。第一并列/序列转换器818耦接至存储阵列808，用以将第二符元流转换为第三比特流。第二并列/序列转换器810亦耦接至存储阵列808，以转换第二符元流为一第四比特流。第一乘法单元820与第一并列/序列转换器818耦接，用以将一三比特流乘上一第二多项式b(x)，并输出一第五比特流。加法器814与除法单元804及第一乘法820元耦接，将第二比特流加上第五比特流以获得一第六比特流。相关器816与加法器814耦接，用以计算第六比特流与一预设的字节的相关性，并输出一同步信号。第二乘法单元与第二并列/序列转换器810耦接，以将第四比特流乘上第一多项式g(x)以获得一延迟后的第一比特流。在本发明的一实施例中，存储元件828为一单埠(single-port)存储器。因此，一电性延迟线822可耦接于输入端802，以错开读取(read)及写(write)数据进入存储元件828的时间。在本发明的其它实施例中，存储元件828为一双埠(dual-port)存储器。
图8b更进一步揭露图7a中的区隔出封包界线的系统方块图。在本实施例中，图7a中的第一电性延迟线704a改为一存储元件828，而第二电性延迟线706a改为由多个延迟单元830组成，其中延迟单元可为D型正反器(D-typefi1p-flop)。另外，延迟单元830与第二乘法单元812的顺序可互换而不影响输出结果。
图9显示根据本发明一实施例的区隔出封包界线的方法900流程图。此方法900的步骤包括于步骤S901中接收一第一比特流，并将上述第一比特流除以一第一多项式g(x)以获得一第二比特流。于步骤S902中将第二比特流延迟一第一延迟量以获得一第三比特流。在本发明一实施例中，第一延迟量为N1位。在本发明其它较佳实施例中，第一延迟量为有效数据(payload)区段的长度，亦即1497位。第三比特流于步骤S903中乘上一第二多项式b(x)以获得一第四比特流。在步骤S904中，将第二比特流加上第四比特流以获得一第五比特流。在步骤S905中，第五比特流与一预设的字节作关联性比对，以输出一同步信号。其中上述同步信号即代表封包界线的位置。在本发明的一实施例中，预设的字节为有效(valid)的总合检查码47Hex。在步骤S906中，将第三比特流延迟一第二延迟量(N2-2位)以获得一第六比特流。在本发明的一实施例中，N2是总和检查码的位数目。在步骤S907中，第六比特流乘上第一多项式g(x)以形成一延迟过后的第一比特流。同样地，由于延迟与乘法乃线性运算，故步骤S906与S907可互相交换顺序而不影响输出结果。
在方法900的步骤中利用计算总合检查码的过程中所产生的中间结果(第三比特流)来回复接收到的MPEG-2传输封包。相较于传统的回复接收到的MPEG-2传输封包的做法，方法900所需要用的存储器数量大幅减少，也因此可降低生产此系统所需的成本。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做少许的更动与润饰，因此本发明的保护范围当视申请专利范围所界定者为准。
权利要求
1.一种重新切割封包的方法，包括将一第一比特流除以一第一多项式以获得一第二比特流；将上述第二比特流延迟一第一延迟量以获得一第三比特流；将上述第三比特流乘以一第二多项式以获得到一第四比特流；将上述第二比特流加上上述第四比特流以获得一第五比特流；将上述第五比特流与一预定的字节作相关运算以输出一同步信号；将上述第三比特流延迟一第二延迟量以获得一第六比特流；以及将上述第六比特流乘以上述第一多项式以获得一延迟过后的第一比特流，其中上述同步信号代表上述延迟后的第一比特流中的上述封包界线，且延迟后的第一比特流为一重新切割的MEPG-2传输封包。
2.如权利要求1所述的重新切割封包的方法，其中上述第一多项式为(1+X+X5+X6+X8)。
3.如权利要求1所述的重新切割封包的方法，其中上述第二多项式为(1+X+X3+X7)。
4.如权利要求1所述的重新切割封包的方法，其中上述封包包括一有效数据区段及一总和检查码区段，上述有效数据区段具有N1位，上述总和检查码区段具有N2位，上述第一延迟量为(N1+1)位1且上述第二延迟量为(N2-2)位。
5.如权利要求4所述的重新切割封包的方法，其中上述N1为1496且上述N2为8。
6.如权利要求1所述的重新切割封包的方法，其中上述预定的字节为47HEX。
7.如权利要求1所述的重新切割封包的方法，其中上述封包为一MPEG-2传输封包。
8.一种重新切割封包的方法，包括将一第一比特流除以一第一多项式以获得一第二比特流；将上述第二比特流延迟一第一延迟量以获得一第三比特流；将上述第三比特流乘以一第二多项式以获得到一第四比特流；将上述第二比特流加上上述第四比特流以获得一第五比特流；将上述第五比特流与一预定的字节作相关运算以输出一同步信号；将上述第三比特流乘以上述第一多项式用以获得一第六比特流；以及将上述第六比特流延迟上述一第二延迟量以获得一延迟后的第一比特流，其中上述同步信号代表上述延迟后的第一比特流中的上述封包界线，且延迟后的第一比特流为一重新切割的MEPG-2传输封包。
9.如权利要求8所述的重新切割封包的方法，其中上述第一多项式为(1+X+X5+X6+X8)。
10.如权利要求1所述的重新切割封包的方法，其中上述第二多项式为(1+X+X3+X7)。
11.如权利要求8所述的重新切割封包的方法，其中上述封包包括一有效数据区段及一总和检查码区段，上述有效数据区段具有N1位，上总和检查码区段具有N2位，上述第一延迟量(N1+1)位，且上述第二延迟量为(N2-2)位。
12.如权利要求11所述的重新切割封包的方法，其中上述N1为1496且上述N2为8。
13.如权利要求8所述的重新切割封包的方法，其中上述预定的字节为47HEX。
14.如权利要求8所述的重新切割封包的方法，其中上述封包为一MPEG-2传输封包。
15.一种重新切割封包的系统，包括一除法单元用以将一第一比特流除以一第一多项式以获得一第二比特流；一第一延迟线耦接上述除法器，用以将上述第二比特流延迟一第一延迟量以获得一第三比特流；一第一乘法单元耦接上述第一延迟线，用以将上述第三比特流乘以一第二多项式以获得一第五比特流；一加法器耦接上述除法器及上述第一乘法单元，用以将将上述第二比特流加上上述第五比特流以获得一第六比特流；一相关器耦接上述加法器，用以将上述第六比特流与一预定的字节作相关运算以输出一同步信号；以及一处理单元耦接上述第一延迟线，用以处理上述第三比特流以获得一延迟后的第一比特流，其中上述第一同步信号代表上述延迟后的第一比特流中的上述封包界线。
16.如权利要求15所述的重新切割封包的系统，其中上述处理单元包括一第二延迟线耦接上述第一延迟线，用以将上述第三比特流延迟一第二延迟量以获得一第四比特流；以及一第二乘法器耦接上述第二延迟线，用以将上述第四比特流乘以上述第一多项式以获得上述延迟后的第一延迟比特流。
17.如权利要求15所述的重新切割封包的系统，其中上述处理单元包括一第二乘法器耦接上述第一延迟线，用以将上述第三比特流乘以上述第一多项式以获得一第四比特流；以及一第二延迟线耦接上述第二乘法器，用以将上述第四比特流延迟一第二延迟量以获得一上述延迟后的第一延迟比特流。
18.如权利要求16所述的重新切割封包的系统，其中上述第一延迟线及上述第二延迟线为一存储器组件。
19.如权利要求18所述的重新切割封包的系统，还包括一延迟线用以接收及延迟上述第一比特流，并输出上述一延迟后的第一比特流至上述除法单元。
20.如权利要求16所述的重新切割封包的系统，其中上述第一延迟线为一存储器组件，且上述第二延迟线为多个延迟单元。
21.如权利要求17所述的重新切割封包的系统，其中上述第一延迟线为一存储器组件，且上述第二延迟线为多个延迟单元。
22.如权利要求15所述的重新切割封包的系统，其中上述第一多项式为(1+X+X5+X6+X8)。
23.如权利要求15所述的重新切割封包的系统，其中上述第二多项式为(1+X+X3+X7)。
24.如权利要求15所述的重新切割封包的系统，其中上述封包包括一有效数据区段及一总和检查码区段，上述有效数据区段具有N1位，上述总和检查码区段具有N2位，上述第一延迟量(N1+1)位，且上述第二延迟量为(N2-2)位。
25.如权利要求24所述的重新切割封包的系统，其中上述N1为1496且上述N2为8。
26.如权利要求15所述的重新切割封包的系统，其中上述预定的字节为47HEX。
27.如权利要求15所述的重新切割封包的系统，其中上述封包为一MPEG-2传输封包。
全文摘要
本发明提出重新切割封包的方法，此方法包括于接收第一比特流，并将第一比特流除以第一多项式g(x)以获得第二比特流；将第二比特流延迟第一延迟量以获得第三比特流；第三比特流于步骤乘上第二多项式b(x)以获得第四比特流；将第三比特流延迟第二延迟量以获得第六比特流；将第二比特流加上第四比特流以获得第五比特流；第六比特流乘上第一多项式g(x)以形成延迟过后的第一比特流；其中上述延迟后的第一比特流为重新切割后的封包。
文档编号H04L12/56GK101026554SQ20061013925
公开日2007年8月29日 申请日期2006年9月20日 优先权日2006年2月21日
发明者陈奕甫, 邱荣梁 申请人:联发科技股份有限公司