专利名称：机车视频路况记录监视仪的制作方法
技术领域：
本实用新型涉及一种机车视频路况记录监视仪。
背景技术：
目前，六次铁路大提速将达到前所未有的200公里/小时，这个速度在国际铁路联盟的定义中，已属高速范围。“而在铁路上，200公里时速和160公里时速完全是两码事”，由此会引发出一系列技术、安全、利益、管理等方面诸多问题。从1997、4～2004、4我国铁路已进行了五次大提速，虽说在每次提速前，铁路部门对运行线路都进行了大规模的改造。所有这一切行动都是为了列车更安全地行驶，我们都知道，轨道不平整，火车就会颠，开得越快，“上下跳、左右晃”得就越明显。“上下跳和左右晃”正是威胁火车安全的重要表现。而另一方面，在我国的铁路线上是客货混跑，既要让货车拉得多，又要让客车跑出高速，这种挑战是史无前例的。这就要求火车司机不但要有驾驭高速列车的娴熟技术，而且还要目不转睛地注视列车前方路况情况，以便及时发现事故隐患，采取相应解救的措施。但在高速行驶的列车上，由于人体生理存在的特有现象，长时间注视某一单调的景物，眼睛极易产生疲劳，若稍不注意，就有可能造成重大的安全事故。高速公路上频发的安全事故，百分之八九十的是由于车速过快，车辆驾驶员精力不集中而来不及采取措施，事故就发生了，所以说“速度”是一把双刃剑。而现有机车数字视频监视系统由传统机械减震方法而不能达到高质量画面。
实用新型内容本实用新型的目的是提供一种机车视频路况记录监视仪，解决了现有机车数字视频监视系统存在的得不到高质量画面的问题。
本实用新型包括前端设备、总电源、主机、显示器、编程盒，主机包括视频采集电路、图像稳定电路、视频切换电路、视频压缩电路、可编程逻辑接口扩展电路、嵌入式处理器电路、以太网接口电路、硬盘接口电路，前端设备与视频采集电路的输入端相连，视频采集电路分别与视频切换电路、可编程逻辑接口扩展电路及嵌入式处理器电路相连，视频切换电路分别与可编程逻辑接口扩展电路、显示器及视频压缩电路相连，视频压缩电路与可编程逻辑接口扩展电路相连，可编程逻辑接口扩展电路与嵌入式处理器电路相连，可编程逻辑接口扩展电路与硬盘接口电路相连，嵌入式处理器电路与以太网接口电路相连，编程盒通过红外线传输模式与嵌入式处理器电路进行数据传送；它还包括图像稳定处理电路、图像稳定处理电路的一端与视频采集电路相连，另一端与视频切换电路的输入端相连。
本实用新型能够通过一个500mm焦距的彩色摄像机捕捉到机车行进前方1～2公里内的视频路况信息并送往主机进行处理。图像画面通过图像稳定处理电路的处理，消除了在高速行驶的列车上拍摄远距离图像的剧烈抖动，再现的画面清晰逼真。本实用新型还可在机车头的正前方或左右两侧分别安装广角或普通摄像机，以便将机车前方较近或向后的图像传送到显示器上进行显示，这样机车司机就可同时通过显示器屏幕清楚地看到列车行驶前方较远、较近处和机车后部左右两侧的路况信息，这些视频信息经处理后都可同时进行存储。再者若机车行进前方的路轨上有较大物体时(如人、牲畜或其它物体)，产品会发出报警提示，以提醒机车司机采取相应的措施，消除事故隐患。
以下结合附图对本实用新型作进一步详细的说明。
图1是本实用新型功能原理框图；图2是本实用新型总电源电路图；图3是本实用新型视频采集电路图；图4是本实用新型图像稳定处理电路图；图5是本实用新型视频切换电路图；图6是本实用新型视频压缩电路图；图7是本实用新型可编程逻辑接口扩展电路图；图8是本实用新型嵌入式处理器电路图；图9是本实用新型以太网接口电路图；图10是本实用新型硬盘接口电路图。
具体实施方式
附图标记含义如下前端设备CCD、总电源A1、主机B2、图像稳定处理电路B23、视频压缩电路B25、以太网接口电路B28、硬盘接口电路B29、嵌入式处理器电路CPU、显示器C3、编程盒D4、第一电源模块U1、第二电源模块U2、第三电源模块U3、第四电源模块U4、第五电源模块U5、视频采集电路U6、芯片U7、图像稳定处理电路有源晶振U8、数据存储器U9、图像稳定处理电路程序存储器U10、视频切换电路U11、压缩芯片U12、视频压缩电路数据存储器U13、可编程逻辑接口扩展电路U14、嵌入式处理器芯片U15、嵌入式处理器数据存储器U16、嵌入式处理器程序存储器U17、红外收发模块U18、嵌入式处理器有源晶振U19、复位芯片U20。
图2示出了本实用新型总电源电路图，总电源A1为主机提供电源，该电源的主要技术性能为输入电压DC88～185V或18～36V；输出电流10A；电源模块工作方式开关型；变换频率2MHz；纹波电压不大于10mV；效率85％～90％；输入输出级隔离1500V；能承受DC1.8KV、持续时间45μS的浪涌电压冲击。输入电压为DC110或DC24两种(电源模块不同)，电源经由开关SW1、保险F1、防反接电路D1并经滤波电容C1和瞬间电路抑制器D2输入给第一电源模块U1，经过第一电源模块U1的直流-直流(DC-DC)转换后由电容C3、电容C4、电容C5和电感L1、电感L2的滤波，从第一电源模块U1的6、7脚输出+9V直流电压。+9V直流电压分别与第二电源模块U2、电源模块第三电源模块U3的输入端相连，其中一路经第二电源模块U2的线性稳压并经电容C6、电容C7、电容C8、电容C9的滤波，输出稳定的+5V电压。另一路经电源模块第三电源模块U3和晶体管Q1、二极管D3、电感L3等器件组成的开关降压电路，将+9V电压降为+3.3V输出。输出的+3.3V电压不但要给系统各板提供电源，还分2路分别经第四电源模块U4、第五电源模块U5等元器组成的稳压电路输出系统所需的+1.4V和+1.8V电压。电容C21、电容C22、电容C23、电容C24、电容C25、电容C26、电容C27、电容C28、电容C29、电容C30、电容C31、电容C32、电容C33、电容C34、电容C35、电容C36、电容C37、电容C38、电容C39、电感L4、电感L5组成了+5V、+1.4V和1.8V的滤波电路。
图3示出了本实用新型视频采集电路图。在机车两端各装有一个500mm焦距的彩色摄像机，捕捉到机车行进前方1～2公里内的视频路况信息并送往主机A2进行处理。本实用新型还可在机车头的正前方或左右两侧分别安装广角或普通摄像机，以便将机车前方较近或向后的图像传送到显示器C3上进行显示，这样机车司机就可同时通过显示器屏幕清楚地看到列车行驶前方较远、较近处和机车后部左右两侧的路况信息，这些视频信息经处理后都可同时进行存储。再者若机车行进前方的路轨上有较大物体时(如人、牲畜或其它物体)，产品会发出报警提示，以提醒机车司机采取相应的措施，消除事故隐患。
前端设备CCD输入的模拟视频信号通过BNC插座J1经过由电阻R600、电阻R601、电阻R602、电容C600～C603组成阻抗匹配电路输入给视频采集电路U6的55脚，67脚，该芯片可通过I2C总线接口控制，芯片的18、19脚为I2C总线输入端，I2C总线信号来自嵌入式处理器电路CPU的93、94脚。输入的视频信号经视频采集电路U6的处理后，从视频采集电路U6的2～9脚输出符合8位ITU-R-601/656的YUV4:2:2数据格式AS_D[0…7]数字视频信号(1)，视频采集电路U6的78脚输出场振荡频率信号(1)，视频采集电路U6的79脚输出场同步脉冲信号(1)，视频采集电路U6的82脚输出行同步脉冲信号(1)，视频采集电路U6的83脚输出行消隐信号(1)，视频采集电路U6的84脚输出的场行消隐信号(1)，视频采集电路U6的94脚输出采样时钟信号(1)，这些信号可直接送入DSP图像稳定处理电路B23进行处理。视频采集电路U6的12脚为时钟信号输入端，27MHz的时钟信号来自于视频切换电路U11。视频采集电路U6的15脚为复位端，它来自于可编程逻辑接口扩展电路U14。图中的电容C609～电容C630、电感L7、电感L8分别组成电源滤波电路，给视频采集电路U6的电源VCC-1和VCC-2端提供纯净的电源。本实用新型共有4路视频信号输入，其余3路的视频采集电路形式及原理均与该电路相同。视频采集电路U6的44、48、60、65、72脚为电源VCC-1接口，视频采集电路U6的1、10、20、30、38、76、88、92、96脚为电源VCC-2接口，视频采集电路U6的11、21、31、39、42、47、51、54、56、58、61、66、71、77、81、90、93、95、100脚为接地接口。
图4示出了本实用新型DSP图像稳定处理电路图；图像稳定处理电路B23由芯片U7、图像稳定处理电路有源晶振U8、图像稳定处理电路程序存储器U10、数据存储器U9组成，来自视频采集电路U6的2～9脚的数字视频信号(1)、视频采集电路U6的78脚输出的场振荡频率信号(1)、视频采集电路U6的79脚输出的场同步脉冲信号(1)、视频采集电路U6的82脚输出的行同步脉冲信号(1)、视频采集电路U6的83脚输出的行消隐信号(1)、视频采集电路U6的84脚输出的场行消隐信号(1)、视频采集电路U6的94脚输出的采样时钟信号(1)，分别输入给芯片U7的第17、18、27、29、39、46、51、55脚，芯片U7的49脚，芯片U7的47脚，芯片U7的42脚，芯片U7的44脚输入，芯片U7的60脚，芯片U7的54脚，经芯片U7应用自适应图像形态学处理技术进行校正后，从芯片U7第58、81、95、120、124、135和6脚输出符合8位ITU-R-601/656的YUV4:2:2数据格式A_D[0…7]视频信号(2)，芯片U7的48脚输出场振荡频率信号(2)、43脚输出场同步脉冲信号(2)、41脚输出行同步脉冲信号(2)、45脚输出行消隐信号(2)、53脚场消隐信号(2)、59脚输出采样时钟信号(2)，这些信号被送往视频切换电路U11进行处理。图像稳定处理电路有源晶振U8为芯片U7提供时钟信号，电容C700、C701与晶体X2组成时钟电路。芯片U7的4、16、33、36、62、68、75、91、112、125、130、142脚及图像稳定处理电路程序存储器U10的11、33脚和数据存储器U9的31、25脚为图像稳定处理电路B23的各芯片电源接口。数据存储器U9的24、16脚和图像稳定处理电路程序存储器U10的12、34脚为接地接口。
图5示出了本实用新型视频切换电路图，视频切换电路U11可同时输入4路视频信号，它是为了完成这些信号的管理和切换而设置的。视频切换电路U11可同时接收4路8位的数据格式，输出支持模拟和数字信号输出，视频切换电路U11的31脚输入场同步脉冲信号(2)、30脚输入行同步脉冲信号(2)、32脚输入行消隐信号(2)、34脚场行消隐信(2)、35脚输入采样时钟信号(2)，这些行、场控制信号(2)输入与图像稳定处理电路B23中芯片U7的41、43、45、48、53、59脚输出行、场控制信号(2)相连，视频切换电路U11的36～43脚数字视频(2)输入与芯片U7数字视频信号(2)输出相连，视频切换电路U11的44～51脚为控制数据(1)接口，与控制器通信模式选用并行传输模式，它来自可编程逻辑接口扩展电路U14的7位数字信号数据。视频切换电路U11的12、13、14脚为采样时钟(3)、行同步(3)、场同步(3)、与视频压缩电路B25中压缩芯片U12的42脚采样时钟(3)，压缩芯片U12的43脚行同步(3)，压缩芯片U12的44脚场同步(3)相连。来自视频采集电路U6和图像稳定处理电路23的信号从视频切换电路U11的52脚读信号(1)输入端口、53脚写信号(1)端口、54脚片选信号(1)输入端口输入。信号的输出分为两路传送，一路是两路模拟全电视信号从视频切换电路U11的27、28脚输出，送往显示器C3进行实时显示；另一路数字视频(3)信号从视频切换电路U11的19～26脚输出，送往视频压缩电路B25进行处理。27MHz的时钟信号由视频切换电路U11的55、56脚连接的X4、电容C100、C102及电阻R100产生，它不但给视频切换电路U11提供时钟信号，还送往视频采集电路U6提供时钟。来自于可编程逻辑接口扩展电路U14的复位信号输入视频切换电路U11的复位输入端口61脚，来自于可编程逻辑接口扩展电路U14的屏显同步信号、单画面控制信号和全屏显示信号、屏显时钟信号分别输入到视频切换电路U11的第15～18脚。视频切换电路U11的57、58、59脚为电源接口，视频切换电路U11的29、60脚为接地接口。
图6示出了本实用新型视频压缩电路图，该电路主要完成视频图像的压缩任务，以利于图像数据的存储和网上流览。它由压缩芯片U12和视频压缩电路数据存储器U13组成，压缩芯片U12支持MPEG-4等符合ISO/IEC DIS 14996压缩标准，本实用新型的视频信号压缩全部由硬件完成，这样又减轻了处理器的工作负荷，同时又提高了图像的压缩质量，使再现的图像清晰逼真。压缩芯片U12分有数字视频输入接口，由视频切换电路U11送来的VPO[0…7]视频数据流和控制信号从压缩芯片U12的34～41脚输入，由视频切换电路U11的12、13、14脚输入的采样时钟(3)、行同步(3)、场同步(3)信号分别经压缩芯片U12的42脚时钟(3)接口、43脚行同步(3)接口、44脚场同步(3)接口进入。视频压缩电路数据存储器U13为压缩芯片U12外接的8MHz 32-bit 6ns的数据存储器，压缩芯片U12的68～103脚与视频压缩电路数据存储器U13的1～36脚相连，支持4MB或8MB标准的数据存储器作为外部缓冲区；压缩芯片U12的62、63、64脚为读信号(2)、写信号(2)、片选(2)信号输入端口，分别与可编程逻辑接口扩展电路U14的72脚读信号(2)输入输入端口、71脚写信号(2)端口、73脚片选信号(2)输出端口相连。压缩芯片U12的61脚为中断(1)端口，经压缩芯片U12的压缩处理视频数据通过压缩芯片U12的45～60脚输出已压缩的视频数据流通过双向复用数据总线传输给可编程逻辑接口扩展电路U14到嵌入式处理器电路CPU并通过它的处理器的控制被送往移动硬盘进行存储。压缩芯片U12的131～138脚为控制数据(2)端口，压缩芯片U12的65脚为时钟信号(1)接口。压缩芯片U12的66脚为复位接口，压缩芯片U12的12～33脚为电源接口，压缩芯片U12的104～125脚为接地接口。视频压缩电路数据存储器U13的63～80脚为电源接口，视频压缩电路数据存储器U13的37～48、60、61、62脚为接地接口。
图7示出了本实用新型可编程逻辑接口扩展电路图，它将产生整个系统需要的全部同步控制信号，接受主机A2提供的控制信号和波形参数选择信号，可编程逻辑接口扩展电路U14芯片的时序严格，速度快，可编程性好，它可将输入的数据转化为系统各芯片所需的8、16位数据，通过它实现了与系统各部件接口的无缝连接，也为产品的功能扩展和修改留有余地。可编程逻辑接口扩展电路U14通过编程可定义各接口的工作类型。来自视频压缩电路B25的压缩芯片U12的45～60脚输出已压缩的视频数据流经双向复用数据总线数从可编程逻辑接口扩展电路U14的46～61脚输入，地址总线信号由来自嵌入式处理器电路CPU与可编程逻辑接口扩展电路U14的18～32脚输入，控制数据(2)由来自视频压缩电路B25的压缩芯片U12的131～138脚从可编程逻辑接口扩展电路U14的62～69脚输入。可编程逻辑接口扩展电路U14的第37脚输出系统总复位信号，可编程逻辑接口扩展电路U14的第42脚为复位端口，给系统各部件提供复位信号。从可编程逻辑接口扩展电路U14的91～94脚输出的屏显同步、单画面控制和全屏显示、屏显时钟信号送往视频切换电路U11，用于对该电路的控制。可编程逻辑接口扩展电路U14的72脚为读信号(2)输出端口、71脚为写信号(2)输出端口、73脚为片选信号(2)输出端口、70脚为中断(1)控制信号输出端口送往视频压缩电路B25。由可编程逻辑接口扩展电路U14的86脚中断(2)信号、87脚数据传输完成信号(3)、89脚读信号(3)、88脚写信号(3)、用来控制硬盘接口电路B29，实现视频数据的存储。可编程逻辑接口扩展电路U14的33脚、34脚、35脚、36脚为外围器件片选信号I、II、III、IV，38脚为外围器件写信号，39脚为外围器件读信号，40脚为外围器件使能，41脚为系统时钟，90脚为硬盘地址0，91脚为硬盘地址1，92脚为硬盘地址2，97脚为硬盘势能，98脚为硬盘选片(CS0)，99脚为硬盘选片(CS1)，可编程逻辑接口扩展电路U14的43～45脚为可编程逻辑接口扩展电路U14的电源，100～104脚为可编程逻辑接口扩展电路U14接地。
图8示出了本实用新型嵌入式处理器电路图，嵌入式处理器电路CPU是本机的管理指挥中心，主要作用是对系统中部件的初始化操作和控制、功能参数设置、网络数据通信、信号数据存取、I/O设备信息处理等。它由嵌入式处理器芯片U15、嵌入式处理器数据存储器U16、嵌入式处理器程序存储器U17、红外收发模块U18、嵌入式处理器有源晶振U19、复位芯片U20组成，嵌入式处理器芯片U15为32位嵌入式处理器，它带有以太网控制器，具有I2C总线接口，它的UART接口支持红外传输模式并内置IR收、发编解码器，内置锁相环(PLL)。嵌入式处理器数据存储器U16外挂嵌入式处理器芯片U15的4MX32位SDRAM数据存储器，嵌入式处理器程序存储器U17为嵌入式处理器芯片U15的程序存储器，用于存放源程序和BOOT代码，嵌入式处理器芯片U15的1～16脚、嵌入式处理器数据存储器U16的17～32脚与嵌入式处理器程序存储器U17的33～48脚共同连接地址总线与可编程逻辑接口扩展电路U14中的第17～32脚相连，嵌入式处理器芯片U15的17～32脚、嵌入式处理器数据存储器U16的1～16脚与嵌入式处理器程序存储器U17的1～16脚共用数据总线与可编程逻辑接口扩展电路U14中的第1～16脚相连。嵌入式处理器芯片U15的33～37脚nWBE[3:0]/DQM[3:0]为写字节使能/SDRAM的数据输入/输出的屏蔽信号端，其中第33脚、38脚nWBE0分别与嵌入式处理器数据存储器U16的33脚和嵌入式处理器程序存储器U17的49脚相连，作为嵌入式处理器数据存储器U16、嵌入式处理器程序存储器U17芯片的写使能端。由于本电路采用了数据存储器，所以嵌入式处理器芯片U15的33～37脚作为DQM[3:0]信号与嵌入式处理器数据存储器U16对应信号的33～37脚相连。嵌入式处理器芯片U15的88脚为外围器件写信号，87脚为外围器件读信号，86脚为外围器件使能，作为读、写、使信号输出，与可编程逻辑接口扩展电路U14相应的输入引脚相连。嵌入式处理器芯片U15的79脚作为SDRAM的时钟使能信号与可编程逻辑接口扩展电路U14的41脚相连，嵌入式处理器芯片U15的92脚为外围器件片选I，91脚为外围器件片选II，90脚为外围器件片选III，89脚外围器件片选IV，88脚为外围器件写信号，87脚为外围器件读信号，86脚为外围器件使能，作为输出与可编程逻辑接口扩展电路U14的33～37脚相连。嵌入式处理器芯片U15的53～69脚为MII(媒体独立层)接口的信号线，站管理时钟信号、站管理输入输出、发射数据(0)～(3)、发射使能、发射时钟、接收数据有效、接收数据(0)～(3)、RXCLK接收时钟、冲突检测、载波侦听、接收错误的信号，它们与以太网接口电路B28中以太网接口器件U21的25、26、7、6、5、4、3、2、1、23、16、21、20、19、18、22、24脚相连。嵌入式处理器芯片U15的79脚为系统时钟信号输出，它与可编程逻辑接口扩展电路U14的41脚相连。嵌入式处理器芯片U15的93脚、94脚分别为I2C串行时钟和I2C串行数据线，与视频采集电路U6的19、18脚相连。红外收发模块U18，用来接收红外指令并传送给嵌入式处理器芯片U15的71～74脚输入端口。嵌入式处理器芯片U15的75～78脚端口与接口J300对应的1～4脚连接，接口J300为标准的DMIS接口。嵌入式处理器有源晶振U19产生的振荡频率通过电阻R300进入嵌入式处理器芯片U15的80脚，作为嵌入式处理器芯片U15的系统时钟信号。复位芯片U20的2脚产生的复位信号分别被送往嵌入式处理器芯片U15的81脚和可编程逻辑接口扩展电路U14的37脚，复位芯片U20的3脚为手动复位输入端，开关SW为复位按键，复位芯片U20的4脚和1脚分别为电源正、负极供电端。为本电路板中的各电路提供电源供应。嵌入式处理器芯片U15的41～52脚和嵌入式处理器数据存储器U16的44～46脚及嵌入式处理器程序存储器U17的54～56脚为芯片电源正极供电端，嵌入式处理器芯片U15的118～128脚和嵌入式处理器数据存储器U16的47～54脚及嵌入式处理器程序存储器U17的52、53脚为芯片电源接地端。
图9示出了本实用新型以太网接口电路图，以太网接口电路B28主要由以太网接口器件U21、网络隔离变压器FB1、传输媒体接入端口J40组成，由于本实用新型的嵌入式处理器芯片U15已内嵌一个以太网控制器，它支持MII接口，在半双工模式下，控制器支持CSMA/CD协议，在全双工模式下支持IEEE802.3MAC控制层协议。因此，嵌入式处理器芯片U15内部已包含了以太网MAC控制器，但并未提供PHY接口，因此要外接一片PHY芯片以提供以太网的接入通道。以太网接口器件U21，为单口10M/100Mbps高速以太网PHY接口器件，它支持MII接口，可方便的与嵌入式处理器芯片U15接口。以太网接口器件U21的主要功能有物理编码子层、物理媒体附件、双绞线物理媒体子层、10BASW-TX编码/解码器和双绞线媒体访问单元等。来自嵌入式处理器电路CPU的嵌入式处理器芯片U15的MDC(站管理时钟信号)、MDIO(站管理输入输出)、TXD0～TXD3(发射数据)(0)～(3)、TXEN(发射使能)、TXCLK(发射时钟)、RXDV(接收数据有效)、RXD0～RXD3(接收数据)(0)～(3)、RXCLK(接收时钟)、COL(冲突检测)、CRS(载波侦听)、RXRE(接收错误)信号与以太网接口器件U21的25、26、1、7、6、5、4、3、2、23、16、21、20、19、18、22、24脚相连。以太网接口器件U21的42脚输入的(复位)信号来自于可编程逻辑接口扩展电路U14的第42脚。由以太网接口器件U21的46、47脚外接的晶体X400、电容C400、电容C401、电阻R400和它内部的PLL振荡电路产生的25MHz时钟信号，以太网接口器件U21的9脚和电阻R401、电阻R402、发光管LED10组成“全双工显示”电路，以太网接口器件U21的10脚和电阻R404、电阻R403、发光管LED11组成“连接显示”电路，以太网接口器件U21的12脚和电阻R405、电阻R406、发光管LED 12组成“10M连接/应答显示”电路，以太网接口器件U21的13脚和电阻R407、电阻R408、发光管LED 13组成“100M连接/应答显示”电路，以太网接口器件U21的15脚和电阻R409、电阻R410、发光管LED 14组成“冲突显示”电路，同时它们共同组成以太网接口器件U21的PHY地址；当系统复位时，以太网接口器件U21锁存引脚9、10、12、13、15的初始状态作为与处理器管理接口通信的PHY地址。以太网接口器件U21的31、30脚为接收输入端，与网络隔离变压器FB1的1、2脚相连。以太网接口器件U21的33、34脚为发送输出端，与网络隔离变压器FB1的15、16脚相连。以太网接口器件U21信号的发送和接收通过网络隔离变压器FB1与传输媒体接入端口J40(RJ45)接口相连。传输媒体接入端口J40为标准的传输媒体接入端口。3.3V电源与以太网接口器件U21的48、36、32、8、14脚相连。以太网接口器件U21的29、35、45脚为片内模拟电路接地端，以太网接口器件U21的11、17脚为片内数字电路接地端。
图10示出了本实用新型硬盘接口电路图，IDE硬盘接口电路B29由接口平转换芯片U22和硬盘接口连接器CON44组成，硬盘接口连接器CON44为标准的IDE硬盘接口连接器。接口平转换芯片U22的38、48、35和33、34脚的逻辑电平信号是用来控制口线的数据流向的方向和使能，它的输入信号nGCS3和nOE来自可编程逻辑接口扩展电路U14的97、98、99脚。来自可编程逻辑接口扩展电路U14的第46～61脚的双向复用数据总线与接口平转换芯片U22的第17～32脚对应连接，硬盘接口连接器CON44的1脚为硬盘复位信号输入端，它来自可编程逻辑接口扩展电路U14的第42脚。硬盘接口连接器CON44的31脚输出的硬盘中断2请求信号与可编程逻辑接口扩展电路U14的69脚相连，硬盘接口连接器CON44的27脚输出的数据输出完成信号与可编程逻辑接口扩展电路U14的87脚相连。由可编程逻辑接口扩展电路U14的90脚硬盘地址0、95脚硬盘地址1、96脚硬盘地址2输出的硬盘地址总线与硬盘接口连接器CON44的33、35、36脚相连，作为硬盘的地址信号线。可编程逻辑接口扩展电路U14输出的97脚为硬盘使能，98脚为硬盘片选(CS0)，99脚为硬盘片选(CS1)分别与接口平转换芯片U22的48、35、33和34脚(使能端)相连，经接口平转换芯片U22的33、34脚产生硬盘的片选信号硬盘片选(CS0)、硬盘片选(CS1)送往硬盘接口连接器CON44的37、38脚。由可编程逻辑接口扩展电路U14的89脚读信号3、88脚写信号3送来的给硬盘接口连接器CON44的23、25脚，用于硬盘写有效和读有效信号。接口平转换芯片U22的36～39脚为电源3.3V的正极。发光管LED15和电阻R900构成硬盘工作状态指示电路，由硬盘接口连接器CON44的第39脚(DASP)控制发光管LED15的发光与熄灭。硬盘接口连接器CON44的41、42为5V电源正极输入端，接口连接器CON44的19、22、24、26、28、30、40、43脚为5V电源地。
本机编程盒D4为选件，它通过红外无线传输模式与嵌入式处理器电路CPU芯片进行数据交换，实现对整机的功能和参数设置。
权利要求1.一种机车视频路况记录监视仪，包括前端设备、总电源、主机、显示器、编程盒，主机包括视频采集电路、图像稳定电路、视频切换电路、视频压缩电路、可编程逻辑接口扩展电路、嵌入式处理器电路、以太网接口电路、硬盘接口电路，前端设备与视频采集电路的输入端相连，视频采集电路分别与视频切换电路、可编程逻辑接口扩展电路及嵌入式处理器电路相连，视频切换电路分别与可编程逻辑接口扩展电路、显示器及视频压缩电路相连，视频压缩电路与可编程逻辑接口扩展电路相连，可编程逻辑接口扩展电路与嵌入式处理器电路相连，可编程逻辑接口扩展电路与硬盘接口电路相连，嵌入式处理器电路与以太网接口电路相连，编程盒通过红外线传输模式与嵌入式处理器电路进行数据传送；其特征在于它还包括图像稳定处理电路(B23)、图像稳定处理电路(B23)的一端与视频采集电路(U6)相连，另一端与视频切换电路(U11)的输入端相连。
2.根据权利要求1所述的机车视频路况记录监视仪，其特征在于所述总电源(A1)由第一电源模块(U1)、第二电源模块(U2)、第三电源模块(U3)、第四电源模块(U4)和第五电源模块(U5)组成，第一电源模块(U1)的输出端分别与第二电源模块(U2)及第三电源模块(U3)的输入端相连，第三电源模块(U3)的输出端分别与第四电源模块(U4)及第五电源模块(U5)的输入端相连，第二电源模块(U2)的输出端与硬盘接口电路(B29)的输入端相连，第三电源模块(U3)的输出端分别与视频采集电路(U6)、图像稳定电路(B23)、视频切换电路(U11)、视频压缩电路(B25)、可编程逻辑接口扩展电路(U14)、嵌入式处理器电路(CPU)、以太网接口电路(B28)和硬盘接口电路(B29)的输入端相连，第四电源模块(U4)的输出端与视频压缩电路(B25)的输入端相连，第五电源模块(U5)的输出端与图像稳定电路(B23)的输入端相连。
3.根据权利要求1或2所述的机车视频路况记录监视仪，其特征在于所述图像稳定处理电路(B23)由芯片(U7)、图像稳定处理电路有源晶振(U8)、图像稳定处理电路程序存储器(U10)、数据存储器(U9)组成，芯片(U7)分别与视频采集电路(U6)、图像稳定处理电路有源晶振(U8)、数据存储器(U9)和图像稳定处理电路程序存储器(U10)相连，数据存储器(U9)与图像稳定处理电路程序存储器(U10)相连。
4.根据权利要求3所述的机车视频路况记录监视仪，其特征在于所述视频压缩电路(B25)由压缩芯片(U12)和视频压缩电路数据存储器(U13)组成，压缩芯片(U12)分别与视频切换电路(U11)、视频压缩电路数据存储器(U13)和可编程逻辑接口扩展电路(U14)相连。
5.根据权利要求4所述的机车视频路况记录监视仪，其特征在于所述嵌入式处理器电路(CPU)由嵌入式处理器芯片(U15)、嵌入式处理器数据存储器(U16)、嵌入式处理器程序存储器(U17)、红外收发模块(U18)、嵌入式处理器有源晶振(U19)和复位芯片(U20)组成，嵌入式处理器芯片(U15)和嵌入式处理器数据存储器(U16)及嵌入式处理器程序存储器(U17)的数据和地址端口分别与可编程逻辑接口扩展电路(U14)相连，嵌入式处理器芯片(U15)的数据和地址端口与嵌入式处理器数据存储器(U16)和嵌入式处理器程序存储器(U17)的数据地址端相连；嵌入式处理器芯片(U15)分别与红外收发模块(U18)、嵌入式处理器有源晶振(U19)和复位芯片(U20)相连，复位芯片(U20)的复位信号分别与嵌入式处理器芯片(U15)和可编程逻辑接口扩展电路(U14)相连。
6.根据权利要求5所述的机车视频路况记录监视仪，其特征在于所述以太网接口电路(B28)主要由以太网接口器件(U21)、网络隔离变压器(FB1)、传输媒体接入端口(J40)组成，以太网接口器件(U21)与网络隔离变压器(FB1)相连，网络隔离变压器(FB1)与传输媒体接入端口(J40)组成相连，以太网接口器件(U21)分别与可编程逻辑接口扩展电路(U14)及嵌入式处理器芯片(U15)相连。
7.根据权利要求6所述的机车视频路况记录监视仪，其特征在于所述硬盘接口电路(B29)由接口电平转换芯片(U22)和硬盘接口连接器(CON44)组成，接口电平转换芯片(U22)与硬盘接口连接器(CON44)相连，所述可编程逻辑接口扩展电路(U14)分别与接口平转换芯片(U22)及硬盘接口连接器(CON44)相连。
专利摘要本实用新型公开了一种机车视频路况记录监视仪，解决了现有机车数字视频监视系统存在的得不到高质量画面的问题。本实用新型包括前端设备、总电源、主机、显示器、编程盒，主机包括视频采集电路、图像稳定电路、视频切换电路、视频压缩电路、可编程逻辑接口扩展电路、嵌入式处理器电路、以太网接口电路、硬盘接口电路，它还包括图像稳定处理电路、图像稳定处理电路的一端与视频采集电路相连，另一端与视频切换电路的输入端相连。本实用新型能够对图像画面通过图像稳定处理电路的处理，消除了在高速行驶的列车上拍摄远距离图像的剧烈抖动，再现的画面清晰逼真。
文档编号H04N7/18GK2872768SQ20062007845
公开日2007年2月21日 申请日期2006年2月24日 优先权日2006年2月24日
发明者杨建河, 严天峰 申请人:杨建河, 严天峰