专利名称：具滑动视窗区块线性等化器的先进接收器的制作方法
技术领域：
本发明有关被用于无线通信系统中的码分多址(CDMA)接收器。更特别是，本发 明有关如被用于无线传送/接收单元(WTRU)或基地台使用快速富利叶转换(FFT)处理 技术的高速下链封包存取(HSDPA)接收器。
背景技术：
具有各种被视为传统雷克(Rake)为基础码分多址接收器改良的接收器演算法。 这些接收器演算法大致涉及使实施需要更多组件，更多软体周期及更多能量的明显额 外计算复杂性。反之，额外计算复杂性最后会导致较高成本无线传送/接收单元及较 短电池寿命。预期通过使用改良演算法使接收器效能最佳化而同时可最小化或消除额 外计算复杂性。
发明内容
本发明有关在此被并入的一接收器或一集成电路(IC)，其包含可产生等化样本 的快速富利叶转换为基础(或混合快速富利叶转换为基础)滑动视窗区块线性等化器 (BLE)。区块线性等化器包含一噪声信号功率估测器，第一及第二频道估测器， 一快 速富利叶转换为基础晶片位准等化器(CLEQ)及一频道监控单元。噪声信号功率估测器 可以两不同样本数据流为基础产生噪声信号功率估测。频道估测器可以该样本数据流 为基础产生个别频道估测。频道监控单元可以该频道估测为基础产生包含截断频道估 测向量的一第一频道监控信号，及可标示该截断频道估测向量改变大约速率的一第二 频道监控信号。快速富利叶转换为基础晶片位准等化器可以该噪声信号功率估测，该 第一及第二样本数据流，该频道估测及该监控信号为基础产生被等化样本。
本发明可从以下较佳实施例说明及附图获得更详细了解，其中 图1是依据本发明的先进接收器高位准区块图，其包含可产生被用来处理高速
下链封包存取及非高速下链封包存取频道的等化样本的一区块线性等化器；
图2是依据本发明的先进接收器详细区块图，包含一快速富利叶转换为基础滑动
视窗区块线性等化器，其包括至少一频道估测器， 一频道监控器， 一噪声信号功率估
测器，及一快速富利叶转换为基础晶片位准等化器；
图3是依据本发明一实施例被用于图2接收器的一快速富利叶转换为基础晶片位
准等化器详细区块图4显示被用于图2的区块线性等化器中的滑动视窗操作；
图5是依据本发明另一实施例被用于图2接收器的一快速富利叶转换为基础晶片
位准等化器详细区块图6是依据本发明再另一实施例被用于图2接收器的一混合快速富利叶转换为基
础晶片位准等化器详细区块图7是图2接收器的快速富利叶转换为基础区块线性等化器的一频道估测器高位
准区块图8是类似图7者的频道估测器详细区块图9是图2接收器的快速富利叶转换为基础区块线性等化器的一噪声信号功率估 测器区块图例；及
图IO是依据本发明的一高速下链封包存取共用处理器频道估测器区块图。
具体实施例方式
此后，"无线传输/接收单元"名词包含但不限于使用者设备(UE)，移动站，膝 上型，个人数据助理(PDA)，固定或移动用户单元，呼叫器，或可操作于无线环境中 的任何其他类型元件。此后被称为"基地台"者包含但不限于存取点(AP), B节点， 位址控制器，或无线环境中的任何其他接介装置。
本发明特性可被并入集成电路(IC)，或被配置于包含多个互连组件的电路中。 首字母縮写字 3GPP 第三代伙伴计划 AICH 撷取指示频道 BLE 区块线性等化器 CDMA 码分多址 CLEQ 晶片位准等化器 CPICH 共用前引频道 DFT 离散富利叶转换
DPCCH 专用实体控制频道
DPDCH 专用实体数据频道
EV-D0 仅演进数据
EV-DV 演进数据及声音
FDD 分频双工
FFT 快速富利叶转换
FIR 有限脉冲响应
HS-PDSCH 高速实体下链共享频道
HS-SCCH 用于高速实体下链共享频道的高速共享控制频道
HSDPA 高速下链封包存取
IC 集成电路
MAI 多重存取干扰
画SE 最小均方差
P-CCPCH 主要共用控制实体频道
PICH 传呼指示频道
S-CCPCH 次要共用控制实体频道
SNR 信号噪声信号比
TDD 分时双工
WTRU 无线传输/接收单元
ZF 强制归零
符号
除非正文中另外标示否则加诸以下符号定义
M= 区块中间尺寸
E= 区块边缘尺寸
W= 区块尺寸=M + 2E
U,,= 晶片中最大频道响应向量长度
L= 将被处理的频道响应向量长度
N= 频道响应向量相对区块速率的更新速率(当N=l，则矩阵于每 W晶片区块)
& = 长度L ax的频道响应向量或L对应天线# j偶数样本
g = 长度L_的频道响应向量或L对应天线井j奇数样本
d或r^ = 包含天线# j偶数样本的长度W的被接收向量
d或r",。= 包含天线# j奇数样本的长度W的被接收向量
& = 包含天线# j偶数样本的长度W的被接收噪声信号向量 包含天线#j奇数样本的长度W的被接收噪声信号向量 d= 被传送样本向量 S= 被估测接收晶片向量 ^,, = 对应天线# j偶数样本的频道响应矩阵
二 对应天线# j奇数样本的频道响应矩阵
Tc= 晶片持续时间
o 2= 被用于最小均方差解的噪声信号变异或功率(实际或近似)
通信频道可通过信号噪声信号比(SNR)，多路，多重存取干扰(MAI)，及传送器或 接收器内外的其他损害。针对给定通信频道情况组，与传统雷克为基础码分多址接收 器相较下，本发明已通过提供低错误机率或高数据产出改良效能。同样地，本发明系 提供接收器类似雷克接收器的错误机率效能但于较不良频道情况及/或距传送器较大 距离的接收器。此外，本发明系通过调整接收器演算法参数来提供进一步改良效能或 降低计算复杂性的若干技术。
本发明使用快速富利叶转换处理，其是有效计算离散富利叶转换(DFTs)的熟知技 术。无论快速富利叶转换何时被使用，计算离散富利叶转换的替代方法均可被取代(如 以质数分解因数或Z转换为基础的演算法)。
本发明可应用至高速下链封包存取。参数系以通信频道情况为基础，而计算复杂 性系被降低。虽然本发明主要应用至第三代伙伴计划分频双工高速下链封包存取系 统，但本发明更常应用至码分多址接收器，其可被用来解调如第三代伙伴计划标准中 的非高速下链封包存取频道，分时双工高速下链封包存取及非高速下链封包存取信 号，码分多址2000， IXEV-DV(演进数据及声音)及1XEV-DO(仅演进数据)。
图1是依据本发明的先进接收器IOO区块图，其包含一区块线性等化器105及一 解扰及解展频单元110。解扰及解展频单元IIO系被以乱码140及频道化码145为基 础解调包含高速下链封包存取频道115及非高速下链封包存取频道120的码分多址频
道。区块线性等化器105可被用来处理高速下链封包存取频道(高速实体下链共享频 道150及高速共享控制频道155)及解调非高速下链封包存取频道(专用实体数据频道 160，专用实体控制频道165，次要共用控制实体频道170，主要共用控制实体频道 175，传呼指示频道180，撷取指示频道185及共用前引频道190)。区块线性等化器 105可被用于高速下链封包存取及非高速下链封包存取频道，或多重区块线性等化器 105可被使用。接收器IOO系使用2X过度采样及两接收天线。其可以一天线及一任 意过度采样速率操作来接收样本125， 130及输出等化样本135。其亦可轻易地被扩 充至两个以上天线。
图2是先进接收器200详细区块图，包含一快速富利叶转换为基础滑动视窗区块 线性等化器205，其被用来处理高速下链封包存取频道(高速实体下链共享频道150 及高速共享控制频道155)及解调非高速下链封包存取频道(专用实体数据频道160， 专用实体控制频道165，次要共用控制实体频道170，主要共用控制实体频道175， 传呼指示频道180，撷取指示频道185及共用前引频道190)。快速富利叶转换为基础 滑动视窗等化器及区块等化器的进一步背景可于Yang等人于2004年3月2日提出申 请的共同未决专利申请序号第10/791,244标题为"降低复杂性滑动视窗为基础等化 器"中被找到，其在此被并入参考完整说明。
图2的先进接收器200的快速富利叶转换为基础滑动视窗区块线性等化器205包 含频道估测器210及215， 一频道监控器单元220， 一噪声信号功率估测器225， 一 可选处理器230及一快速富利叶转换转换为基础晶片位准等化器235。
频道估测器210可从与第一天线相关联的样本数据流接收样本240，以回应产生 包含具有一长度L^的频道估测向量&， ^的第一频道估测信号250。
假设h(t)是频道脉冲响应估测，而h(k)是h(t)样本。h(k)偶数样本被表示为 h6(k)，而h(k)奇数样本被表示为h。(k)。在此吾人使用^， ^分别代表第一接收天 线的h(k)偶数及奇数样本。因为h(t)有时间限制，所以、(k)及h。(k)样本数系被限 制。L^被用来标示样本数。被接收信号r(t)系被采样为r"(k)(从数据流240/245)。 偶数样本被表示为r。(k)，而奇数样本被表示为r。(k)。
此外，频道估测器215可从与第二天线相关联的样本数据流接收样本245，以回 应产生包含亦具有一长度L,的频道估测向量S， g的第二频道估测信号255。
第一及第二频道估测信号250， 255各被输入频道监控器单元220及快速富利叶 转换为基础晶片位准等化器235。再者，被接收样本240及245均被输入快速富利叶
转换为基础晶片位准等化器235及噪声信号功率估测器225。
为了回应接收第一及第二频道估测信号250， 255，频道监控器单元220可产生 包含截断频道估测向量的第一频道监控信号260。因此，频道监控器单元220系縮短 (也就是截断)被快速富利叶转换为基础晶片位准等化器235使用的第一及第二频道 估测信号250， 255的频道估测向量。该被截断频道估测向量可通过明定向量长度L， 其中L〈L,来识别。各种演算法可被用来决定L。例如，当频道估测向量中一门槛相 对峰值被设定时，L系可被选择包含该门槛以上的组件。
频道监控器单元220所产生的频道监控信号260亦可识别该被截断频道估测向量 的起点及终点。例如，若原始被截断频道估测向量包含点1至LMl，但仅于4至L,-7 有明显能量，则频道监控信号260可指示晶片位准等化器仅使用各第一及第二频道估 测向量250， 255中间隔位置4至L_-7的LM「10点。
频道估测器210及215可包含设定特定频道估测器输出点为零的一后处理功能。 因此，频道监控器单元220可选择L及该起始点仅包含所有非零值。
频道监控器单元220亦可产生被快速富利叶转换为基础晶片位准等化器235使用 的第二频道监控信号265，其标示被包含于第一频道监控信号260中的被截断频道估 测向量改变近似速率。
无线通信中，频道通常被假设为Rayl"gh或其他类型衰减频道。该衰减频道具 有一致时间及D叩pler展频参数，其被用来决定频道随时间改变得有多快。因此，频 道监控器单元220可估测第一及第二频道估测向量250， 255的一致时间及D叩pler 展频。
噪声信号功率估测器225可接收各样本240及245，及产生最小均方差解所需的 估测噪声信号功率值o 2。
可选处理器230可被用来决定快速富利叶转换处理参数，及计算快速富利叶转换 为基础晶片位准等化器235所需的参数，如更新速率N，区块尺寸W及边缘尺寸E。 处理器230亦可亦可替代使用噪声信号功率估测器225来计算噪声信号功率o 2。此 例中，噪声信号功率估测将从被提供至频道监控器单元220的频道估测向量250， 255 被导出。参数N， W及E系依据一致时间，D叩pler展频及/或功率节省可程式设计。 处理器230可选择性被用来提供参数控制。若处理器230不被使用，则一组固定预设 参数系被快速富利叶转换为基础晶片位准等化器235使用。
处理器230可选择参数来提供最佳解调效能或降低计算复杂性(及降低功率要
求)。再者，当通信频道情况改变时，参数可于快速富利叶转换为基础晶片位准等化
器235操作期间被适应。
频道监控器单元220，噪声信号功率估测器225及处理器230系被分别显示，但
可被组合为如集成电路晶片上的若干不同演算法及/或组件。
依据本发明， 一向量^[r。， r,,…，r2 -,]T，包含以两倍(2X)输入信号晶片速率 被接收的样本。其被分为偶数被接收向量及奇数被接收向量如下r8=[r。， r2，---， r2w—2] ， r0—[r!， r3，…，r2w—1]。
当该2X采样频道脉冲响应为[h。， h, 长度，则频道脉冲响应矩阵系被表示为
<formula>formula see original document page 17</formula>假设d为被以晶片速率(1X)采样的被传送信号向量，则我们具有<formula>formula see original document page 18</formula><formula>formula see original document page 18</formula>方程式(4)
其中n。及n。是分别位于偶数及奇数采样位置处的噪声信号向量。假设噪声信号变 异(或功率)为^。
使用最小均方差原理，信号样本估测系被说明为 <formula>formula see original document page 18</formula> 方程式(5)
其中(')H是复合共轭转置(或Hermitian)操作。I为单元对角矩阵。 针对两天线分集接收器，以上发展可被轻易扩充，其中上标及下标1及2系标示 两接收天线。<formula>formula see original document page 18</formula>最小均方差解系通过下列给予:
<formula>formula see original document page 18</formula>方程
式(7)
强制归零(ZF)解系通过删除(j2/所述来给予
<formula>formula see original document page 18</formula>以上公式己针对有或无分集的两倍(2X)过度采样被给予。例如，分集接收器可 处理复合基带接收数据的四数据流来自天线#1的奇数样本，来自天线#1的偶数 样本，来自天线井2的奇数样本，来自天线#2的偶数样本。类似公式系可针对接收 天线任意数量及任意过度采样速率被呈现。所述技术系同等加诸于各组参数。
有效评估方程式(5)的快速富利叶转换使用先前已被建立。例如，图3描述可被 实施于图2的接收器200的快速富利叶转换为基础晶片位准等化器235中的快速富利 叶转换为基础晶片位准等化器235'，其中(/Zf/^+^2/)_'系被线性相关操作 输出处使用快速富利叶转换来实施。快速富利叶转换为基础晶片位准等化器235'包
含复合共轭操作装置305， 310，零点补偿装置315， 320， 390，快速富利叶转换运算 单元325， 330， 335， 340， 385，线性相关装置345， 350，乘法器355， 360，加法 器365， 370， 375，除法器380及反向快速富利叶转换(IFFT)单元395。
偶数接收样本255的频道估测及奇数接收样本250的频道估测系分别被输入复合 共轭操作装置305及310，其可产生复合共轭信号425及430。复合共轭信号425及 430接着被对应输入零点补偿装置315, 320，其可产生输出信号435及440。输出信 号435及440接着被输入快速富利叶转换运算单元330及340来产生信号450及460。
被接收偶数样本245及被接收奇数样本240系分别被输入快速富利叶转换运算单 元325及335，其可产生输出信号445及455。信号445系通过乘法器355被乘上信 号450来产生乘积结果信号472。信号455系通过乘法器360被乘上信号460来产生 乘积结果信号474。该乘积结果信号472及474系通过加法器370被加总来产生一加 总信号476。
偶数接收样本255及复合共轭信号425的频道估测系被输入可产生输出信号465 的线性相关装置345。奇数接收样本250及复合共轭信号430的频道估测系被输入可 产生输出信号470的线性相关装置350。信号465及470系通过加法器365被加总来 产生一加总信号482，其接着通过加法器375被与噪声信号功率估测信号275加总来 产生一加总信号486。该加总信号486系被输入零点补偿装置390，其可产生快速富 利叶转换运算被快速富利叶转换运算单元385执行其上以产生一输出信号490的一输 出信号488。加总信号476系被除法器380除以信号490来产生商数结果信号478， 其系经由反向快速富利叶转换单元395被馈送以产生等化样本135。
图4显示被用来提供图3中各快速富利叶转换运算被执行的样本的滑动视窗。滑 动视窗区块线性等化器所述系涉及使用样本一区块或每快速富利叶转换视窗计算，其 中各区块各端系具有一边缘405，及与先前及接续区块重叠的一特定位准。大视窗尺 寸可提供形成频道估测的更多样本，然而，若视窗持续期间与频道改变速率相较下过 长，则该频道估测可能不良。可替代是，若频道改变非常慢，则可能不必使用每区块 来计算频道估测，且计算复杂性可通过计算频道估测被降低。本发明系适应频道估测 被计算的视窗尺寸及速率。
该重叠必须累积足够多路能量来充分解调各区块。较佳解调效能系建议使用较大
边缘，最小化计算数则建议使用较短边缘尺寸。本发明包含适应区块线性等化器区块
的边缘尺寸(E)为频道特性或可接受复杂位准的能力。
区块尺寸(W) =M + 2E，其中M是区块中间410尺寸，而E是区块边缘405尺寸。
高速下链封包存取典型设计系W = 256及E=16，或W二512及E二32。 W及E的其他 组合系可能，而较广范围适应亦可被使用。
图5描述可被实施于图2的接收器200的快速富利叶转换为基础晶片位准等化器 235中的晶片位准等化器架构235"另一实施例。晶片位准等化器架构235"包含零 点补偿装置502, 504，快速富利叶转换运算单元506， 508， 510， 514，复合共轭操 作装置512， 516，乘法器518， 520， 522， 524，加法器519， 526， 530，除法器528 及反向快速富利叶转换单元532。
偶数接收样本255的频道估测及奇数接收样本250的频道估测系分别被输入零点 补偿装置502及504，其可产生输出信号548及550。信号548及550接着分别被输 入快速富利叶转换运算单元506及508，其可产生输出信号554及556。输出信号554 及556接着分别被输入复合共轭操作装置512及516来产生复合共轭信号558及562。
被接收偶数样本245及被接收奇数样本240系分别被输入快速富利叶转换运算单 元510及514，其可产生输出信号552及560。信号552系通过乘法器518被乘上复 合共轭信号558来产生乘积结果信号564。信号560系通过乘法器520被乘上复合共 轭信号562来产生乘积结果信号566。该乘积结果信号564及566系通过加法器519 被加总来产生一加总信号572。信号554系通过乘法器522被乘上复合共轭信号558 来产生乘积结果信号568。信号556系通过乘法器524被乘上复合共轭信号562来产 生乘积结果信号570。该乘积结果信号568及570系通过加法器526被加总来产生一 加总信号574。加总信号574及噪声信号功率估测信号275系通过加法器530被加总 来产生一加总信号578。加总信号572系被除法器528除以加总信号578来产生商数 结果信号580，其系经由反向快速富利叶转换单元532被馈送以产生等化样本135。
晶片位准等化器架构235"可消除线性相关操作及快速富利叶转换区块的一，因 而降低计算复杂性。该图示系使用2X过度釆样及一接收天线来显示。
其可轻易地被扩充为两或更多天线及其他过度采样速率。晶片位准等化器235" 可使用最小均方差解，但可通过设定噪声信号功率为零及/或以噪声信号估测删除加 总结点530轻易地被用于强制归零解。
依据本发明一替代实施例，2X采样例的晶片位准等化器架构系使用混合快速富
利叶转换为基础先进接收器。混合快速富利叶转换为基础先进接收器系使用快速富利
叶转换为基础处理及时域处理的组合。快速富利叶转换处理单元可产生被时域有限脉
冲响应滤波器使用的分接点滤波器系数。混合快速富利叶转换为基础先进接收器被显
示于图6，其中方程式(5)及(7)系被重写为<formula>formula see original document page 21</formula>方程式(9)
其中s为展频数据向量(其等同先前数据向量d)， H,为频道响应矩阵，r,为被接收 向量，而2X采样的M:2。针对具2天线接收分集的2X采样，^=4可被使用。矩阵R 可被表示为
<formula>formula see original document page 21</formula> 方程式(io)
方程式(9)可被重写为
<formula>formula see original document page 21</formula>方程式ai) 或等同
方程式(12)
及
<formula>formula see original document page 21</formula>方程式(12)的计算可以如下列的有限脉 冲响应滤波型式被执行于时域中。
方程式(14)
单向量g,可以样本区块W为基础被近似计算来表示对应W或更久的时间区间 的有限脉冲响应系数。该例中，等化输出可经由滤波器运算样本连续数据流来计算， 且于新版本被计算时改变系数向量g,。
方程式(13)的计算可以快速富利叶转换及反向快速富利叶转换运算型式被执
行于频域以提供向量g,。使向量S,被表示如下
s = G,s 方程式(15) 方程式(12)可使用快速富利叶转换分解重写使得<formula>formula see original document page 21</formula> 方程式(16)
或
<formula>formula see original document page 21</formula>方程式(17)
其中Dp是P点快速富利叶转换矩阵。Ai是对角为矩阵H,第一栏的快速富利叶转
换的对角矩阵。
方程式(17)可被重写如下
<formula>formula see original document page 22</formula> 方程式(18)
其中A&为对角为矩阵G,第一栏的快速富利叶转换的对角矩阵。使用方程式(17) 及(18)，下列可被建立
<formula>formula see original document page 22</formula>方程式(19)
因此
<formula>formula see original document page 22</formula>方程式(20)
其中F(-)标示快速富利叶转换运算，r'(-)标示反向快速富利叶转换运算，*标示 复合共轭。分接点系数向量g,可通过再排序及校准向量组成及该被接收信号被获得自
向量《，其中^=《(仏:)，矩阵G,第q列。可替代是，系数向量g,亦可通过循环向下 转移G,(:,1)有L/2组成，及采取该被循环向下转移^一(:,1)的第一 L组成而被获得自 G,(:,l)，矩阵G的第一栏。通常，参数值L代表等化器长度。参数值q代表邻接区块 间的重叠区域大小。例如，q可被选择为E。通常，L及q可代表视设计，实施及最 佳化而定的其他值。值g,可通过截断分接点系数向量或将分接点系数向量中的噪声信 号系数归零被进一步处理。某些后处理功能可被实施来滤波或进一步处理该系数。
再者，参数q及L是通常视延迟展频及垂直速度而定的设计参数，而可通过 模拟或其他方法被最佳化。针对高速下链封包存取，q较佳值范围系从4至32(晶片)， 而L较佳值范围系从4至20(晶片)。其他值亦可被使用。
图6显示被实施于图2接收器200的一混合快速富利叶转换为基础晶片位准等化 器架构235"。晶片位准等化器235"包含一快速富利叶转换处理单元602，后处理 /记录单元634， 636及一滤波器单元604。快速富利叶转换处理单元602包含可接收 偶数样本频道估测255的一第一输入，可接收奇数样本频道估测250的一第二输入， 可接收噪声信号功率估测275的一第三输入，可输出第一混合快速富利叶转换输出信 号672的一第一输出，输出第二混合快速富利叶转换输出信号674的一第二输出。快 速富利叶转换处理单元602进一步包含零点补偿装置606， 608，快速富利叶转换运 算单元610， 612，复合共轭操作装置614， 616，乘法器618， 622,加法器620， 624，
除法器626， 628及反向快速富利叶转换单元630， 632。滤波器单元604包含有限脉
冲响应滤波器640， 642及一加法器644。
偶数接收样本255的频道估测及奇数接收样本250的频道估测系分别被输入零点 补偿装置606及608，其可产生零点补偿信号648及650。零点补偿信号648及650 接着分别被输入快速富利叶转换运算单元610及612，其可产生快速富利叶转换处理 信号652及654。快速富利叶转换处理信号652及654接着分别被输入复合共轭操作 装置614及616来产生复合共轭信号656及658。快速富利叶转换处理信号652系通 过乘法器618被乘上复合共轭信号656来产生乘积结果信号662。同样地，快速富利 叶转换处理信号654系通过乘法器622被乘上复合共轭信号658来产生乘积结果信号 663。该乘积结果信号662及663系通过加法器620被加总来产生一第一加总信号664， 其接着被加法器624添加至噪声信号功率估测275以产生一第二加总信号666。复合 共轭信号656及658分别被除法器626及628除以第二加总信号666来产生商数结果 信号668及670。商数结果信号668及670接着被输入可产生混合快速富利叶转换输 出信号672及674(也就是未处理滤波器系数)的反向快速富利叶转换单元630及632 的各一。
混合快速富利叶转换输出信号672及674系使用可产生最后分接点系数676(gl) 及678(g2)的后处理/记录单元634及636被进一步处理。后处理/记录单元634及636 可执行截断，噪声信号滤波(也就是归零噪声信号系数)，分接点系数记录至少其中之
最后分接点系数676系被滤波器单元604中的有限脉冲响应滤波器640用来对该 被接收偶数样本245执行时域等化。有限脉冲响应滤波器640可输出一第一等化信号 684。最后分接点系数678系被滤波器单元604中的有限脉冲响应滤波器642用来对 该被接收奇数样本245执行时域等化。有限脉冲响应滤波器642可输出一第二等化信 号686。第一及第二等化信号等化信号684及686系被加法器644加总来产生等化样 本135。可替代是，使用最大比率组合(MRC)的一组合器系可替代加法器644被使用。
图6中，方程式(12)系使用有限脉冲响应滤波器被实施于时域中，而有限脉冲响 应滤波器系数系使用快速富利叶转换运算来计算。此晶片位准等化器实施例可通过上 述有限脉冲响应滤波器运作样本重叠区块而被操作为滑动视窗区块线性等化器。可替 代是，此实施例可以仅被用于计算有限脉冲响应滤波器系数向量gi的区块处理操作于 被施加至有限脉冲响应滤波器的被接收样本连续数据流。
图6实施例系使用快速富利叶转换为基础区块处理来计算有限脉冲响应滤波器
系数。其他方法可被用于区块处理来计算滤波器系数。例如，各种反向矩阵方法可被200680004512.9
说明书第14/15页
施加，如Cholesky分解，近似Cholesky分解，及QR分解。
第3、 5及6图显示最小均方解，但可通过设定噪声信号估测为零及/或以噪声信 号估测删除加总结点而轻易地被用于强制归零解。
图7是依据本发明一实施例的图2接收器200的快速富利叶转换为基础区块线性 等化器205的频道估测器210高位准区块图。频道估测器210包含可处理被接收样本 240的一组相关器705，平滑滤波器710,， 7102，…710n，即可输出频道估测向量250， Z 的一后处理单元715。除了该组相关器705另外处理被接收样本245及输出频道估 测向量255，上述相同配置系施加至频道估测器215。
图8是类似图7的频道估测器210的频道估测器210'详细区块图。频道估测器 210'包含间隔L,M晶片的向量相关器815。高速下链封包存取应用的U^典型值是20 晶片°
频道估测器210'进一步包含可改善频道估测各点的多个平滑滤波器840,， 8402，…840w。平滑滤波器840,, 8402, 840N可为区块平均器，有限脉冲响应滤波 器或无限脉冲响应(IIR)滤波器。平滑滤波器840,， 8402，…840w的输出系被馈送至可 输出偶数(或奇数)频道脉冲响应860的后处理单元845。后处理单元845可消除或最 d 、化频道估测向量&中的噪声信号样本效应。
一实施例中，后处理单元845包含可设定一门槛运算其上的一演算法，藉此具有 低于门槛的大小的所有组成均被设定为零。该门槛可被计算为常数(小于1)乘上&中 最大组成的大小。
另一实施例中，运算于后处理单元845上的演算法系可被计算为常数(大于l)乘 上&中所有组成的平均大小(或该平均大小的若干近似)。
再另一实施例中，两门槛系可使用两方法及选择最后门槛为两值较大或较小者来 计算。
图9是图2接收器200的快速富利叶转换为基础区块线性等化器205的一噪声信 号功率估测器225区块图例。噪声信号功率估测器225包含多个量处理单元905,910， 915， 920， 一加总器925， 一平滑滤波器930及一乘法器935。来自各两天线的偶数 样本240。， 245。及奇数样本240。， 245。系通过量处理单元905， 910, 915， 920处理。 量处理单元905， 910， 915， 920所输出的被处理样本系被加总器925加总来产生一 加总输出信号928，其系被施加至平滑滤波器930。乘法器935可将平滑滤波器930 的输出932乘上定标常数940来产生噪声信号功率估测信号275。
24
图IO是依据本发明的一高速下链封包存取共用处理器频道估测器1000区块图。 虽然本发明的特性及元件被以特定组合说明于较佳实施例中，但各特性及元件系
不需较佳实施例的其他特性及元件，或有或无本发明其他特性及元件的各种组合中被
单独使用。
权利要求
1. 一种接收器，包含(a)一第一天线，可接收一第一样本数据流；(b)一第二天线，可接收一第二样本数据流；(c)一噪声信号功率估测器，其以与各该第一及第二样本数据流相关联的偶数及奇数样本为基础而产生一噪声信号功率估测；及(d)一晶片位准等化器，其以该噪声信号功率估测及该第一及第二样本数据流的一区块样本为基础而产生等化样本。
2. 根据权利要求1所述的接收器，其特征在于，进一步包含(e) —第一频道估测器，其以该第一样本数据流为基础而产生一第一频道估测；及(f) 一第二频道估测器，其以该第二样本数据流为基础而产生一第二频道估测， 其中该晶片位准等化器所产生的等化样本系进一步以该第一及第二频道估测为基础。
3. 根据权利要求2所述的接收器，其特征在于，进一步包含(g) —频道监控单元，其以该第一及第二频道估测为基础而产生包含截断频道估 测向量的一第一频道监控信号，及标示该截断频道估测向量的一近似改变速率的一第 二频道监控信号该截断频道估测向量包含于该第一频道监控信号中。
4. 根据权利要求3所述的接收器，其特征在于，该晶片位准等化器为一快速富利叶转换为基础晶片位准等化器，该接收器进一步包含(h) —处理器，耦合于该频道监控单元及该快速富利叶转换为基础晶片位准等化 器的间，用以决定该快速富利叶转换为基础晶片位准等化器所使用快速富利叶转换处 理参数。
5. 根据权利要求4所述的接收器，其特征在于，该参数包含一更新速率，N。
6. 根据权利要求4所述的接收器，其特征在于，该参数包含一区块尺寸W及一边 缘尺寸E。
7. 根据权利要求6所述的接收器，其特征在于，该一区块样本的尺寸W等于添加 至两倍该一区块样本边缘尺寸E的该区块的中间，M尺寸。
8. 根据权利要求6所述的接收器，其特征在于，该W二256而E二16。
9. 根据权利要求6所述的接收器，其特征在于，该W二512而E二32。
10. 根据权利要求4所述的接收器，其特征在于'该参数包含一噪声信号功率o 2。
11. 根据权利要求1所述的接收器，其特征在于，该晶片位准等化器为一混合快 速富利叶转换为基础晶片位准等化器。
12. —种接收器，包含(a) —第一天线，可接收一第一样本数据流；(b) —第二天线，可接收一第二样本数据流；(c) 一第一频道估测器，其以该第一样本数据流为基础而产生一第一频道估测；(d) —第二频道估测器，其以该第二样本数据流为基础而产生一第二频道估测；及(e) —晶片位准等化器，其以该第一及第二频道估测器以及该第一及第二样本数 据流的一区块样本为基础而产生等化样本。
13. 根据权利要求12所述的接收器，其特征在于，进一步包含(f) 一噪声信号功率估测器，其以与各该第一及第二样本数据流相关联的偶数及 奇数样本为基础而产生一噪声信号功率估测，其中该晶片位准等化器所产生的等化样 本系进一步以该噪声信号功率估测为基础。
14. 根据权利要求12所述的接收器，其特征在于，进一歩包含(f) 一频道监控单元，其以该第一及第二频道估测为基础而产生包含截断频道估 测向量的 一 第 一 频道监控信号，及标示该截断频道估测向量的 一 近似改变速率的 一 第 二频道监控信号，该截断频道估测向量包含于该第-一频道监控信号中。
15. 根据权利要求M所述的接收器，其特征在于，该晶片位准等化器是一快速富利叶转换为基础晶片位准等化器，该接收器进一步包含(g) —处理器，耦合于该频道监控单元及该快速富利叶转换为基础晶片位准等化 器的间，用以决定该快速富利叶转换为基础晶片位准等化器所使用快速富利叶转换处 理参数。
16. 根据权利要求15所述的接收器，其特征在于，该参数包含一更新速率，N。
17. 根据权利要求15所述的接收器，其特征在于，该参数包含一区块尺寸W及一 边缘尺寸E。
18. 根据权利要求17所述的接收器，其特征在于，该一区块样本的尺寸W等于添 加至两倍该一区块样本边缘尺寸E的该区块的中间，M尺寸。
19. 根据权利要求17所述的接收器，其特征在于，该W-256而E-16。
20. 根据权利要求17所述的接收器，其特征在于，该W-512而E-32。
21. 根据权利要求15所述的接收器，其特征在于，该参数包含一噪声信号功率o
22. 根据权利要求12所述的接收器，其特征在于，该晶片位准等化器为一混合快 速富利叶转换为基础晶片位准等化器。
23. —种并入一接收器的集成电路，该接收器包含一第一天线及一第二天线，该 第一天线可接收一第一样本数据流，该第二天线可接收一第二样本数据流，该集成电 路包含(a) —噪声信号功率估测器，其以与各该第一及第二样本数据流相关联的偶数及 奇数样本为基础而产生一噪声信号功率估测；以及(b) —晶片位准等化器，其以该噪声信号功率估测及该第一及第二样本数据流的 一区块样本为基础而产生等化样本。
24. 根据权利要求23所述的集成电路，包含(c) 一第一频道估测器，其以该第一样本数据流为基础而产生一第一频道估测；及(d) —第二频道估测器，其以该第二样本数据流为基础而产生一第二频道估测， 其中该晶片位准等化器所产生的等化样本系进一步以该第一及第二频道估测为基础。
25. 根据权利要求24所述的集成电路，其特征在于，进一步包含(e) —频道监控单元，其以该第一及第二频道估测为基础而产生包含截断频道估 测向量的一第一频道监控信号，及标示该截断频道估测向量的一近似改变速率的一第 二频道监控信号，该截断频道估测向量包含于该第一频道监控信号中。
26. 根据权利要求25所述的集成电路，其特征在于，该晶片位准等化器是一快速 富利叶转换为基础晶片位准等化器，该集成电路进一步包含(f) 一处理器，耦合于该频道监控单元及该快速富利叶转换为基础晶片位准等化 器的间，用以决定该快速富利叶转换为基础晶片位准等化器所使用快速富利叶转换处 理参数。
27. 根据权利要求26所述的集成电路，其特征在于，该参数包含一更新速率，N。
28. 根据权利要求26所述的集成电路，其特征在于，该参数包含一区块尺寸W及 一边缘尺寸E。
29. 根据权利要求28所述的集成电路，其特征在于，该一区块样本的尺寸W等于 添加至两倍该一区块样本边缘尺寸E的该区块的中间，M尺寸。
30. 根据权利要求28所述的集成电路，其特征在于，该W^256而E二16。
31. 根据权利要求28所述的集成电路，其特征在于，该W二512而E二32。
32. 根据权利要求26所述的集成电路，其特征在于，该参数包含一噪声信号功率o 2。
33. 根据权利要求23所述的集成电路，其特征在于，该晶片位准等化器为一混合 快速富利叶转换为基础晶片位准等化器。
34. —种并入一接收器的集成电路，该接收器包含一第一天线及一第二天线，该 第一天线可接收一第一样本数据流，该第二天线可接收一第二样本数据流，该集成电 路包含(a) —第一频道估测器，其以该第一样本数据流为基础而产生一第一频道估测；(b) —第二频道估测器，其以该第二样本数据流为基础而产生一第二频道估测；及(c) 一晶片位准等化器，其以该第一及第二频道估测及该第一及第二样本数据流 的一区块样本为基础而产生等化样本。
35. 根据权利要求34所述的集成电路，其特征在于，进一步包含(d) —噪声信号功率估测器，其以与各该第一及第二样本数据流相关联的偶数及 奇数样本为基础而产生一噪声信号功率估测，其中该晶片位准等化器所产生的等化样 本系进一步以该噪声信号功率估测为基础。
36. 根据权利要求34所述的集成电路，其特征在于，进一步包含(cl) 一频道监控单元，其以该第一及第二频道估测为基础而产生包含截断频道估 测向量的一第一频道监控信号，及标示该截断频道估测向量的一近似改变速率的一第 二频道监控信号该截断频道估测向量包含于该第一频道监控信号中。
37. 根据权利要求36所述的集成电路，其特征在于，该晶片位准等化器为一快速 富利叶转换为基础晶片位准等化器，该集成电路进一步包含(e) —处理器，耦合于该频道监控单元及该快速富利叶转换为基础晶片位准等化 器的间，用以决定该快速富利叶转换为基础晶片位准等化器所使用快速富利叶转换处 理参数。
38. 根据权利要求37所述的集成电路，其特征在于，该参数包含一更新速率，N。
39. 根据权利要求37所述的集成电路，其特征在于，该参数包含一区块尺寸W及 一边缘尺寸E。
40. 根据权利要求39所述的集成电路，其特征在于，该一区块样本的尺寸W等于添加至两倍该一区块样本边缘尺寸E的该区块的中间，M尺寸。
41. 根据权利要求39所述的集成电路，其特征在于，该W-256而E-16。
42. 根据权利要求39所述的集成电路，其特征在于，该W-512而E二32。
43. 根据权利要求37所述的集成电路，其特征在于，该参数包含一噪声信号功率o 2。
44. 根据权利要求34所述的集成电路，其特征在于，该晶片位准等化器为一混合 快速富利叶转换为基础晶片位准等化器。
45. —种用于一接收器的混合快速富利叶转换为基础晶片位准等化器，其可产生 等化样本，其中该接收器包含(i)一噪声信号功率估测器，其以与一第一天线所接收 的一第一样本数据流及一第二天线所接收的一第二样本数据流相关联的奇数及偶数 样本为基础而产生一噪声信号功率估测，(ii)一第一频道估测器，其以该第一样本数 据流中的该偶数样本为基础而产生一偶数样本频道估测，及(iii)一第二频道估测器， 其以该第二样本数据流中的该奇数样本为基础而产生一奇数样本频道估测，该混合快 速富利叶转换为基础晶片位准等化器包含(a) —快速富利叶转换处理单元，包含(i) 一第一输入，可接收该偶数样本频道估测；(ii) 一第二输入，可接收该奇数样本频道估测；(iii) 一第三输入，可接收该噪声信号功率估测；(iv) —第一输出，可输出第一混合快速富利叶转换输出信号；及(v) —第二输出，可输出第二混合快速富利叶转换输出信号；(b) —第一后处理/记录单元，耦合至该快速富利叶转换处理单元的该第一输出， 以产生与该偶数样本相关联的最后分接点滤波器系数；(c) 一第二后处理/记录单元，耦合至该快速富利叶转换处理单元的该第二输出， 以产生与该奇数样本相关联的最后分接点滤波器系数；(d) —第一滤波器，其使用与该偶数样本相关联的该最后分接点滤波器系数对该偶数样本执行时域等化，以产生一第一等化信号；(e) —第二滤波器，其使用与该奇数样本相关联的该最后分接点滤波器系数对该 奇数样本执行时域等化，以产生一第二等化信号；及(f) 一加法器，可将该第一及第二等化信号加总以产生该等化样本。
46. 根据权利要求45所述的混合快速富利叶转换为基础晶片位准等化器，其特征 在于，该第一及第二滤波器为有限脉冲响应滤波器。
47. 根据权利要求45所述的混合快速富利叶转换为基础晶片位准等化器，其特征在于，该后处理/记录单元可执行截断、噪声信号滤波及分接点系数记录至少其中之
48.根据权利要求45所述的混合快速富利叶转换为基础晶片位准等化器，其特征 在于，该快速富利叶转换处理单元(a)进一步包含(al)—第一零点补偿装置，具有耦合至该第一输入的一输入，该第一零点补偿装 置可通过对该偶数样本频道估测执行零点补偿来产生一第一零点补偿信号；(a2)—第二零点补偿装置，具有耦合至该第二输入的一输入，该第二零点补偿装 置可通过对该奇数样本频道估测执行零点补偿来产生一第二零点补偿信号；(a3)—第一快速富利叶转换操作单元，具有耦合至该第一零点补偿装置输出的一 输出，该第一快速富利叶转换操作单元可通过对该第一零点补偿信号执行一快速富利 叶转换操作来产生一第一快速富利叶转换处理信号；(a4)—第二快速富利叶转换操作单元，具有被耦合至该第二零点补偿装置输出的 一输出，该第二快速富利叶转换操作单元可通过对该第二零点补偿信号执行快速富利 叶转换操作来产生一第二快速富利叶转换处理信号；(a5)—第一复合共轭操作装置，具有一输入，该输入耦合至该第一快速富利叶转 换操作单元的一输出，该第一复合共轭操作装置可通过对该第一快速富利叶转换处理信号执行一复合共轭操作来产生一第一复合共轭信号；(a6)—第二复合共轭操作装置，具有一输入，该输入耦合至该第二快速富利叶转 换操作单元输出，该第二复合共轭操作装置可通过对该第二快速富利叶转换处理信号 执行复合共轭操作来产生一第二复合共轭信号；(a7)—第一乘法器，可将该第一快速富利叶转换处理信号乘上该第一复合共轭信 号，以产生一第一乘积结果信号；(a8)—第二乘法器，可将该第二快速富利叶转换处理信号乘上该第二复合共轭信 号，以产生一第二乘积结果信号；(a9)—第一加法器，可将该第一及第二乘积结果信号加总以产生一第一加总信号 (alO)—第二加法器，可将该第一加总信号及该噪声信号功率估测加总，以产生 一第二加总信号；(all)—第一除法器，可通过将该第一复合共轭信号除以该第二加总信号，以产 生一第一商数结果信号；(al2)—第二除法器，可通过将该第二复合共轭信号除以该第二加总信号，以产生一第二商数结果信号；(al3)—第一反向快速富利叶转换操作单元，可通过对该第一商数结果信号执行 一反向快速富利叶转换操作，以产生该第一混合快速富利叶转换输出信号；及(al4)—第二反向快速富利叶转换操作单元，可通过对该第二商数结果信号执行 一反向快速富利叶转换操作，以产生该第二混合快速富利叶转换输出信号。
49. 一种用于一接收器的集成电路，其可产生等化样本，其中该接收器包含(i) 一噪声信号功率估测器，其以与一第一天线所接收的一第一样本数据流及一第二天线 所接收的一第二样本数据流相关联的奇数及偶数样本为基础而产生一噪声信号功率 估测，(ii)一第一频道估测器，其以该第一样本数据流中的该偶数样本为基础而产生 一偶数样本频道估测，及(iii)一第二频道估测器，其以该第二样本数据流中的该奇 数样本为基础而产生一奇数样本频道估测，该集成电路包含(a) —快速富利叶转换处理单元，包含(i) 一第一输入，可接收该偶数样本频道估测；(ii) 一第二输入，可接收该奇数样本频道估测；(iii) 一第三输入，可接收该噪声信号功率估测；(iv) —第一输出，可输出第一混合快速富利叶转换输出信号；及(v) —第二输出，可输出第二混合快速富利叶转换输出信号；(b) —第一后处理/记录单元，耦合至该快速富利叶转换处理单元的该第一输出， 以产生与该偶数样本相关联的最后分接点滤波器系数；(c) 一第二后处理/记录单元，耦合至该快速富利叶转换处理单元的该第二输出， 以产生与该奇数样本相关联的最后分接点滤波器系数；(d) —第一滤波器，其使用与该偶数样本相关联的该最后分接点滤波器系数对该 偶数样本执行时域等化，以产生一第一等化信号；(e) —第二滤波器，其使用与该奇数样本相关联的该最后分接点滤波器系数对该 奇数样本执行时域等化，以产生一第二等化信号；及(f) 一加法器，可将该第一及第二等化信号加总以产生该等化样本。
50. 根据权利要求49所述的集成电路，其特征在于，该第一及第二滤波器为有限 脉冲响应滤波器。
51. 根据权利要求49所述的集成电路，其特征在于，该后处理/记录单元可执行 截断、噪声信号滤波及分接点系数记录至少其中之一。
52. 根据权利要求49所述的集成电路，其特征在于，该快速富利叶转换处理单元 (a)进一步包含:(al)—第一零点补偿装置，具有耦合至该第一输入的一输入，该第一零点补偿装 置可通过对该偶数样本频道估测执行零点补偿来产生一第一零点补偿信号；(a2)—第二零点补偿装置，具有耦合至该第二输入的一输入，该第二零点补偿装 置可通过对该奇数样本频道估测执行零点补偿来产生一第二零点补偿信号；(a3)—第一快速富利叶转换操作单元，具有耦合至该第一零点补偿装置输出的一 输出，该第一快速富利叶转换操作单元可通过对该第一零点补偿信号执行一快速富利 叶转换操作来产生一第一快速富利叶转换处理信号；(a4)—第二快速富利叶转换操作单元，具有被耦合至该第二零点补偿装置输出的 一输出，该第二快速富利叶转换操作单元可通过对该第二零点补偿信号执行一快速富 利叶转换操作来产生一第二快速富利叶转换处理信号；(a5)—第一复合共轭操作装置，具有一输入，该输入耦合至该第一快速富利叶转 换操作单元的一输出，该第一复合共轭操作装置可通过对该第一快速富利叶转换处理 信号执行一复合共轭操作来产生一第一复合共轭信号；(a6)—第二复合共轭操作装置，具有一输入，该输入耦合至该第二快速富利叶转 换操作单元的一输出，该第二复合共轭操作装置可通过对该第二快速富利叶转换处理 信号执行一复合共轭操作来产生一第二复合共轭信号；(a7)—第一乘法器，可将该第一快速富利叶转换处理信号乘上该第一复合共轭信 号，以产生一第一乘积结果信号；(a8)—第二乘法器，可将该第二快速富利叶转换处理信号乘上该第二复合共轭信 号，以产生一第二乘积结果信号；(a9)—第一加法器，可将该第一及第二乘积结果信号加总以产生一第一加总信号.(alO)—第二加法器，可将该第一加总信号及该噪声信号功率估测加总，以产生 一第二加总信号；(all)—第一除法器，可通过将该第一复合共轭信号除以该第二加总信号，以产 生一第一商数结果信号；(al2)—第二除法器，可通过将该第二复合共轭信号除以该第二加总信号来产生 一第二商数结果信号；(al3)—第一反向快速富利叶转换操作单元，可通过对该第一商数结果信号执行一反向快速富利叶转换操作，以产生该第一混合快速富利叶转换输出信号；及 (al4)—第二反向快速富利叶转换操作单元，可通过对该第二商数结果信号执行 一反向快速富利叶转换操作，以产生该第二混合快速富利叶转换输出信号。
全文摘要
一种接收器或其中并入一集成电路(IC)的接收器包含快速富利叶转换为基础(或混合快速富利叶转换为基础)滑动视窗区块线性等化器(BLE)，以用于产生等化样本。区块线性等化器包含一噪声信号功率估测器、第一及第二频道估测器、一快速富利叶转换为基础晶片位准等化器(CLEQ)及一频道监控单元。噪声信号功率估测器以两不同样本数据流为基础而产生噪声信号功率估测。频道估测器以该样本数据流为基础产生个别频道估测。频道监控单元以该频道估测为基础，产生包含截断频道估测向量的一第一频道监控信号，及可标示该截断频道估测向量改变大约速率的一第二频道监控信号。快速富利叶转换为基础晶片位准等化器可以该噪声信号功率估测、该第一及第二样本数据流、该频道估测及该监控信号为基础产生经等化样本。
文档编号H04B1/10GK101385239SQ200680004512
公开日2009年3月11日 申请日期2006年2月7日 优先权日2005年2月14日
发明者亚力山大·瑞茨尼克, 凯尔·俊霖·潘, 彬·黎, 彼特·E·贝克, 约翰·D·凯威尔二世, 罗伯特·A·迪费奇欧 申请人:美商内数位科技公司