专利名称：通信装置的制作方法
技术领域：
本发明涉及在GE-PON(Gigabit Ethernet(注册商标)Passive Optical Network(无源光学网络))方式的光网络中能采用的通信装置， 特别是涉及在按照IEEE802.3ah的规格实现FEC(Forward Error Correction(正向纠错))功能的场合回避以 一 定的比例发生的帧误同步 的通信装置。
背景技术：
在现有的GE-PON方式(IEEE802.ah(参照非专利文献l))中规定 的FEC方式，如图8-1及图8-2所示，新规定将非FEC帧的场合的 作为帧开始识别码的/S/(/K27.7/:Kxx.x表示8B/10B编码系统中的 10bit( 位)特殊码)扩展而成的 S—FEC(/K28.5/D6.4/K28.5/D6.4/K27.7/:Dxx.x表示8B/10B编码系统中 的10bit数据码)作为帧开始识别用码，另外，新规定将非FEC帧的 场合的作为帧结束识别码的EPD(/T/R/或/T/R/R/:/T/表示/K29.7/、 /R/ 表示/K23.7/)扩展而成的T—FEC(/T/R/K28.5/D29.5(或/D10.1/)/T/R/或 T/R/R/K28.5/D16.2(或/D5.6/)/T/R/)作为IEEE802.3帧(以下将其作为 帧)和FEC奇偶(以下将其作为奇偶)的边界识别用及奇偶结束识别用 码。
这些帧边界识别用码模式(模式)(S一FEC及T—FEC)，在帧发送时 附加到帧及奇偶前后，输出到对置的装置。对置的装置的接收部，通 过检测这些帧边界识别用码模式，确立帧同步(帧及奇偶的边界检测)。 在IEEE802.3ah中，由于在帧接收时这些帧边界识别用码模式中容许 一定的差错(在IEEE802.3ah中为小于5bit)，保护借助FEC功能不能 保护的帧边界识别用码模式，即使是在帧通过高差错率的传送通路传输时，也使得不会发生帧同步遗漏。
非专利文献l: IEEE802.3ah、 65.2.3节
发明内容
然而，在现有的IEEE802.3ah的FEC方式中，如上所述，由于 在接收部中容许帧边界识别用码模式存在一定的差错，所以即使是传 送通路为无差错的场合，如图9所示，帧的最后4byte(字节)与T_FEC 的前4byte有误，在容许数以内(4bit以内)当作一致的场合，存在 T_FEC误检的问题。
在图9中是以T—FEC为6byte(/T/R/K28.5/D29.5/(或/D10.1/)/T/R/) 的场合为例示出误检发生的过程，但在T_FEC为 7byte(/T/R/R/K28.5/D16.2/(或/D5.6/)/T/R/)的场合也同样发生T_FEC 的误检。
本发明系有鉴于上述问题而完成的发明，其目的在于提供一种可 以不改变帧边界识别用码模式的差错容许数而降低帧和奇偶间的 T一FEC的误检发生几率的通信装置。
为了解决上述问题达到目的，本发明的通信装置，是实现FEC 功能的通信装置，其特征在于，具有T一FEC模式比较单元，对错开 时间设置的多个检测窗中的每一个执行作为接收帧的由IEEE802.3ah 规定的FEC帧和在发送时附加的作为边界识别用模式的T—FEC模式 的比较处理，逐个算出检测窗内的模式和T_FEC模式的码距；比较 对上述每一个检测窗算出的码距大小，根据该比较结果，检测 IEEE802.3帧-FEC奇偶间的边界识别用码T—FEC的码距比较单元； 以及根据上述检测结果，生成作为表示上述FEC帧中的T一FEC的检 测位置、即边界的信号的T—FEC边界信号的边界信号生成单元。
根据本发明，与以往相比较，可以起到能够得到可降低T—FEC 的误检发生几率的通信装置的效果。
图1为示出本发明的通信装置的实施方式1的帧-奇偶间T—FEC
检测部的结构的示图。
图2-1为示出实施方式1的帧-奇偶间T—FEC检测方法的示图。 图2-2为示出实施方式1的帧-奇偶间T—FEC检测方法的示图。 图2-3为示出实施方式1的帧-奇偶间T一FEC检测方法的示图。 图3为示出本发明的通信装置的实施方式2的帧-奇偶间T_FEC
检测部的结构的示图。
图4为示出实施方式2的帧-奇偶间T一FEC检测方法的示图。 图5为示出本发明的通信装置的实施方式3的帧边界检测部的结
构的示图。
图6-1为示出实施方式3的帧-奇偶间T一FEC检测方法的示图。 图6-2为示出实施方式3的帧-奇偶间T—FEC检测方法的示图。 图7为示出本发明的通信装置的实施方式4的结构的示图。 图8-1为示出现有的帧格式的示图。 图8-2为示出现有的帧格式的示图。 图9为示出现有技术的问题点的示图。
附图标记i兌明
1帧-奇偶间T一FEC检测部
3FEC帧边界检测部
4 10B/8B变换部
5画1、 5-2、 5-3FEC解码部
6FEC纠错数比较部
7选择器
11、 12、 13T—FEC模式检测部 14、 19T—FEC码距比较部 15 T_FEC边界信号生成部 16、 17、 18延迟元件 21 S_FEC模式检测部22 T_FEC模式检测部
23-1、 ...、 23-n奇偶长度校验部
24帧边界信号生成部
25延迟元件
具体实施例方式
下面根据附图对本发明的通信装置的实施方式进行详细说明。另 外，本发明并不受该实施例的限制。 实施方式1
图1为示出本发明的通信装置的实施方式1的帧-奇偶间T—FEC 检测部l结构的示图，具有T—FEC模式检测部11及12、 T—FEC码 距比较部14、 T_FEC边界信号生成部15以及延迟元件16及17。
在图1中，在T—FEC模式检测部11及12中，对输入到帧-奇偶 间T_FEC检测部1的FEC帧和T_FEC模式进行比较。而且，在 T—FEC模式检测部12中输入由延迟元件16延迟的FEC帧。
T—FEC模式检测部11及12对T—FEC码距比较部14依次输出 和T—FEC模式之间的码距。在T_FEC码距比较部14中，比较从 T—FEC模式检测部11及12接受的码距的大小。比如，T—FEC模式 检测部12的码距小、且在小于等于T—FEC的容许差错数(在 IEEE802.3ah中小于等于4bit)的场合，将利用T—FEC模式检测部12 检测到的模式是T一FEC这一点通知给T一FEC边界信号生成部15。
T_FEC边界信号生成部15根据由T—FEC码距比较部14通知的 信息，生成并输出表示与通过延迟元件17后的FEC帧相对应的 T一FEC的位置(边界)的信号，即T^FEC边界信号。
接着，对上述通信装置的动作予以说明。图2-l 图2-3为示出实 施方式1的帧-奇偶间T—FEC检测方法的示图，详细言之，图2-1~图 2-3以时间序列示出输入到接收部的帧的码模式被顺序输入到T一FEC 模式检测部11及12的情形。另外，图2-1~图2-3的lla、 12a分别示 出T_FEC模式检测部11及T_FEC模式检测部12的检测窗，构成为这些检测窗之间 一部分重叠。图2-1示出帧末尾4byte和T_FEC前头2byte进入到T—FEC模 式检测部11的检测窗lla的状态。其中，帧末尾4byte设为与T_FEC 前头4byte(/T/R/K28.5/D29.5/)在码距为4bit以内一致的模式，奇偶的 前头4byte设为与T_FEC末尾4byte(/K28.5/D29.5/T/R/)在码距为4bit 以内一致的模式。另外，设定在本来的T—FEC中不存在差错。在此 场合，在T—FEC检测窗lla中检测T—FEC模式，但因为进入到T_FEC 检测窗12a的码模式是通常的数据码，与T一FEC模式的码距一定大 于等于5bit，所以在T_FEC码距比较部14中判断不是T_FEC，不进 行操作。另外，图2-2示出在图2-1中进入到T_FEC检测窗lla的模式 进入T—FEC检测窗12a， T_FEC进入T—FEC检测窗lla中的状态。 其中，T—FEC码距比较部14将T—FEC检测窗12a的模式与T—FEC 检测窗lla的模式相比码距小还是相等，并且在小于等于T—FEC的 容许差错数的场合，将由T一FEC模式检测部12检测出的模式判断为 T—FEC，将该意思通知给T一FEC边界信号生成部15。另一方面，在 T—FEC检测窗lla的模式与T_FEC检测窗12a的模式相比码距小的 场合，与上述图2-1的场合一样不进行操作。就是说，在图2-2的场 合，因为进入到T—FEC检测窗lla的模式与T—FEC模式的码距明显 地小，所以T_FEC码距比较部14在此处不将T_FEC的检测通知给 T—FEC边界信号生成部15。另夕卜，图2-3示出在图2-2中进入到T_FEC检测窗lla的T_FEC 进入到T_FEC检测窗12a，奇偶的前头4byte进入T_FEC检测窗lla 的状态。在此场合，因为进入T_FEC检测窗12a的模式与包含进入 T_FEC检测窗lla的奇偶的前头4byte的模式相比，和T_FEC模式 的码距小，所以T—FEC码距比较部14将T—FEC的检测通知给T—FEC 边界信号生成部15。如上所述，在本实施方式中，因为有两个检测窗，在确认FEC 帧的T一FEC及其前后的模式之上判断T FEC的位置，所以在本来的T一FEC中不包含差错的场合不会发生T—FEC误检。另外，即使是在 FEC帧的T—FEC中包含差错的场合，比如，类似将帧末尾4byte和 T_FEC前头2byte组合而成的模式与T—FEC模式在码距为4bit上一 致，并且在T一FEC的末尾4byte中发生码距4bit的差错的场合，即 除了将帧末尾4byte和T—FEC的前头2byte组合而成的模式和T_FEC 模式的码距成为相等的场合，不会发生T—FEC的误检。另夕卜，对于本实施方式是以 T—FEC 为 6byte(/T/R/K28.5/D29.5/T/R/)的场合为例，但 T—FEC 为 6byte(/T/R/K28.5/D29.5/T/R/)或7byte(/T/R/R/K28.5/D29.5/T/R/)的场 合也可以得到同样的效果。实施方式2在以上的实施方式l中，T—FEC检测窗是两个，通过将T—FEC 检测窗设为3个，可以进一步降低T—FEC误检几率。下面，对与上 述实施方式1不同之处进行说明。图3为示出本发明的通信装置的实施方式2的帧-奇偶间T_FEC 检测部1的结构的示图。与实施方式l相比，其结构中增加了 T—FEC 模式检测部13及延迟元件18，将上述的T—FEC码距比较部14置换 为变更了判定条件的T_FEC码距比较部19。接着，对上述通信装置的动作进行说明。图4为示出实施方式2 的帧-奇偶间T—FEC检测方法的示图。图6的lla、 12a、 13a构成为 分别与！^FEC模式检测部11、 12、 13的检测窗对应，相邻的检测窗 的一部分重叠。以下，对与实施方式1的处理不同的T_FEC码距比 较部19的动作进行说明。(I) 比如，在只有在T_FEC检测窗lla中从T_FEC模式的码距 小于等于容许数(在IEEE802.3ah的场合小于等于4bit)的场合，不通 知给T_FEC边界信号生成部15。(II) 另外，在只有在T_FEC检测窗12a中从T_FEC模式的码距 小于等于容许数(在IEEE802.3ah的场合小于等于4bit)的场合，不通 知给T—FEC边界信号生成部15。(III) 另夕卜，在只有在T—FEC检测窗13a中从T—FEC模式的码距 小于等于容许数(在lEEE802.3ah的场合小于等于4bit)的场合，判断 为由T一FEC模式检测窗13a检测出的模式是T—FEC,就将该意思通 知给T一FEC边界信号生成部15。(IV) 另夕卜，在T一FEC检测窗11a和12a中从T—FEC模式的码距 都小于等于容许数(在IEEE802.3ah的场合小于等于4bit)的场合，不 通知给T_FEC边界信号生成部15。(V) 另外，在T—FEC检测窗13a和12a中从T—FEC模式的码距 都小于等于容许数(在IEEE802.3ah的场合小于等于4bit)的场合，比 较从T—FEC模式检测部12输入的与T—FEC模式的码距和从T—FEC 模式检测部13输入的与T一FEC模式的码距。然后，在从T—FEC模 式检测部13输入的码距一方小的场合，判断由T^FEC模式检测窗13a 检测的模式是T—FEC,就将该意思通知给T—FEC边界信号生成部15。(VI) 另夕卜，在T_FEC检测窗lla和13a中从T—FEC模式的码距 都小于等于容许数(在IEEE802.3ah的场合小于等于4bit)的场合，判 断由T—FEC模式检测窗12a检测出的模式是T一FEC，就将该意思通 知T—FEC边界信号生成部15。(VII) 另外，在T—FEC检测窗lla、 12a和13a中从T—FEC模式 的码距全都小于等于容许数(在IEEE802.3ah的场合小于等于4bit)的 场合，判断由T—FEC模式检测窗12a检测出的模式是T一FEC，就将 该意思通知T_FEC边界信号生成部15。如上所述，在本实施方式中，有三个检测窗，因为在确认FEC 帧的T_FEC及其前后的模式之上判断T—FEC的位置，所以对于在上 述实施方式1中不能防止T_FEC的误检，比如，上述(VI)、 (VII)的 场合，也可以防止误检。就是说，与实施方式l相比，可以进一步降 低1^FEC误检几率。实施方式3在以上的实施方式中，通过具有多个T_FEC检测窗，降低T一FEC 的误检几率，而在本实施方式中，利用帧长度和奇偶长度的关系防止T—FEC的误检。图5为示出本发明的通信装置的实施方式3的帧边界检测部2的 结构的示图，具有S_FEC模式检测部21、 T_FEC模式检测部22、奇 偶长度校验部23-l~23-n、帧边界信号生成部24及延迟元件25。在本 实施方式中，不仅生成帧-奇偶间T—FEC的边界信号，还一起生成帧 和奇偶的边界信号。在图5中，帧边界检测部2检测输入的FEC帧的S_FEC及 T—FEC，生成帧及奇偶的边界信号。输入到帧边界检测部2的FEC 帧，在内部输入到S—FEC模式检测部21、 T—FEC模式检测部22、奇 偶长度校验部23-l 23-n及延迟元件25。延迟元件25是用来取得FEC 帧和FEC帧边界信号的同步的元件。S—FEC模式检测部21进行与S—FEC模式的一致检测，在检测 出与FEC帧的码距小于等于容许数(在IEEE802.3ah中小于等于4bit) 的模式时，就向帧边界信号生成部24通知检测S—FEC。T—FEC模式检测部22进行与T—FEC模式的一致检测，在检测 出与FEC帧的码距小于等于容许数(在IEEE802.3ah中小于等于4bit) 的模式时，就向帧边界信号生成部24通知检测T_FEC。帧边界信号生成部24根据来自S—FEC模式检测部21及T_FEC 模式检测部22的S_FEC及T_FEC检测信号进行IEEE802.3帧(帧) 的帧长度的计数，将该计数结果输出到奇偶长度校验部23-l~23-n。 另外，因为对于一个FEC帧可能检测出n个(n为自然数)l^FEC，所 帧边界信号生成部24对n个T_FEC进行计数帧长度，将该计数结果 按顺序输出到n个奇偶长度校验部23-l~23-n。奇偶长度校验部23-l 23-n根据从帧边界信号生成部24输入的 帧长度，利用下述(l)式计算奇偶长度，校验在奇偶后是否存在与 T一FEC模式的码距小于等于容许差错数(在IEEE802.3ah中小于等于 4bit)的模式，比如，在存在的场合就通知帧边界信号生成部24"有"， 在不存在的场合就通知"无"。(奇偶长度)-[(帧长度)/239x16 (单位byte)…(l) 其中，上述(l)式的[，表示取整。帧边界信号生成部24在判断收到"有"的奇偶长度校验部输出的 帧长度，即S-FEC和帧-奇偶间T—FEC的位置正确时，就将FEC帧 边界信号输出到后级电路。接着，对上述通信装置的动作进行说明。图6-l及图6-2为示出 实施方式3的帧-奇偶间T_FEC检测方法的示图，详细言之，图6-1 示出在能正常检测帧-奇偶间T—FEC的场合、即从奇偶长度校验部向 帧边界信号生成部24返回表示"有，，的信号的场合，图6-2示出不能正 常检测帧-奇偶间T^FEC的场合、即从奇偶长度校验部向帧边界信号 生成部24返回表示"无"的信号的场合。比如，在图6-1中，在S—FEC模式检测部21检测S—FEC，将 S—FEC检测通知给帧边界信号生成部24时，在帧边界信号生成部24 中开始帧长度的计数。于是，在帧边界信号生成部24中，在由T—FEC 模式检测部22通知T—FEC检测时，停止帧长度的计数，比如，将帧 长度计数结果输出到奇偶长度校验部23-l。此处，因为奇偶长度校验 部23-1按照上述(l)式进行基于来自帧边界信号生成部24的帧长度计 数结果的奇偶长度校验，并且在奇偶后能够检测出T一FEC，所以将 "有"通知帧边界信号生成部24。另一方面，在图6-2中，在S—FEC模式检测部21检测S—FEC， 将S_FEC检测通知给帧边界信号生成部24时，在帧边界信号生成部 24中开始帧长度的计数。于是，在帧边界信号生成部24中，在由 T—FEC模式检测部22通知T—FEC检测时，停止帧长度的计数，比 如，将帧长度计数结果输出到奇偶长度校验部23-2。此处，因为T一FEC 模式检测部22将错误模式检测为是T一FEC，所以帧长度计数结果变 得比正常时短。所以，在奇偶长度校验部23-2中，按照上述(l)式进 行基于来自帧边界信号生成部24的帧长度计数结果的奇偶长度校验， 但由于在奇偶后不能检测T—FEC，因此将"无"通知帧边界信号生成部24。实际上，因为在发生帧-奇偶间T一FEC的误检的场合，对一个 FEC帧检测多个T_FEC，所以图6-1和图6-2的处理将并行进行。如上所述，在本实施方式中，因为是通过确认帧长度和奇偶长度 的关系判定T_FEC的位置，所以即使是在实施方式1及实施方式2 中不能防止的应该是正确的T_FEC与伪T—FEC相比与^皮规定的 T—FEC模式的码距变大的场合，也可以防止T_FEC的误检。由此， 与实施方式1及2相比可以进一步降低T_FEC误检几率。实施方式4在以上的实施方式中，，说明了确定1^FEC的位置的处理，而在 本实施方式中，对于所有有可能的T一FEC候选进行FEC解码处理， 通过将FEC解码时的纠错数最小的候选输出到后级电路，可以使 T—FEC的误检几率进一步降低。图7为示出本发明的通信装置的实施方式4的结构的示图，具有 FEC帧边界检测部3、 10B/8B变换部4、 FEC译码部5-l 5-3、 FEC 纠错数比较部6及选择器7。在图7中，FEC帧边界检测部3根据输入的FEC帧检测S_FEC 及1^FEC而生成所有有可能的FEC帧边界信号。另外，作为由FEC 帧边界检测部3进行的T一FEC的检测处理，比如，应用在上述的实 施方式1或2记述的T一FEC检测处理。另外，帧-奇偶间T一FEC的误检在多数场合是在帧末尾4byte(或 5byte)和T—FEC的前头2byte中误检或在T_FEC末尾2byte和奇偶 前头4byte(或5byte)误检中的一种。另外，虽然在帧的中间检测T—FEC 的几率不是零，但由于在此场合不仅本来是接近T—FEC的模式，而 且在传送通路中需要在与T一FEC的码距变得更近的方向上添加差错， 所以发生几率非常小。由于这一理由，虽然在本实施方式中，其结构是从FEC帧边界 检测部3向FEC译码部5-l~5-3分别输出最多三种FEC帧边界信号， 但其结构也可以是增加FEC译码部的数目，以与4个以上的FEC帧边界信号相对应。另外，FEC帧边界检测部3使输入的FEC帧规定地延迟以便使 其与FEC帧边界信号#1 #3同步，并输出到10B/8B变换部4。在10B/8B变换部4中，将以10B编码输入的FEC帧变换为8B 编码，并将其变换结果输出到FEC译码部5-l 5-3。在FEC译码部5-l 5-3中，根据分别输入的FEC帧边界信号分 离帧和奇偶来进行FEC解码处理，将由此处理得到的纠错数输出到 FEC纠错数比较部6。在FEC纠错数比较部6中，比较从各FEC译码部输出的纠错数 的大小，通过切换选择器7以将纠错数最小的FEC译码部的输出， 输出到后级电路。如上所述，在本实施方式中，根据所有可能的FEC帧边界信号 执行FEC译码处理，将纠错数最小的FEC译码处理结果输出到后级 电路。因此，利用帧末尾4byte(后5byte)和T—FEC的前头2byte的组 合及T—FEC末尾2byte和奇偶前头4byte(或5byte)的组合，可以消除 T一FEC误检，使1^FEC的误检几率下降到实用上不成问题的程度。如上所述，本发明的通信装置，在GE-PON方式的光网络中有 用，特别适合在按照IEEE802.3ah的规格实现FEC功能的场合的通 信装置。
权利要求
1.一种实现FEC前向纠错功能的通信装置，其特征在于，具有T_FEC模式比较单元，对错开时间设置的多个检测窗中的每一个执行作为接收帧的由IEEE802.3ah规定的FEC帧和在发送时附加的作为边界识别用模式的T_FEC模式的比较处理，逐个算出检测窗内的模式和T_FEC模式的码距；比较对上述每一个检测窗算出的码距大小，根据该比较结果，检测IEEE802.3帧-FEC奇偶间的边界识别用码T_FEC的码距比较单元；以及根据上述检测结果，生成作为表示上述FEC帧中的T_FEC的检测位置、即边界的信号的T_FEC边界信号的边界信号生成单元。
2. 如权利要求1所述的通信装置，其特征在于 上述通信装置构成为使上述多个检测窗与邻接的检测窗的一部分重叠。
3. 如权利要求2所述的通信装置，其特征在于上述T—FEC模式比较单元使用两个检测窗分别进行上述比较处理。
4. 如权利要求2所述的通信装置，其特征在于上述T_FEC模式比较单元使用三个检测窗分别进行上述比较处理。
5. —种实现FEC前向纠错功能的通信装置，其特征在于，具有 在作为接收帧的由IEEE802.3ah规定的FEC帧中检测IEEE802.3帧的帧开始识别用码S_FEC的S_FEC检测单元；在上述FEC帧中检测IEEE802.3帧-FEC奇偶间的边界识别用码T—FEC的T一FEC检测单元；对由上述T一FEC检测单元检测出的每一个T一FEC执行在检测上述S一FEC的时刻开始进行IEEE802.3帧长度的计数、其后在检测上述T FEC的时刻停止进行IEEE802.3帧长度的计数的处理，将该帧长度的计数结果输出到上述检测出的T一FEC单位的帧长度计数单元；在由上述T一FEC检测单元检测出的T—FEC单位中，进行基于 上述帧长度计数结果的奇偶长度确认处理及奇偶后的T一FEC的检测 处理的多个奇偶长度确认单元；以及在存在能够检测上述奇偶后的T一FEC的奇偶长度确认单元的场 合，判断为上述S—FEC和该T—FEC的检测位置正确，生成作为示出 上述FEC帧中的IEEE802.3帧和奇偶的边界的信号的帧边界信号的 帧边界信号生成单元。
6. —种实现FEC前向纠错功能的通信装置，其特征在于，具有 从作为接收帧的由IEEE802.3ah规定的FEC帧中检测IEEE802.3帧的帧开始识别用码S_FEC及IEEE802.3帧-FEC奇偶间 的边界识别用码T一FEC，生成所有可能的FEC帧边界信号、即示出 FEC帧中的IEEE802.3帧和奇偶的边界的信号的FEC帧边界检测单 元；在上述生成的FEC帧边界信号单位中对上述FEC帧进行FEC 解码处理，并输出通过该解码得到的纠错数的解码单元；以及比较从上述各解码单元接收到的纠错数的大小，输出纠错数最小 的解码结果的输出单元。
7. 如权利要求6所述的通信装置，其特征在于 应用权利要求1所述的T一FEC检测处理作为上述T—FEC的检测处理。
全文摘要
本发明的通信装置是实现FEC功能的通信装置，其特征在于，比如，具有T_FEC模式检测单元(11、12)，用来对错开时间设置的多个检测窗中的每一个执行作为接收帧的由IEEE802.3ah规定的FEC帧和在发送时附加的作为边界识别用模式的T_FEC模式的比较处理，逐个算出检测窗内的模式和T_FEC模式的码距；比较对上述每一个检测窗算出的码距大小，根据该比较结果，检测IEEE802.3帧-FEC奇偶间的边界识别用码T_FEC的T_FEC码距比较单元(14)；以及根据上述检测结果，生成作为表示上述FEC帧中的T_FEC的检测位置(边界)的信号的T_FEC边界信号的T_FEC边界信号生成单元(15)。
文档编号H04L7/08GK101233715SQ20068001021
公开日2008年7月30日 申请日期2006年6月26日 优先权日2006年6月26日
发明者小崎成治, 山中秀昭, 高桥浩司 申请人:三菱电机株式会社