专利名称：在四路共享像素上提供两路共享存储栅极的方法和装置的制作方法
技术领域：
本发明大体上涉及数字图像传感器且尤其涉及具有所述阵列的像素单元中的共享组 件的CMOS像素单元阵列架构。
背景技术：
CMOS成像器电路包括像素单元的焦平面阵列，所述单元中的每一者包括光传感器 (例如，光栅极、光导体或光电二极管)以在衬底的指定部分累积光生电荷。每一像素单 元具有形成于衬底上或衬底内的电荷存储区，其连接至为读出电路的一部分的输出晶体 管的栅极。电荷存储区可构造为浮动扩散区。在某些成像器电路中，每一像素可包括至 少一个电子装置，例如用于将来自光传感器的电荷转移至存储区和一个装置的晶体管， 还通常为用于在电荷转移之前将所述存储区重置至预定电荷电平的晶体管。
在CMOS成像器中，像素单元的有源元件执行以下功能(l)光子至电荷转换；(2) 累积图像电荷(3)重置存储区至己知状态(4)转移电荷至存储区；(5)选择像素用 于读出；和(6)输出并放大表示像素电荷的信号。当光电荷从初始电荷累积区移动至存 储区时，其可被放大。在存储区的电荷通常通过源极跟随器输出晶体管而转换为像素输 出电压。
上文所讨论类型的CMOS成像器为通常已知的，例如在美国专利第6,140,630号、 美国专利第6,376,868号、美国专利第6,310,366号、美国专利第6,326,652号、美国专利 第6,204,524号、美国专利第6,333,205号中所讨论，所述专利均转让给美光科技公司 (Micron Technology, Inc)，其全文以引用的方式并入本文中。
参看图l、图2和图3，其分别说明常规四晶体管(4T) CMOS像素传感器单元100 的俯视图、部分横截面图和电路示意图。当入射光187撞击光传感器(光电二极管)120 的表面时，在光传感器的p-n接面内产生电子/空穴对(在n型累积区122与p型表面层 123的边界处表示(图2))。所产生的电子(光电荷)在光传感器120的n型累积区122 内收集。光电荷从初始电荷累积区122经由转移晶体管106移动至浮动扩散区110。在浮 动扩散区110处的电荷通常通过源极跟随器晶体管108转换成像素输出电压，其为经由 行选择晶体管109在列输出线111上的输出。
常规CMOS成像器设计(例如在图l至图3中对于像素单元100所展示的)仅提供大约百分的五十的填充因数，意味着仅利用像素单元100的一半将光转换为电荷载体。 如图所示，仅单元100的一小部分包含光传感器120。像素单元100的剩余部分包括隔 离区102 (展示为衬底101中的STI区)、耦合至转移晶体管106的转移晶体管栅极106' 的浮动扩散区110、和具有相应栅极107'、 108'和109'的重置107、源极跟随器108和行 选择109晶体管的源极/漏极区115。此外，随着总像素面积持续减少(归因于所要的縮 放)，制造利用最小量表面积的高敏感性光传感器或针对像素单元的非感光组件找出像素 阵列上较有效的布局来提供增加的感光面积变得日益重要。
图4以电示意形式说明具有存储晶体管130与相关存储栅极130'的六晶体管(6T) 像素单元。具有存储栅极130'和相关存储区的存储晶体管130可理想地用于多种目的， 例如帧快门(frame shutter)或用以增加像素的电荷容量。另外，像素单元还可包括具有 相关栅极140'的防溢流晶体管140以防止电荷从电荷饱和光传感器120溢出。然而，当 额外晶体管(例如存储晶体管130和/或防溢流晶体管140)添加至像素单元时，光传感 器填充因数进一步降低。
因此，存在对如下像素单元的需要，其包括具有相关栅极的存储晶体管和/或防溢流 晶体管，同时具有有效布局以允许高填充因数。
发明内容
本发明在多种示范性实施例中提供像素单元阵列和形成与操作所述阵列的方法，所 述阵列具有共享像素单元组件的多个像素单元。共享像素单元架构增加填充因数，且又
增加像素单元阵列的像素的量子效率。共用像素单元组件可由阵列中的多个像素共享， 且可包括与来自像素单元的信号读出相关的若干组件。
本发明的示范性实施例还提供一像素阵列，其包含响应于所施加的光产生电荷的至 少两个光传感器和一电连接至光传感器用于将来自光传感器的电荷存储至相应存储区内 用于随后转移至读出龟路的共用存储栅极。读出电路可由多个像素共享。
本发明的示范性实施例还提供一像素阵列，其包含与相应像素相关的用于响应于所 施加的光产生电荷的至少两个光传感器和一电连接至光传感器的用于提供防溢流功能的 共用防溢流栅极。
从以下结合附图提供的本发明的详细描述中将更好地理解本发明的上述和其它方
面，在附图中
图1为常规CMOS像素单元的俯视图；图2为沿线1-1'所截取的图1的像素单元的横截面图； 图3为图1和图2的常规CMOS像素的电路图4为常规CMOS像素的电路图，其采用具有相关栅极的存储和/或防溢流晶体管； 图5为根据本发明示范性实施例构造的像素阵列的一部分的俯视图； 图5A为根据本发明示范性实施例构造的像素阵列的一部分的俯视图6为说明操作根据本发明示范性实施例构造的像素阵列的示范性方法的时序图7为具有根据本发明构造的像素单元阵列的CMOS成像器芯片的框图；和 图8为采用根据本发明构造的CMOS成像器的处理系统的示意图。
具体实施例方式
在以下详细描述中，参看附图，所述附图形成本文的一部分且以说明的方式展示可 实践本发明的特定实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实 践本发明，且应理解可利用其它实施例，且可在不偏离本发明的精神和范围的情况下进 行结构、逻辑和电方面的改变。所述处理步骤的进程是本发明的示范性实施例；然而所 述步骤的顺序并不限于本文所述的顺序且可如此项技术中所己知的进行改变，除必需以 特定顺序发生的步骤以外。
如本文所用的术语"晶片"和"衬底"应理解为包括硅、外延硅、绝缘体上硅(SOI) 或蓝宝石上硅(SOS)技术、掺杂和未掺杂半导体和其它半导体结构。此外，当在以下 描述中提及"晶片"或"衬底"时，可能已利用先前处理步骤以在基础半导体结构或基 底之中或之上形成区、接面或材料层。此外，半导体无需为基于硅的半导体，而可为基 于硅-锗、锗、砷化镓或其它半导体。
如本文所用的术语"像素"或"像素单元"是指含有用于将光子转换为电信号的光 传感器和相关晶体管的光元件单位单元。出于说明目的，在本文的图式和描述中说明少 量的代表像素；然而，大量类似像素的制造通常同时进行。因此，以下详细描述仅例示 本发明且不应理解为具有限制意义。本发明的范围仅由所附权利要求书界定。
如本文所用的术语"成一角度"、"成角度"和"倾斜"应解释为意味着相对于某些 规定参考点成任何角度，不完全平行或完全垂直。因此，当物体的至少一部分与某参考 点会合以形成并非为0°、 90°或180。的角度时，所述物体被视作相对于所述参考点"成角 度"、"成一角度"或"倾斜"。
现参看图式，其中相同数字表示相同元件，图5说明构造于具有根据本发明示范性 实施例的像素布局设计的硅衬底内和硅衬底上的像素阵列400的一部分的俯视图。图5A为描绘示范性像素阵列400的若干部分的电路图。像素阵列400包括由四个像素共享的 像素读出电路。四路读出共享所涉及的像素由光传感器401、 404、 405、 406表示。共享 组件包括像素信号读出组件，其位于在第一对光传感器401、 405之间与邻近所述第一对 的第二对光传感器404、 406之间的区域内的线性延伸中继线(linearly-extending trunk) 450上。此外，尽管与共享共用读出电路的四个光传感器不同，但可选防溢流栅极418、 419、 434、 435每一者也由阵列400中的四个光传感器共享。在所说明的实例中，四个 光传感器401、 405、 407、 408展示为具有共享防溢流栅极418。光传感器404、 406、 506、 507也共享防溢流栅极419。防溢流栅极可与相关联光传感器重叠，如在防溢流栅极419 下方以示范性虚线详细展示。防溢流栅极434、 435在所说明实例中与相应光传感器402、 403相关联且由图4中未说明的其它光传感器共享。
应注意，图5A仅描述像素阵列中的三个行行000、行otn、行002。如图所示，四路 读出共享是针对在行ooo中具有光传感器405、406的像素和在行咖中具有光传感器401、 404的像素。以相似方式，具有带有光传感器402、 403的像素的行(k)2和行ck)3 (未说明) 将具有共享读出电路的像素。
列相邻像素(例如，光传感器402、 401)共享在读出电荷之前用于在相应第一和第 二存储区413、 413a中存储所产生的光电荷的共用第一存储栅极409。可通过在以下所阐 释的图6时序图中所展示的全局存储栅极控制信号SG来控制第一存储栅极409。光传感 器401、 402可为用于将光子转换为电子(光电荷)的任何感光性结构，且在优选实施例 中，光传感器(例如，401、 402)为光电二极管区。
第二对列相邻光传感器403、 404共享第二存储栅极410。来自光传感器403、 404 的电荷在栅极410的控制下存储于相应第三和第四存储区414、 414a中。还可通过全局 存储栅极控制信号SG来控制存储栅极410。光传感器405、 504共享第三存储栅极411， 其中其各自电荷在栅极411的控制下存储于相应第五和第六存储区415a、 415中。光传 感器406、 505共享第四存储栅极412，其中其各自电荷存储于第七和第八存储区416a、 416中。所述共享存储栅极配置减少存储栅极控制信号线的数目，其原本为每一光传感 器的单独存储栅极所需要的。栅极409、 410、 411、 412中的每一者至少一部分具有侧边 413，其相对于光传感器401、 402、 403、 404、 405、 406、 504、 505优选成一角度或在 一拐角处，这为所述光传感器提供较大光子收集区，且因此有高填充因数。应了解，存 储区413、 413a、 414、 414a、 415、 415a、 416、 416a主要包含位于衬底中的相应存储栅 极409、 410、 411、 412下面的掺杂区(n型)。如图5和图5A中所说明，光传感器401、 402也共享转移晶体管栅极423，光传感 器403、 404共享转移晶体管栅极424，且光传感器405、 504共享转移栅极425,且光传 感器406、 505共享转移栅极426。转移晶体管栅极423、 424、 425、 426中每一者的至 少一部分具有侧边432,其相对于光传感器401、 402、 403、 404、 405、 406、 504、 505 中每一者优选成一角度或在一拐角。应注意，所述实施例的转移晶体管栅极423、 424、 425、 426被共享，其中每一者在阵列400中的两列相邻像素之间。举例来说，如在图5 中所展示，共享存储栅极409的列相邻光传感器401、 402还共享转移晶体管栅极423。 转移晶体管栅极423、 424将电荷从电荷存储区413a、 414a转移至共用浮动扩散区421a。
光传感器401、 402并未共享浮动扩散区或读出电路。而是，在所说明的实施例中， 具有光传感器401、 404的两行相邻的像素共享第一浮动扩散区421a，且两行相邻的光传 感器405、 406共享第二浮动扩散区421b。两个浮动扩散区421a、 421b通过衬底中的导 电迹线或掺杂区电连接至彼此。浮动扩散区421a、 421b还可视情况耦合至电容器429， 所述电容器用以增加所连接浮动扩散区421a、 421b的电荷存储容量。电容器429还耦合 至Vaa-pix并增加动态范围。图5还展示第三浮动扩散区430，其由行相邻光传感器402、 403共享。此区以与连接区421a与421b相同的方式连接至另一浮动扩散区。
与存储区413a、 414a、 415a、 416a协同使用存储栅极409、 410、 411、 412向共享 包括光传感器401、 404、 405、 406的读出电路的像素的光传感器电荷存储提供帧快门和 /或额外存储。举例而言，存储栅极409、 410、 411、 412在积分周期之后将由光传感器 401、 404、 405、 406所产生的电荷转移至相关存储区413a、 414a、 415a、 416a内，在该
处可存储并读出电荷。
优选地，如图5所示，存储栅极409、 410、 411、 412与转移晶体管栅极423、 424、 425、 426中的每一者的至少一部分相对于其相关光传感器401、 402、 403、 404、 405、 406、 504、 505成角度，使得每一栅极与相关光传感器的拐角区重叠。举例来说，存储 栅极410的边缘431展示为相对于相关光传感器403、 404的长L和宽W倾斜，使得栅 极410与光传感器404的右上角和光传感器403的左上角重叠。同样，转移晶体管栅极 423、 424、 425、 426中的每一者具有边缘432，其以同样方式相对于光传感器403、 404 的长L和宽W倾斜，使得栅极与相关光传感器的拐角重叠。此优选成角度的几何形状和 光传感器与栅极409、 410、 411、 412、 423、 424、 425、 426的重叠允许栅极409、 410、 411、 412、 423、 424、 425、 426的有效布局，从而改进阵列400中像素的泄漏和滞后性 能。此外，此布置还有益于通过最大化光传感器401、 402、 403、 404、 405、 406、 504、505的面积而最大化阵列400的填充因数。可选防溢流晶体管的防溢流栅极418、 419、 434、 435还具有倾斜边缘(例如418a)且还与相关光传感器(例如407)的拐角重叠。
现将进一步描述共享像素读出结构。利用一个具有栅极436的重置晶体管来重置在 互连浮动扩散区421a、 421b处的电荷。在重置栅极436 —侧的为源极/漏极区425,其能 够接收电源电压Vaa-pix。在光传感器401、 404、 405、 406间共享的读出中继线450上 的剩余读出组件包括源极跟随器晶体管426'，其具有连接至浮动扩散区421a、 421b的 栅极426;和行选择晶体管427'，其具有选择性地将源极跟随器晶体管426'的输出门控至 读出列线的栅极427。利用衬底中的隔离区433来将中继线450上的有源区域与光传感 器隔离，且还使光传感器401、 404、 405、 406的个别电荷累积区彼此隔离。可使用任何 已知隔离技术(包括但不限于浅沟槽隔离(STI))来形成隔离区433。
本文所述的四路共享像素读出布局说明性地具有第一对具有相应光传感器405、 406 的列相邻像素和第二对具有相应光传感器401 、404的列相邻像素，其共享一组读出电路， 例如导引至列输出线420的中继线450。因此，根据此示范性实施例，列输出线420仅 对于像素阵列400的每隔一列是必需的。因此两个列相邻像素(例如405、 401)将依序 读出至相同输出线420上，且其相应信号需单独取样并保持以维持像素阵列400的最大 分辨率。取样和保持电路635 (图5)连接至列线420且包含开关636和两组电容器637、 638。开关636决定来自列线420的输入信号应去往第一组电容器637还是第二组电容器 638。实际上，由相应光传感器和相关读出电路所表示的每一像素产生两个输出信号，在 共用浮动扩散区421a、 421b由重置晶体管(例如436')重置之后的重置信号Vrst和在积 分周期期间由光传感器(例如401)中所累积的电荷所产生的光传感器信号Vsig。对于 每一像素，差分放大器640产生差异信号Vrst-Vsig。 Vrst-Vsig表示碰撞于像素上的光的 量。因此，对于两列相邻像素中的一者，每一对电容器637和638在所述对电容器中的 一个电容器处接收信号Vrst和在所述对电容器中的另一电容器处接收信号Vsig。
图6为说明在图5和图5A中所说明的阵列400的示范性操作的时序图。应注意，转 移晶体管栅极信号线TX—ODD、 TX—EVEN分别表示阵列400中的奇数或偶数像素列的 转移控制信号。此外，使用"行xu"来表示阵列400的行号"xxx"。应注意图6的时序 图仅表示操作图5和5A中所描绘结构的一种示范性方式，且可采用其它操作方案。
将全局存储栅极控制信号SG调高而结束光传感器积分周期，且来自所有光传感器 的电荷经由存储栅极转移至其相应存储区内。在此实例中，来自光传感器401的电荷转 移至存储区413a，来自光传感器402的电荷转移至存储区413，来自光传感器403的电荷转移至存储区414，来自光传感器404的电荷转移至存储区414a，来自光传感器405 的电荷转移至存储区415a，来自光传感器406的电荷转移至存储区416a，来自光传感器 504的电荷转移至存储区415a，且来自光传感器505的电荷转移至存储区416a。
随后，对于阵列400的包含光传感器401 、404的行行Q(M，通过确定行选择信号(ROW) 为高来启动行选择栅极427。共用浮动扩散区421a、 421b的重置通过使用重置信号Reset 启动重置晶体管436的重置栅极436来执行。表示重置条件的信号Vrst读出至列线420 上，且通过取样和保持重置信号SHR取样并保持于取样和保持电路635中的电容器对638 的Vrst电容器上。In—sel信号控制开关636以决定列线420上的信号应去往第一组电容 器637还是第二组电容器638。对于行则，In—sel为将重置信号存储至电容器组638的重 置信号电容器中的低控制存储(图5A)。接着，对于下一行，行0。2，重复此相同步骤顺 序，调高适当行选择(RS) 537、重置(Reset) 536和取样和保持重置(SHR)信号使第 二行行oo2读出重置信号至列线420上，以对行,的浮动扩散区430和行的连接浮动 扩散区进行重置调整(图5A中未展示)。然而，此时Injel信号为高，从而导致所述信 号存储于重置电容器对637中。接着，将行选择及取样和保持信号ROW与SHS返回至 低。
之后，转移信号TX一EVEN被调高以启动两个相邻行中的偶数列转移晶体管栅极 424。因此，存储于存储区域414a中的电荷经由转移晶体管424'转移至浮动扩散区421a 中，且通过"开启"转移晶体管栅极424对于在下一行行oo2中由光传感器403所产生的 电荷执行同样操作。之后，对于行Q。1，通过使用信号ROW启动行选择晶体管427'而将 像素电压信号Vsig读出至行线420上，且使用高SHS信号启动取样和保持电路635来取 样第一行。在ln—sel信号为低时进行此操作，其经由开关636选择电容器组638。作为读 出，光传感器404信号Vsig存储于电容器组628的Vsig电容器上。电容器组638现保 持重置信号Vrst和对应于光传感器404的光传感器信号Vsig。对于行M2，现读出像素电 压信号Vsig，从而重复行选择(ROW)及取样和保持信号(SHS)的脉冲。从浮动扩散 区430,由源极跟随器晶体管栅极526产生信号，经由行选择晶体管537且到达列线420。 然而在此读出期间，In—sel信号重返为高以将来自行0Q2的光传感器信号Vsig存储到电容 器组627的Vsig电容器中。行选择及取样和保持信号ROW和SHS再次重返为低。
对于一行中的每隔一列同时执行此示范性方法，利用替代转移晶体管栅极信号 TX一ODD来启动阵列的奇数列中的转移晶体管栅极。对于每一对行(例如行o(M与行002、 行(K)3与行004等)以此顺序重复所述方法，直至为阵列400中的每一像素读出信号。应理解，这些操作步骤仅为示范性的，且本发明决不限于本文所描述的读出操作方法。
图5和图5A还说明防溢流栅极(例如418、 434、 419、 435 (图5))和匹配的防溢 流晶体管。防溢流晶体管的栅极由线HDR (图5A)上的控制信号操作以限制在电荷积 分周期期间由相应光传感器(例如406、 404、 401、 405)累积的电荷量。防溢流栅极还 可用作全局重置栅极以开始积分周期。
图7展示CMOS成像器600，其中可在像素阵列605中采用本发明。CMOS成像器 600由控制电路630操作，所述控制电路630控制地址解码器615、 625以选择适当的行 与列线来进行像素读出。控制电路630还控制行与列驱动器电路610、 620，使得其施加 驱动电压至所选择行与列线的驱动晶体管。应注意，像素输出信号包括像素重置信号 Vrst,其在由重置晶体管重置之后从浮动扩散区(例如421a、 421b)读出，和像素图像 信号Vsig，其在光生电荷通过转移栅极从由存储栅极控制的存储区转移至此后从所述浮 动扩散区读出。对于每一像素，通过取样和保持电路635来取样Vrst和Vsig信号且通过 差分放大器640减去所述信号，从而产生表示碰撞在像素上的光的量的差分信号 Vrst-Vsig。此差异信号通过模拟-数字转换器645而数字化。将数字化的像素信号馈入图 像处理器650以形成数字图像输出。可在成像器芯片上或之外来进行数字化和图像处理。 在某些布置中，差分信号Vrst-Vsig可被放大为差分信号且直接由差分模拟-数字转换器 数字化。
图8说明基于成像处理器的系统700 (例如摄像机系统)，其一般包括中央处理单元 (CPU) 705 (例如微处理器)，所述中央处理单元经由总线715与输入/输出(I/O)装置 710通信。系统700还包括根据本文所述的本发明实施例构造的成像装置600。成像器 600还经由总线715与CPU 705通信。基于处理器的系统700还包括随机存取存储器 (RAM) 720，且可包括可移除存储器725 (例如快闪存储器)，其也经由总线715与CPU 705通信。成像器600可在单个集成电路或不同于处理器的芯片上具有或不具有存储器 存储的情况下，与处理器(例如CPU、数字信号处理器或微处理器)组合。
本发明进一步包括操作图5至8中所说明实施例的像素阵列的方法。所述方法包含 以下步骤响应于所施加的光在第一光传感器中产生电荷，响应于所施加的光在第二光 传感器中产生电荷，和将来自第一和第二光传感器中的电荷存储至具有第一和第二存储 晶体管的相应第一和第二存储区中，其中第一和第二存储晶体管具有分别连接至第一和
第二光传感器的共用第一存储栅极。第一和第二光传感器为列相邻的。
本发明进一步包括形成图5至图8所说明实施例的像素阵列的方法。所述方法包含以下步骤形成用于响应于所施加的光产生电荷的第一光传感器，形成用于响应于所施 加的光产生电荷的第二光传感器，和形成具有分别连接至第一和第二光传感器的共用第 一存储栅极的第一和第二存储晶体管以将来自第一和第二光传感器的电荷存储到相应第 一和第二存储区中。第一和第二光传感器为列相邻的。
上述过程和装置说明许多可使用和产生的方法和装置中的优选方法和典型装置。上 文描述和图式说明实现本发明的目标、特征和优势的实施例。然而，并不希望本发明受 上文所述和所说明实施例的严格限制。举例来说，尽管本发明仅参考具有4像素共享读 出电路与两像素共享存储和转移栅极的像素阵列来讨论，但其它多像素共享阵列也希望
在本发明的范围内。此外，属于所附权利要求书的精神和范围内的本发明的任何修改(尽 管当前无法预料)均应视为本发明的一部分。
权利要求
1.一种像素阵列，其包含第一光传感器，其用于响应于所施加的光产生电荷；第二光传感器，其用于响应于所施加的光产生电荷；以及第一和第二存储晶体管，其具有分别连接至所述第一和第二光传感器的共用第一存储栅极，以用于将来自所述第一和第二光传感器的电荷存储在相应第一和第二存储区中，其中所述第一和第二光传感器为列相邻的。
2. 根据权利要求1所述的像素阵列，其进一步包含第一和第二转移晶体管，其具有共用第一转移栅极，以用于将所述所产生电荷从 所述相应第一和第二存储区分别转移至相应第一和第二浮动扩散区；以及第一和第二读出电路，其用于从所述相应第一和第二浮动扩散区接收所述所产生 电荷。
3. 根据权利要求2所述的像素阵列，其中所述共用第一存储栅极和所述共用第一转移 栅极位于所述第一和第二光传感器中的每一者的拐角处。
4. 根据权利要求2所述的像素阵列，其进一步包含第三光传感器，其用于响应于所施加的光产生电荷；第三存储晶体管，其具有连接至所述第三光传感器的第二存储栅极，以用于将来 自所述第三光传感器的电荷存储在第三存储区中， 其中所述第一和第三光传感器为行相邻的。
5. 根据权利要求4所述的像素阵列，其进一步包含第三转移晶体管，其具有第二转移栅极，以用于将所述所产生电荷从所述第三存 储区转移至所述第一浮动扩散区。
6. 根据权利要求5所述的像素阵列，其进一步包含-第四光传感器，其用于响应于所施加的光产生电荷；第四存储晶体管，其具有连接至所述第四光传感器的第三存储栅极，以用于将来 自所述第四光传感器的电荷存储在第四存储区中；以及第四转移晶体管，其具有第三转移栅极，以用于将所述所产生电荷从所述第四存 储区转移至第三浮动扩散区，其中所述第一和第四光传感器为列相邻的；所述第一和第三浮动扩散区为电连接的，以及所述第一读出电路从所述第一和第三浮动扩散区接收所述所产生电荷。
7. 根据权利要求6所述的像素阵列，其进一步包含第五光传感器，其用于响应于所施加的光产生电荷；第五存储晶体管，其具有连接至所述第五光传感器的第四存储栅极，以用于将来 自所述第五光传感器的电荷存储在第五存储区中；以及第五转移晶体管，其具有第四转移栅极，以用于将所述所产生电荷从所述第五存 储区转移至所述第三浮动扩散区，其中所述第三和第五光传感器为列相邻的。
8. 根据权利要求7所述的像素阵列，其中所述第一、第三、第四与第五光传感器共享 所述第一读出电路。
9. 根据权利要求7所述的像素阵列，其进一步包含第一控制信号线，其中所述第一、第二、第三和第四存储栅极连接至所述控制信号线。
10. 根据权利要求9所述的像素阵列，其进一步包含第二控制信号线；以及第三控制信号线，其中对于给定阵列行，所述第二控制信号线连接至用于偶数列的所述转移晶体管栅极，以及 所述第三控制信号线连接至用于奇数列的转移晶体管栅极。
11. 根据权利要求10所述的像素阵列，其进一步包含用于存储来自所述第一和第二读 出电路的重置电压和输出电压的取样和保持电路。
12. 根据权利要求11所述的像素阵列，其进一步包含具有第一防溢流栅极的第一防溢流 晶体管，以用于限制由所述第一光传感器所累积的电荷量。
13. 根据权利要求12所述的像素阵列，其进一步包含第二防溢流晶体管，其用于限制由所述第四光传感器所累积的电荷量， 其中所述第一与第二防溢流晶体管共享所述第一防溢流栅极。
14. 一种成像器，其包含像素阵列，所述像素阵列包含第一光传感器，其用于响应于所施加的光产生电荷；第二光传感器，其用于响应于所施加的光产生电荷；以及第一和第二存储晶体管，其具有分别连接至所述第一和第二光传感器的共用第一 存储栅极，以用于将来自所述第一和第二光传感器的电荷存储在相应第一和第二存 储区中，其中所述第一和第二光传感器为列相邻的。
15. 根据权利要求14所述的成像器，其进一步包含第一和第二转移晶体管，其具有共用第一转移栅极，以用于将所述所产生电荷从 所述相应第一和第二存储区分别转移至相应第一和第二浮动扩散区；以及第一和第二读出电路，其用于从所述相应第一和第二浮动扩散区接收所述所产生 电荷。
16. 根据权利要求15所述的成像器，其中所述共用第一存储栅极和所述共用第一转移 栅极位于所述第一和第二光传感器中的每一者的拐角处。
17. 根据权利要求15所述的成像器，其进一步包含第三光传感器，其用于响应于所施加的光产生电荷；第三存储晶体管，其具有连接至所述第三光传感器的第二存储栅极，以用于将来 自所述第三光传感器的电荷存储在第三存储区中， 其中所述第一和第三光传感器为行相邻的。
18. 根据权利要求17所述的成像器，其进一步包含第三转移晶体管，其具有第二转移栅极，以用于将所述所产生电荷从所述第三存 储区转移至所述第一浮动扩散区。
19. 根据权利要求18所述的成像器，其进一步包含第四光传感器，其用于响应于所施加的光产生电荷；第四存储晶体管，其具有连接至所述第四光传感器的第三存储栅极，以用于将来自所述第四光传感器的电荷存储在第四存储区中；以及 第四转移晶体管，其具有第三转移栅极，以用于将所述所产生电荷从所述第四存储区转移至第三浮动扩散区，其中 所述第一和第四光传感器为列相邻的， 所述第一和第三浮动扩散区为电连接的，以及所述第一读出电路从所述第一和第三浮动扩散区接收所述所产生电荷。
20. 根据权利要求19所述的成像器，其进一步包含第五光传感器，其用于响应于所施加的光产生电荷；第五存储晶体管，其具有连接至所述第五光传感器的第四存储栅极，以用于将自 所述第五光传感器的电荷存储在第五存储区中；以及第五转移晶体管，其具有第四转移栅极，以用于将所述所产生电荷从所述第五存 储区转移至所述第三浮动扩散区，其中所述第三和第五光传感器为列相邻的。
21. 根据权利要求20所述的成像器，其中所述第一、第三、第四与第五光传感器共享 所述第一读出电路。
22. 根据权利要求20所述的成像器，其进一步包含第一控制信号线；其中所述第一、第二、第三和第四存储栅极连接至所述控制信号线。
23. 根据权利要求22所述的成像器，其进一步包含第二控制信号线；以及第三控制信号线，其中对于给定阵列行，所述第二控制信号线连接至用于偶数列的所述转移晶体管栅极，以及 所述第三控制信号线连接至用于奇数列的转移晶体管栅极。
24. 根据权利要求23所述的成像器，其进一步包含取样和保持电路，以用于存储来自 所述第一和第二读出电路的重置电压和输出电压。
25. 根据权利要求24所述的成像器，其进一步包含具有第一防溢流栅极的第一防溢流 晶体管，以用于限制由所述第一光传感器所累积的电荷量。
26. 根据权利要求25所述的成像器，其进一步包含-第二防溢流晶体管，其用于限制由所述第四光传感器所累积的电荷量， 其中所述第一与第二防溢流晶体管共享所述第一防溢流栅极。
27. —种处理系统，其包含处理器；以及成像器，其包含像素阵列，所述像素阵列包含 第一光传感器，其用于响应于所施加的光产生电荷； 第二光传感器，其用于响应于所施加的光产生电荷；以及第一和第二存储晶体管，其具有分别连接至所述第一和第二光传感器的共用第一存储栅极，以用于将来自所述第一和第二光传感器的电荷存储在相应第一和第二存 储区中，其中所述第一和第二光传感器为列相邻的。
28. 根据权利要求27所述的处理系统，其进一步包含-第一和第二转移晶体管，其具有共用第一转移栅极，以用于将所述所产生电荷从 所述相应第一和第二存储区分别转移至相应第一和第二浮动扩散区；以及第一和第二读出电路，其用于从所述相应第一和第二浮动扩散区接收所述所产生 电荷。
29. 根据权利要求28所述的处理系统，其中所述共用第一存储栅极和所述共用第一转 移栅极位于所述第一和第二光传感器中的每一者的拐角处。
30. 根据权利要求28所述的处理系统，其进一步包含-第三光传感器，其用于响应于所施加的光产生电荷；第三存储晶体管，其具有连接至所述第三光传感器的第二存储栅极，以用于将来 自所述第三光传感器的电荷存储在第三存储区中， 其中所述第一和第三光传感器为行相邻的。
31. 根据权利要求30所述的处理系统，其进一步包含第三转移晶体管，其具有第二转移栅极，以用于将所述所产生电荷从所述第三存 储区转移至所述第一浮动扩散区。
32. 根据权利要求31所述的处理系统，其进一步包含第四光传感器，其用于响应于所施加的光产生电荷；第四存储晶体管，其具有连接至所述第四光传感器的第三存储栅极，以用于将来 自所述第四光传感器的电荷存储在第四存储区中；以及第四转移晶体管，其具有第三转移栅极，以用于将所述所产生电荷从所述第四存 储区转移至第三浮动扩散区，其中所述第一和第四光传感器为列相邻的，所述第一和第三浮动扩散区为电连接的，以及所述第一读出电路从所述第一和第三浮动扩散区接收所述所产生电荷。
33. 根据权利要求32所述的处理系统，其进一步包含第五光传感器，其用于响应于所施加的光产生电荷；第五存储晶体管，其具有连接至所述第五光传感器的第四存储栅极，以用于将来自所述第五光传感器的电荷存储在第五存储区中；以及第五转移晶体管，其具有第四转移栅极，以用于将所述所产生电荷从所述第五存 储区转移至所述第三浮动扩散区，其中所述第三和第五光传感器为列相邻的。
34. 根据权利要求33所述的处理系统，其中所述第一、第三、第四与第五光传感器共 享所述第一读出电路。
35. 根据权利要求33所述的处理系统，其进一步包含第一控制信号线，其中所述第一、第二、第三和第四存储栅极连接至所述控制信号线。
36. 根据权利要求35所述的处理系统，其进一步包含第二控制信号线；以及第三控制信号线，其中对于给定阵列行，所述第二控制信号线连接至用于偶数列的所述转移晶体管栅极，以及 所述第三控制信号线连接至用于奇数列的转移晶体管栅极。
37. 根据权利要求36所述的处理系统，其进一步包含取样和保持电路，以用于存储来 自所述第一和第二读出电路的重置电压和输出电压。
38. 根据权利要求37所述的处理系统，其进一步包含具有第一防溢流栅极的第一防溢 流晶体管，以用于限制由所述第一光传感器所累积的电荷量。
39. 根据权利要求38所述的处理系统，其进一步包含-第二防溢流晶体管，其用于限制由所述第四光传感器所累积的电荷量， 其中所述第一与第二防溢流晶体管共享所述第一防溢流栅极。
40. —种操作像素阵列的方法，其包含以下步骤响应于所施加的光在第一光传感器中产生电荷； 响应于所施加的光在第二光传感器中产生电荷；以及用第一和第二存储晶体管将来自所述第一和第二光传感器的电荷存储在相应第 一和第二存储区中，所述第一和第二存储晶体具有分别连接至所述第一和第二光传 感器的共用第一存储栅极，其中所述第一和第二光传感器为列相邻的。
41. 根据权利要求40所述的方法，其进一步包含以下步骤用第一和第二转移晶体管将所述所产生电荷从所述相应第一和第二存储区分别 转移至相应第一和第二浮动扩散区，所述第一和第二转移晶体管具有共用第一转移 栅极；以及在第一和第二读出电路中从所述相应第一和第二浮动扩散区接收所述所产生电 荷。
42. 根据权利要求41所述的方法，其中所述共用第一存储栅极和所述共用第一转移栅 极位于所述第一和第二光传感器中的每一者的拐角处。
43. 根据权利要求41所述的方法，其进一步包含以下步骤-响应于所施加的光在第三光传感器中产生电荷；将来自所述第三光传感器的电荷存储在第三存储晶体管中的第三存储区中，所述 第三存储晶体管具有连接至所述第三光传感器的第二存储栅极， 其中所述第一和第三光传感器为行相邻的。
44. 根据权利要求43所述的方法，其进一步包含用第三转移晶体管将所述所产生电荷从所述第三存储区转移至所述第一浮动扩 散区，所述第三转移晶体管具有第二转移栅极。
45. 根据权利要求44所述的方法，其进一步包含以下步骤响应于所施加的光在第四光传感器中产生电荷；将来自所述第四光传感器的电荷存储在第四存储晶体管中的第四存储区中，所述 第四存储晶体管具有连接至所述第四光传感器的第三存储栅极；用第四转移晶体管将所述所产生电荷从所述第四存储区转移至第三浮动扩散区， 所述第四转移晶体管具有第三转移栅极；以及在所述第一读出电路中从所述第一和第三浮动扩散区接收所述所产生电荷，其中 所述第一和第四光传感器为列相邻的，以及 所述第一和第三浮动扩散区为电连接的。
46. 根据权利要求45所述的方法，其进一步包含以下步骤响应于所施加的光在第五光传感器中产生电荷；将来自所述第五光传感器的电荷存储在第五存储晶体管中的第五存储区中，所述 第五存储晶体管具有连接至所述第五光传感器的第四存储栅极；以及用第五转移晶体管将所述所产生电荷从所述第五存储区转移至所述第三浮动扩 散区，所述第五转移晶体管具有第四转移栅极，其中所述第三和第五光传感器为列相邻的。
47. 根据权利要求46所述的方法，其中进一步包含在所述第一、第三、第四与第五光 传感器之间共享所述第一读出电路的步骤。
48. 根据权利要求46所述的方法，其进一步包含以下步骤用控制信号线控制所述第一、第二、第三和第四存储栅极。
49. 根据权利要求48所述的方法，其中对于给定阵列行，同时启动用于偶数列的转移 晶体管栅极，且同时启动用于奇数列的转移晶体管栅极。
50. 根据权利要求49所述的方法，其进一步包含将来自所述第一和第二读出电路的重 置电压和输出电压存储在取样和保持电路中的步骤。
51. 根据权利要求50所述的方法，其进一步包含用具有第一防溢流栅极的第一防溢流 晶体管来限制由所述第一光传感器所累积的电荷量的步骤。
52. 根据权利要求51所述的方法，其进一步包含以下步骤用第二防溢流晶体管限制由所述第四光传感器所累积的电荷量， 其中所述第一与第二防溢流晶体管共享所述第一防溢流栅极。
53. —种形成像素阵列的方法，其包含以下步骤形成第一光传感器，所述第一光传感器用于响应于所施加的光产生电荷； 形成第二光传感器，所述第二光传感器用于响应于所施加的光产生电荷；以及 形成第一和第二存储晶体管，所述第一和第二存储晶体管具有分别连接至所述第一和第二光传感器的共用第一存储栅极，以用于将来自所述第一和第二光传感器的电荷存储在相应第一和第二存储区中，其中所述第一和第二光传感器为列相邻的。
54. 根据权利要求53所述的方法，其进一步包含以下步骤形成第一和第二转移晶体管，所述第一和第二转移晶体管具有共用第一转移栅 极，以用于将所述所产生电荷从所述相应第一和第二存储区分别转移至相应第一和 第二浮动扩散区；以及形成第一和第二读出电路，所述第一和第二读出电路用于从所述相应第一和第二 浮动扩散区接收所述所产生电荷。
55. 根据权利要求54所述的方法，其中所述共用第一存储栅极和所述共用第一转移栅 极形成于所述第一和第二光传感器中的每一者的拐角处。
56. 根据权利要求54所述的方法，其进一步包含以下步骤形成第三光传感器，所述第三光传感器用于响应于所施加的光产生电荷； 形成第三存储晶体管，所述第三存储晶体管具有连接至所述第三光传感器的第二 存储栅极，以用于将来自所述第三光传感器的电荷存储在第三存储区中， 其中所述第一和第三光传感器为行相邻的。
57. 根据权利要求56所述的方法，其进一步包含以下步骤形成第三转移晶体管，所述第三转移晶体管具有第二转移栅极，以用于将所述所 产生电荷从所述第三存储区转移至所述第一浮动扩散区。
58. 根据权利要求57所述的方法，其进一步包含以下步骤-形成第四光传感器，所述第四光传感器用于响应于所施加的光产生电荷；形成第四存储晶体管，所述第四存储晶体管具有连接至所述第四光传感器的第三 存储栅极，以用于将来自所述第四光传感器的电荷存储在第四存储区中；以及形成第四转移晶体管，所述第四转移晶体管具有第三转移栅极，以用于将所述所 产生电荷从所述第四存储区转移至第三浮动扩散区，其中所述第一和第四光传感器为列相邻的，所述第一和第三浮动扩散区为电连接的，以及所述第一读出电路从所述第一和第三浮动扩散区接收所述所产生电荷。
59. 根据权利要求58所述的方法，其进一步包含以下步骤形成第五光传感器，所述第五光传感器用于响应于所施加的光产生电荷；形成第五存储晶体管，所述第五存储晶体管具有连接至所述第五光传感器的第四 存储栅极，以用于将来自所述第五光传感器的电荷存储在第五存储区中；以及形成第五转移晶体管，所述第五转移晶体管具有第四转移栅极，以用于将所述所 产生电荷从所述第五存储区转移至所述第三浮动扩散区，其中所述第三和第五光传感器为列相邻的。
60. 根据权利要求59所述的方法，其中所述第一、第三、第四与第五光传感器共享所 述第一读出电路。
61. 根据权利要求59所述的方法，其进一步包含以下步骤形成第一控制信号线，其中所述第一、第二、第三和第四存储栅极连接至所述控制信号线。
62. 根据权利要求61所述的方法，其进一步包含以下步骤形成第二控制信号线；以及形成第三控制信号线， 其中对于给定阵列行，所述第二控制信号线连接至用于偶数列的所述转移晶体管栅极，以及 所述第三控制信号线连接至用于奇数列的转移晶体管栅极。
63. 根据权利要求62所述的方法，其进一步包含形成用于存储来自所述第一和第二读 出电路的重置电压和输出电压的取样和保持电路的步骤。
64. 根据权利要求63所述的方法，其进一步包含形成具有第一防溢流栅极用于限制由 所述第一光传感器所累积的电荷量的第一防溢流晶体管的步骤。
65. 根据权利要求64所述的方法，其进一步包含以下步骤-形成第二防溢流晶体管，所述第二防溢流晶体管用于限制由所述第四光传感器所 累积的电荷量，其中所述第一与第二防溢流晶体管共享所述第一防溢流栅极。
全文摘要
本发明揭示一种像素阵列，所述像素阵列包括第一光传感器，其用于响应于所施加的光产生电荷；第二光传感器，其用于响应于所施加的光产生电荷；以及第一和第二存储晶体管，其具有分别连接至所述第一和第二光传感器的共用第一存储栅极，以用于将来自所述第一和第二光传感器的电荷存储在相应第一和第二存储区中。
文档编号H04N5/359GK101292515SQ200680039339
公开日2008年10月22日 申请日期2006年8月25日 优先权日2005年8月30日
发明者杰弗里·A·麦基 申请人:美光科技公司