专利名称：采用包络检波同步方式的td-scdma干线放大器的制作方法
技术领域：
本发明涉及一种采用包络检波同步方式的TD-SCDMA干线放大器。
背景技术：
TD-SCDMA系统的上、下行放大电路通过时分复用的方式工作，可以根据不 同的业务需要灵活的改变时隙切换点，从而满足上、下行非对称业务的需求。 但这对TD-SCDMA干线放大器的上、下行同步有很高的要求。传统的检波同步方法是通过射频检波电路得到TD-SCDMA包络信号，接下来 一般采用两种方法 一种是将射频检波得到的包络信号进行A/D高速转换再通 过相应的数字信号运算处理来找到TD-SCDMA帧同步信息。该方法由于需要进行 高速A/D转换，对器件的转换速度要求较高，且当输入的信号信噪比很低，如 输入C/I=7dB CW信号干扰的TD-SCDMA信号时，对A/D转换的精度要求也很高， 所以采用此种实现方法的成本相对较高，且算法也相对复杂。另一种是将射频 检波得到的包络信号接入高速比较器得到反映TD-SCDMA帧格式的数字方波信 号。该方法的关键点在于比较器门限的设置，通过电位器分压调整设定一个合 适的比较门限，但由于TD-SCDMA信号输入的功率是动态变化的，所以设置一个 固定的比较门限只能保证在输入TD-SCDMA信号功率变化不大时才能输出正确的 TD-SCDMA帧格式信号，而当输入信号功率变化范围较大或输入信噪比低时，都 将输出错误的方波信号，从而导致干放设备不能同步，虽然采用该实现方法的 成本相对较低，后续的数字信号处理算法也较易实现，但存在同步的输入功率 动态范围小，抗干扰能力差等缺陷。
发明内容
本发明的目的在于针对传统检波同步方法存在的缺陷，提供另一种采用包 络检波同步方式的TD-SCDMA干线放大器，该干线放大器在保持成本较低的前提 下确保干放设备可以精确稳定地实现上、下行时隙的切换，以完成对TD-SCDMA 信号的无缝放大和转发功能。本发明包括一个射频模块，其包括定向耦合器、射频检波电路、射频开关、上行放大 电路、下行放大电路、环行器;所述上行放大电路包括低噪放单元、上行数控 衰减器、上行自动时隙电平控制单元ASLC以及中级放大单元，所述下行放大电 路包括下行数控衰减器、下行自动时隙电平控制单元ASLC、驱动放大单元以及 功放单元。一个包络检波同步处理模块，其包括包络信息提取与整形电路和数字信号 处理与同步控制单元；其中，射频模块中的射频检波电路产生的信号依次经由包络信息提取与整 形电路，数字信号处理单元和同步控制单元，传输至上下行放大电路中除上、 下行数控衰减器以外其他电路单元。本发明的显著优点在于可以在保持成本较低的前提下，确保干放设备精确 稳定地实现上、下行时隙的切换，以完成对TD-SCDMA信号的无缝放大和转发功 能。同时可克服同步的输入功率动态范围小，抗干扰能力差等缺陷。
图l为本发明的系统原理框图；图2为本发明中包络检波同步处理模块框图。
具体实施例方式本发明包括一个射频模块，其包括定向耦合器、射频检波电路、射频开关、上行放大电路、下行放大电路、环行器；定向耦合器能够方向性的耦合下行信号，而尽可能小的耦合上行信号。根据实际验证结果，上行信号的干扰对后续的特征值 检波的稳定性有较大影响，该单元电路主要用以降低上行干扰。射频检波电路完成对定向耦合器输出的TD-SCDMA射频信号进行检波并转换为模拟电压包络信 号。所述上行放大电路由低噪放单元、上行数控衰减器、上行自动时隙电平控 制单元ASLC以及中级放大单元依次连接而成，主要实现对用户终端信号的低噪 声放大功能，其中上行数控衰减器及自动时隙电平控制单元ASLC分别实现对上 行放大电路的增益调节和上行各时隙功率电平的自动控制。所述下行放大电路 由下行数控衰减器、下行自动时隙电平控制单元ASLC、驱动放大单元以及功放 单元依次连接而成，主要实现对基站直耦信号的功率放大，其中下行数控衰减 器及自动时隙电平控制单元ASLC分别实现对下行放大电路的增益调节和下行各时隙功率电平的自动控制；—个包络检波同步处理模块，其包括包络信息提取与整形电路和数字信号 处理与同步控制单元；射频模块中的射频检波电路产生的信号依次经由包络信息提取与整形电 路，数字信号处理单元和同步控制单元，传输至上、下行放大电路中除上、下 行数控衰减器外的其他电路单元。上述数字信号处理单元和同步控制单元的另一路反馈信号接至包络信息提 取与整形电路。上述包络信息提取与整形电路包括采样电路和比较器电路。 包络信息提取与整形电路主要进行以下处理(1) .将射频检波电路输出的模拟电压包络信号经过采样保持电路，当数字处理单元捕捉到同步头时，产生一个同步控制信号使采样保持电 路在下行时隙处于采样状态，在上行时隙处于保持状态，以消除上行信号的 干扰，大大提高同步的抗干扰能力和稳定性。(2) .将采样保持电路输出信号接入一个高速比较器，使其转换成数字信号。 该处理过程的核心是实现高速比较器的比较门限的自适应调整，具体是将采样保持电路输出的包络信号经过积分电路运算出包络信号的有效平均值并作为比较器电路的比较门限，从而确保在输入TD-SCDMA信号功率变化范围较大或 输入信噪比低时，比较门限电平都能够自动调整，最终输出正确的数字信号。 数字信号处理与同步控制单元完成以下处理(1) .对输入的数字方波信号进行高速特征值运算处理，以捕捉到TD-SCDMA 信号的帧同步头。(2) .先通过内部定时器产生一个5ms的周期同步头信号，每当捕捉到帧同 步头时，就对内部定时器产生的周期同步头信号进行校正，否则保持按原定时 器的5ms的周期同步头信号输出。(3) .通过以上两步采用校正方案输出的5ms周期同步头信号，产生各电路 单元所需的时序控制信号，来完成对射频开关、上、下行放大电路、自动时隙 电平控制单元ASLC和采样保持电路的时序控制功能。上述射频模块与覆盖端之间设有腔体滤波器，以实现对TD-SCDMA带外无用 信号的滤波，防止和其它制式通讯系统间的相互干扰，以确保良好的网络覆盖 效果。上述干线放大器设有监控子系统，监控子系统完成各种参数査询、控制及
故障管理等功能，并可以远程传输设备状态信息给监控中心，监控中心可以实 现对设备各项参数的控制设置，例如该监控子系统的微处理器同数字信号处理 与同步控制模块相连接可以获取第二时隙切换点信息。与现有的检波同步技术相比，本发明实现了高速比较器门限自适应调整， 大大提高了同步的输入功率动态范围，在数字信号处理与同步控制单元中采用 了校正方案，进一步提高了同步稳定性。经过实际测试验证，其不加cw干扰信号能够同步的动态输入功率范围高达50dB。加C/^7dB CW干扰信号，能够同步的动态输入功率范围有35 40dB。
权利要求
1.一种采用包络检波同步方式的TD-SCDMA干线放大器，其特征在于，该干线放大器包括一个射频模块，其包括定向耦合器、射频检波电路、射频开关、上行放大电路、下行放大电路、环行器；所述上行放大电路包括低噪放单元、上行数控衰减器、上行自动时隙电平控制单元ASLC以及中级放大单元，所述下行放大电路包括下行数控衰减器、下行自动时隙电平控制单元ASLC、驱动放大单元以及功放单元。一个包络检波同步处理模块，其包括包络信息提取与整形电路和数字信号处理与同步控制单元；其中，射频模块中的射频检波电路产生的信号依次经由包络信息提取与整形电路，数字信号处理单元和同步控制单元，传输至上下行放大电路中除上、下行数控衰减器外的其他电路单元。
2. 根据权利要求1所述的采用包络检波同步方式的TD-SCDMA干线放大器，其 特征在于所述数字信号处理单元和同步控制单元的另一路反馈信号接至包络 信息提取与整形电路。
3. 根据权利要求1所述的采用包络检波同步方式的TD-SCDMA干线放大器，其特 征在于所述包络信息提取与整形电路包括采样电路和比较器电路。
4. 根据权利要求1所述的采用包络检波同步方式的TD-SCDMA干线放大器，其 特征在于所述射频模块与覆盖端之间设有腔体滤波器。
5. 根据权利要求1所述的采用包络检波同步方式的TD-SCDMA干线放大器，其特 征在于所述干线放大器设有监控子系统，该监控子系统的微处理器与数字信 号处理与同步控制模块连接。
全文摘要
本发明涉及一种采用包络检波同步方式的TD-SCDMA干线放大器，其特征在于该产品包括由定向耦合器、射频检波电路、射频开关、上行放大电路、下行放大电路、环行器构成的射频模块，由包络信息提取与整形电路和数字信号处理与同步控制模块构成的包络检波同步处理模块，其中，射频模块中的射频检波电路产生的信号依次经由包络信息提取与整形电路，数字信号处理单元和同步控制单元，传输至上下行放大电路中除上、下行数控衰减器外其他电路单元。本发明可以在保持成本较低的前提下，完成对TD-SCDMA信号的无缝放大和转发功能，同时克服同步的输入功率动态范围小，抗干扰能力差等缺陷。
文档编号H04B7/005GK101150339SQ200710009670
公开日2008年3月26日 申请日期2007年10月16日 优先权日2007年10月16日
发明者王全华 申请人:福建三元达通讯有限公司