一种otu信号的复用/解复用系统及方法

专利名称：一种otu信号的复用/解复用系统及方法
技术领域：
本发明涉及一种OTU信号的处理系统及处理方法，尤其是一种对 OTU信号进行复用/解复用系统及方法。
背景技术：
随着OTN (Optical Transport Network,光传送网，简称OTN )线路端 口在电信网络中的逐步普及，光传送网在电层上的ODUk (Optical Channel Data Unit,光通道数据单元，简称0DUk，其中k=l， 2， 3分别对应2. 5G、 10G、 40G速率级别)的调度以及复用/解复用的需求日趋迫切。但与 SDH (Synchronous Digital Hierarchy,同步数字体系，简称SDH)显著不同的 是OTN是一个异步网络，接入设备的每条线路的OTUk (Optical Channel Transport Unit-k order,光通道传输单元，简称0TUk，其中k4,2，3分别 对应2. 5G、 10G、 40G速率级别)的时钟可能都是异步的，因此，相对于SDH 系统，ODUk的调度和复用设备的线卡上的时钟处理要复杂得多，每条OTUk 业务都带有各自的时钟，这不仅提高单板的成本，同时也限制了系统集成度 的提高。为了4是高单波长的光纤利用率，ITU-T G. 709协议定义了 ODUl到0DU2、 ODUl和/或ODU2到ODU3的复用方式。同样因为OTN的异步网络特性，复用/ 解复用过程不得不采用了映射/解映射技术来适配业务间的速率差异。然而 40G的0DU3的复用路径非常灵活，只要满足关系式M+4x卜16 (M和N为正整 数，其中M为0DU1支路的数目，N为0DU2的支路数目)，就可以使M路0DU1 和N路0DU2都复用到0DU3中；为了支持完整的复用路径，电路必须包括4 个ODU2<—>ODTU23映射/角罕映射单元牙口 16个0DU1<—>0DTU13映射/解映射单元 (Optical Channel Data Tributary Unit 12,光通道数据支路13单元，简称0DTU13;另外，Optical Channel Data Tributary Unit 12,光通道数据 支路12单元，简称0DTU12; Optical Channel Data Tributary Unit 23, 光通道数据支路23单元，简称ODTU23),并且每个复用/解复用的处理中必 须采用一定的时钟恢复算法，配置相应的时钟电路，以保证解复用输出ODUk 的时钟质量；因此，在有限的单板(或硅片)面积上支持完整的0DU3复用路 径是非常困难的。现有的OTN设备的复用/解复用的电路原理图如图1和图2所示，按照 G. 709现有的架构，在ODUk的复用过程中，0DTU12/ ODTU13/ODTU23映射过 程中的调整控制、调整机会与0PU3时隙是紧密联系在一起的，因此，映射/ 解映射与0PU3时序复用/解复用处理一般集中到一个模块(或芯片)中实现。 图1为现有技术中4xODUl + 3xODU2<-〉ODU3的复用系统的结构示意图，图2为 现有4支术中0DU3<-〉4xODUl + 3xODU2解复用系统的结构示意图。模块A处理 4路0TU1业务，才莫块B处理3路OTU2业务，模块C完成4xODUl + 3xODU2<->0DU3 的复用/解复用以及0TU3的业务处理；模块A和B分别以0DU1或ODU2为接 口信号与模块C连接。在复用方向，A模块/模块B的0TU1/0TU2处理单元完成0TU1/0TU2信号 的定帧、FEC (Forward Error Correction,前向纠错，简称FEC)解码、开 销处理以后，从中提取出0DUl/0而2单元，利用锁相环(PLL)电路跟踪线路 时钟，输出0DU1/0DU2信号；模块C的0DTU13/ODTU23映射处理单元根据本 地锁相环产生的0TU3时钟，将ODUl/ODU2信号映射ODTU13/ ODTU23信号， 最后通过MUX复用生成0TU3信号输出。在整个复用方案中，0TU1/0TU2处理 单元可以不进行提取0DU1/0DU2单元的操作，而直接向模块C输出0TU1/0TU2 信号，由才莫块C的ODTU13/ODTU23映射处理单元提取0DU1/0DU2单元，然后 再进行映射处理。在解复用方向，模块C先通过时隙拆分得到ODTU23和0DTU13单元，然 后经过解映射处理和锁相环电路分别恢复出0DU1/0DU2信号，发送给模块A 和模块B;模块A和模块B的0TU1/0TU2处理单元根据0DU1/0DU2信号中的0DU1/0DU2单元生成0TU1/0TU2信号，并进行0TU1/0TU2开销处理和FEC编 码，利用锁相环跟踪得到的0TU1和0TU2时钟，输出0TU1/0TU2信号。在整个解复用方案中，模块C的ODTU13/ODTU23解映射处理单元也可以直接恢复出 0TU1/0TU2信号，发送给模块A和模块B。在现有技术中，完成一个0DU3的复用/解复用需要使用了 20多个时钟锁 相电路，即使如此，还不是一个全路径的40G0TN复用/解复用方案。如果实 现16xODUK - 〉0DU3的复用/解复用，并考虑灵活支持0DU1和0DU2的混合复 接，单路40G复用/解复用设备需要的锁相环数量将接近60个。按照目前的 实现技术，要在有限的单板面积上集成这么多的锁相环比较困难，同时也大 大增加了设备成本。常规的复用/解复用方案在支持0DU1和0DU2混合复接时代价很大模块 C必须至少集成16路0DTU13和4路0DTU23的映射/解映射处理电路，而每 一^^映射/解映射都必须采用一定的时钟恢复算法保证解映射输出OTUk (或 ODUk)的时钟质量。这将进一步加大40G处理模块(或芯片)的实现难度。以异步OTUk信号(或ODUk)作为模块间的接口信号也不利于设备集成 度的提升，多路OTUk (或ODUk)信号无法以时分复用方式共享总线。实现全 0DU1互连时，串行速率为10G的接口总线也只能工作在2. 5G,不得不增加互 连总线数量，这对通过背板互连的应用模式非常不利。发明内容本发明实施例的目的是提供一种OTU信号的复用/解复用系统及方法，以减少复用/解复用系统中所需要的锁相环电路的数量，从而简化电路设计，减少设备中电路集成的成本，降低设备或芯片的实现难度。为实现上述目的，本发明实施例提供了一种0TU信号的复用方法，包括 如下步骤从多个低速0TU信号中分别提取出低速0DU单元，并以高速0TU信号的 时钟，将多个所述低速ODU单元分别封装到作为OTU模块间的接口信号的同步容器中；对多个所述同步容器执行字节间插处理，生成高速净荷单元，并插入所述高速OTU信号的开销，生成所述高速OTU信号。本发明实施例还提供了一种OTU信号的解复用方法，包括如下步骤 对高速OTU信号进行时隙拆分处理，生成多个作为OTU模块间的接口信号的同步容器，所述同步容器带有所述高速OTU信号时钟，并封装有低速ODU单元；从所述同步容器中提取出0DU单元，并根据所述低速OTU信号的时钟， 生成所述^f氐速0TU信号。本发明实施例还提供了一种OTU信号的复用系统，包括低速OTU复用处理模块，用于从多个低速OTU信号中分别提取出低速ODU 单元，以高速OTU信号的时钟，将所述低速ODU单元分别封装到作为OTU模 块间的接口信号的同步容器中；高速OTU复用处理模块，与所述低速OTU复用处理模块连接，用于对多 个所述同步容器执行字节间插处理，生成高速净荷单元，并插入所述高速OTU 信号的开销，生成所述高速OTU信号。本发明实施例还提供了 一种OTU信号的解复用系统，包括高速OTU解复用处理模块，用于对高速OTU信号进行时隙拆分处理，生 成多个作为OTU模块间的接口信号的同步容器，所述同步容器带有所述高速 OTU信号时钟，并封装有低速ODU单元；低速OTU解复用处理模块，与所述高速OTU解复用处理模块连接，用于 从所述同步容器中提取出ODU单元，并根据所述低速OTU信号的时钟，生成 所述低速0TU信号。通过本发明实施例的OTU信号的复用/解复用系统及方法，减少了复用/ 解复用系统中所需要的锁相环电路的数量，从而简化了电路设计，减少了设 备中电路集成的成本，降低设备或芯片的实现难度。下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。


图1为现有技术中4x0DUl + 3xODU2〈-〉ODU3的复用系统的结构示意图；图2为现有技术中0DU3<-〉4xODUl + 3xODU2解复用系统的结构示意3为本发明实施例1的流程图；图4为本发明实施例2的流程图；图5为本发明实施例3的结构示意图1;图6为本发明实施例3的结构示意图2;图7为本发明实施例4的结构示意图1;图8为本发明实施例4的结构示意图2;图9为本发明实施例5的结构示意图；图10为本发明实施例6的结构示意图；图11为本发明实施例的复用/解复用系统在OTN设备上的具体应用模式 示意图；图12为本发明实施例中2. 5G总线下的0TU13S帧格式示意图；图13为本发明实施例中2. 5G总线下的OTU23S帧格式示意图；图14为本发明实施例中10G总线下的0TU13S帧格式示意图；图15为本发明实施例中10G总线下的OTU23S帧格式示意图；图16为本发明实施例的16xODUl到0DU3的复用过程示意图；图17为本发明实施例中进一步改进的2. 5G总线的OTU23S的帧格式示意图1;图18为本发明实施例中进一步改进的2. 5G总线的OTU23S的帧格式示意图2。
具体实施方式
实施例1参见图3，其为本发明实施例1的流程图，本实施例描述了从多路低速的OTU信号复用为一路高速OTU信号的处理过程，包括如下步骤步骤Al、从多个低速0TU信号中分别提取出低速0DU单元，并以高速OTU 信号的时钟，将多个所述低速0DU单元分别封装到同步容器中；其中所述的 同步容器的具体结构将在下文中给予详细说明。其中，可以采用字节异步映射的方式将多个所述低速0DU单元分别封装 到作为OTU模块间的接口信号的同步容器中；步骤A2、对多个所述同步容器中的净荷执行字节间插处理，生成高速净 荷单元，并封装成所述高速OTU信号。上述步骤中的字节间插处理可以具体为从多个所述同步容器中分别提 取出所述低速OTU信号的调整控制字节和净荷，并将所述调整控制字节作为 所述高速OTU信号的调整控制字节，并对所述净荷进行字节间插后写入所述 高速OTU信号的净荷位置；上述步骤中的对所述净荷进行字节间插后写入所述高速OTU信号的净荷 位置的操作具体为在业务的源端(可对应于本发明实施例中的低速OTU复 用处理才莫块)配置多个所述同步容器的帧头块的位置，使不同的同步容器的 帧头块相互错开，在业务的宿端(可对应于本发明实施例中的高速OTU复用 处理才莫块)通过定帧操作，确定同步容器的帧头位置，并将所述同步容器的 帧头和开销写入所述高速OTU信号的帧头和开销写入所述高速OTU信号的帧 头和开销的位置，并提取所述同步容器中的净荷，进行字节间插后写入所述 高速OTU信号的净荷位置。实施例2参见图4,其为本发明实施例2的流程图，本实施例描述了一路高速OTU 信号的解复用为多路低速的OTU信号的处理过程，包括如下步骤步骤B1、对高速OTU信号进行时隙拆分处理，生成多个同步容器，所述 同步容器带有所述高速OTU信号时钟，并封装有低速ODU单元；步骤B2、从所述同步容器中提取出0DU单元，并根据所述低速OTU信号 的时钟，生成所述低速OTU信号。在实施例1和实施例2中，所述低速0TU信号和高速0TU信号可以为以 下信号所述低速OTU信号为0TU1信号，所述高速OTU信号为0TU2信号； 或，所述低速OTU信号为0TU2信号，所述高速OTU信号为0TU3信号； 或，所述低速OTU信号为0TU1信号，所述高速OTU信号为0TU3信号； 或，所述低速0TU信号为0TU1信号和0TU2信号，所述高速OTU信号为 0TU3信号。 实施例3参见图5,其为本发明实施例3的结构示意图1，本实施例所描述的系统为一复用系统，包括低速OTU复用处理模块D，用于从多个低速OTU信号中分别提取出低速 ODU单元，以高速OTU信号的时钟，将所述低速ODU单元分别封装到作为OTU 模块间的接口信号的同步容器中；高速OTU复用处理模块E，与所述低速OTU复用处理模块连接，用于对 多个所述同步容器执行字节间插处理，生成高速净荷单元，并插入所述高速 OTU信号的开销，生成所述高速OTU信号。上述4氐速OTU复用处理模块和高速OTU复用处理模块的内部构成可以如 图6所示，其中，所述低速OTU复用处理模块可以包括低速OTU复用系统时钟Dl,用于提供低速OTU复用处理模块的时钟信号；低速OTU复用锁相环电路D2 ，与所述低速OTU复用系统时钟连接，用于 将低速OTU复用系统时钟输出的时钟信号转换为高速OTU时钟信号；多个j氐速OTU复用处理单元D3，用于对低速OTU信号进行定帧、FEC解 码和开销处理，并提取出低速ODU单元；每个所述低速OTU复用处理单元与一低速OTU映射处理单元D4连接，所 述低速OTU复用锁相环电路与所述低速OTU映射处理单元连接，所述低速OTU映射处理单元用于根据所述低速0TU复用锁相环电路输出的高速OTU时钟信 号，将所述低速ODU单元封装到同步容器中；所述高速OTU复用处理模块可以包括高速OTU复用系统时钟El，用于提供高速OTU复用处理模块的时钟信号；高速0TU复用锁相环电路E2，与所述高速OTU复用系统时钟连接，用于 将所述高速OTU复用系统时钟输出的时钟信号转换为所述高速OTU时钟信号；复用合成处理单元(固X) E4,与所述低速OTU映射处理单元连接，用于 对所述低速OTU映射处理单元输出的多个所述同步容器，执行字节间插处理， 生成高速OTU信号的净荷单元；高速OTU复用处理单元E3，与所述复用合成处理单元和所述高速OTU复 用锁相环电路连接，用于根据所述高速OTU复用锁相环电路生成的所述高速 OTU时钟，插入所述高速OTU信号的开销，将所述复用合成处理单元生成的 高速OTU信号的净荷单元封装成高速OTU信号。在实际应用中，低速OTU复用系统时钟Dl和高速OTU复用系统时钟El 可以采用同频时钟。在上述实施例3中，所述低速OTU复用处理模块和所述高速OTU复用处 理模块可以为以下类型的复用处理模块所述低速OTU复用处理模块为处理0TU1信号的复用处理模块，所述高速 OTU复用处理模块为处理0TU2信号的复用处理模块；或，所述低速0TU复用处理模块为处理0TU2信号的复用处理模块，所述 高速OTU复用处理模块为处理0TU3信号的复用处理模块；或，所述低速0TU复用处理模块为处理0TU1信号的复用处理模块，所述 高速OTU复用处理模块为处理0TU3信号的复用处理模块。或，所述l氐速OTU复用处理才莫块为多个，其中， 一个或多个j氐速OTU复 用处理模块为处理0TU1信号的复用处理模块， 一个或多个低速OTU复用处理 模块为处理0TU2信号的复用处理模块；所述高速OTU复用处理模块为处理 0TU3信号的复用处理模块。实施例4
参见图7,其为本发明实施例4的结构示意图1，本实施例所描述的系统
为一解复用系统，包括
高速OTU解复用处理模块G,用于对高速0TU信号进行时隙拆分处理， 生成多个同步容器，所述同步容器带有所述高速OTU信号时钟，并封装有低 速0DU单元；
低速OTU解复用处理模块F,与所述高速OTU解复用处理模块连接，用 于从所述同步容器中提取出ODU单元，并根据所述低速OTU信号的时钟，生 成所述低速OTU信号。
上述j氐速OTU解复用处理模块和高速OTU解复用处理模块的内部构成可 以如图8所示，其中，所述高速OTU解复用处理模块可以包括
高速OTU解复用处理单元G2,用于对高速OTU信号进行开销处理；
高速OTU解复用锁相环电路Gl,与所述高速OTU解复用处理单元连接， 用于从所述高速OTU信号中提取高速OTU信号时钟；
解复用分解处理单元(DE画X) G3,与所述高速OTU解复用锁相环电路和 所述高速OTU解复用处理单元连接，用于根据所述高速OTU时钟信号，对高 速OTU信号进行时隙拆分处理，生成多个作为OTU模块间的接口信号的同步 谷吞；
所述^f氐速OTU解复用处理模块包括
多个^f氐速0TU解映射处理单元F3，与所述解复用分解处理单元连接，用 于对所述同步容器进行解映射处理，提取出低速ODU单元；
每个所述低速OTU解映射处理单元与一低速OTU解映射锁相环电路Fl连 接，所述低速OTU解映射锁相环电路用于从所述同步容器中，提取出所述低 速OTU信号的时钟信号；
每个所述低速OTU解映射处理单元与一低速OTU解复用处理单元F2连
对所述低速ODU单元进行开销处理和FEC编码，封装生成低速OTU信号。在上述实施例4中，所述低速OTU解复用处理模块和所述高速OTU解复 用处理才莫块可以为以下类型的复用处理模块
所述低速OTU解复用处理模块为处理OTUl信号的解复用处理模块，所述 高速OTU解复用处理模块为处理0TU2信号的解复用处理模块；
或，所述低速OTU解复用处理模块为处理0TU2信号的解复用处理模块， 所述高速OTU解复用处理模块为处理0TU3信号的解复用处理模块；
或，所述低速OTU解复用处理模块为处理OTUl信号的解复用处理模块， 所述高速OTU解复用处理模块为处理0TU3信号的解复用处理模块。
或，所述低速OTU解复用处理模块为多个，其中， 一个或多个低速OTU 解复用处理;漠块为处理OTUl信号的解复用处理模块， 一个或多个低速OTU解 复用处理才莫块为处理0TU2信号的解复用处理模块；所述高速OTU解复用处理 模块为处理0TU3信号的解复用处理模块。
实施例5
参见图9所示，本实施例为一复用系统，完成4xOTUl + 3xOTU2<->0TU3 的复用，其中包括处理OTUl信号的OTUl复用模块Al,处理0TU2信号的0TU2 复用模块Bl,处理0TU3信号的0TU3复用模块C1;与现有技术相比较，本实 施将映射处理单元从0TU3复用模块搬移到OTUl复用模块和0TU2复用模块 中，G. 709标准中的0DTU13和ODTU23单元仅仅是映射/解映射的中间容器， 无法直接应用到模块接口上，于是本实施例引入一种替代0DTU13和ODTU23 的新的同步容器，该同步容器可以作为模块间传输的接口信号。在模块间采 用新的同步容器后，40G OTUk的复用/解复用结构将变得更简洁、更高效。 为了下面表述方便，将以0TU3S时钟频率封装0DU1单元的帧格式称为0TU13S; 将以0TU3时钟频率封装0DU2单元的帧格式称为OTU23S。
在复用方向，0TU1复用处理单元A13和OTU2复用处理单元B13完成0TU1 和0TU2的信号的定帧、FEC解码和开销处理后，模块Al和Bl各通过一路0TU1 复用锁相环电路A12和0TU2复用锁相环电路B12将0TU1复用系统时钟All 和0TU2复用系统时钟Bll输出的系统时钟转换成0TU3时钟，0TU13S映射处理单元A14和OTU23S映射处理单元B14利用0TU3时钟将0DU1和0DU2封装 到0TU13S和OTU23S结构中；模块Cl的复用合成处理单元(丽X) C14通过 字节间插等操作实现0TU13S和OTU23S到0DU3的复用合成，0TU3复用锁相 环电路C12将0TU3系统时钟Cl 1输出的系统时钟转换为0TU3时钟，最后0TU3 复用处理单元C13利用0TU3时钟，将ODU3单元封装成OTU3信号，并输出。 实施例6
参见图10所示，本实施例为一解复用系统，与实施例5相对应，完成 OTU3<-〉4xOTUl + 3xOTU2的解复用，其中包括处理0TU1信号的0TU1解复用 模块A2,处理0TU2信号的0TU2解复用模块B2，处理0TU3信号的0TU3解复 用模块C2;在解复用方向，模块C2的OTU3解复用处理单元C22完成了 0TU3 的开销处理后，解复用分解处理单元(DE丽X) C23根据0TU3锁相环电路提 取出的0TU3时钟，执行时隙拆分操作，实现0TU3帧到0TU13S和0TU23S结 构的转换，由于0TU13S和OTU23S与线路0TU3的时钟同步，因此，模块C2 只需要一路OTU3解复用锁相环电路C21就可以实现OTU13S和OTU23S的输出； 在模块A2的0TU13S解映射处理单元A23和模块B2中的OTU23S解映射处理 单元B23分别将0TU13S和OTU23S解映射生成0DU1单元和0DU2单元，0TU1 解复用处理单元A22和0TU2解复用处理单元B22根据0TU1锁相环电路和0TU2 锁相环电路生成的0TU1和0TU2时钟，将0DU1单元和0DU2单元封装成0TU1 和0TU2信号，并输出。
上述实施例中，0TU1信号和0TU2信号，相对与0TU3信号来说为低速OTU 信号，所对应的处理单元或处理模块即为低速OTU处理单元或处理模块，而 0TU3信号为高速OTU信号，其所对应的处理单元或处理模块即为高速OTU处 理单元或处理模块。
将图9和图10和现有技术中的图1和图2进行比较可以发现，新的复用 /解复用方式所需要的锁相环电路数量大幅减少了，而模块A1、 Bl、 A2、 B2的 光接口数量越多，这种效果越明显；ODU单元的映射/解映射从40G的OTU3 处理模块Cl和C2中分离出来，降低了 0TU3处理模块的实现难度；0TU3处理模块与子速率处理模块(即模块A1、 Bl、 A2、 B2)的组合是非常灵活的， 只要配合适当的子速率处理模块，整个系统可以高效地支持完整地0TU3的复 用路径，甚至STM-16/STM-64(STM为同步传送模块，STM-16对应SDH 2. 5G 速率的业务，STM-64对应SDH 10G速率的业务)等支路业务也可以通过在支 路处理模块中增加支路映射/解映射处理而复接到0TU3。
参见图11，其为本发明实施例的复用/解复用系统在OTN设备上的具体 应用模式示意图，在实际的电路构成中，复用和解复用的处理模块是集成在 一起的，如图所示，复用/解复用系统可以由0TU1线路板(集成有0TU1复用 /解复用处理模块)，0TU2线路板(集成有0TU2复用/解复用处理模块)、 0TU3线路板(集成有0TU3复用/解复用处理模块)和背板构成，其中背板提 供各线路板间的总线连接。另外，也可以在增加SDH支路处理板，通过背板 与0TU3线路板连接，与0TU3线路板一起完成STM-16/STM-64信号到0TU3信 号的的复用和解复用，与现有的OTN设备上的SDH处理板不同之处在于，在 该支路处理板上增加了映射/解映射处理单元，图中仅示出主要处理单元。
下面详细介绍一下实施例中的作为同步容器的0TU13S和0TU13S的帧格 式，所述同步容器作为高速OTU处理模块和低速OTU处理模块间的接口信号， 在背板总线为2. 5G总线的系统中，OTU13S/OTU23S可以采用如图12和图13 所示的帧格式。图中的FAS为帧对齐信号，JC为调整控制，PJ0/NJ0为正/ 负调整机会，Payload为净荷，Fixedstuff为固定填充；帧扰码方式与OTUk 帧相同，帧扰码多项式为1 + x + x3 + x12 + x16。
对于在背板总线为10G总线的系统中，可以参照图14和图15所示的帧 格式。在这种情况下，0TU13S采用0TU3的1/4速率，OTU23S采用0TU3的 1/4速率。由于10G总线的0TU12S和0TU13S帧格式封装了四个0DU1单元， 在poaload区各0DU1单元按列字节间插；而正负调整采用时分复用方式，用 MFAS的后两位标识其对应的0DU1通道。
图3系统中的OTU13S/OTU23S映射/解映射单元完成了 0DU1/0DU2到 OTU13S/OTU23S的转换功能。OTU13S/OTU23S的payload区装载就是ODUl/ODU2信号，正/负调整机会用于适配两者之间的速率差异。将图12至图15帧结构
与G. 709标准定义的0DTU13、 ODTU23帧4各式进行比4支可以发现，在远大于帧 周期的足够长时间内检测，两者的净荷区与调整机会是相等的。即可以通过 简单的搬移OTU13S/OTU23S调整控制和净荷间插来完成ODUl/ODU2到0DU3的 复用过程。仅以0TU13S为例说明16xODUl到0DU3的复用过程(见图16): 将16路OTU13S定帧后，执行调整解释操作，即根据各自的JC找到净荷，并 将净荷和JC分别写入净荷FIFO和JC緩存中；在生成0DU3帧结构时，先将 净荷FIFO中的净荷从四路FIFO中读出并完成字节间插，相应通道的ODTUn 调整控制信息直接从JC緩存中搬移过来。解复用过程基本是上述过程的逆操 作，在此不再累述。同理，采用OTU13S/OTU23S结构可以支持NxOTUl + MxOTU2 (N+4xM=16)到0TU3的复用过程。所以，在实际的设备上，线路板、支路板 的背板接口处理单元实际上完成了 OTU复用/解复用过程中的映射和解映射 操作，而图3和图4中的MUX/DEMUX单元退化为执行緩存与间插操作的处理 单元。
在不需要支持业务广播发送的情况下，OTU13S/OTU23S帧格式可以作适 当调整以进一步简化复用/解复用单元的处理过程。以背板总线为2JG总 线，4x0DU2 <=> 0DU3的复用/解复用为例，OTU23S帧格式可以调整为图l7 和18所示的形式OTU23S帧分16个子块(其中一个子块带一个4行、16 列的帧头块)，每个子块为4行、239列；根据0DU2与0DU3的时隙对应关 系，0TU3的净荷区连续的16列被分成16个时隙TS1 TS16，每个时隙可以 承载一个0DU1单元，每4个时隙可以承载一个ODU2单元。本实施例中， 一路OTU23S信号对应一个OTU3的一个时隙(TS1 ~ TS16中的一个)，0DU2 单元被封装到4路0TU23S信号的帧结构中。
在4xODU2 = 〉 0DU3复用方向上，才艮据0DU2在0DU3中所处的时隙，配 置OTU23S的帧头块(包含FAS、 JC、 P/NJ0等)的位置。复用时，利用定帧 将TS1 ~ TS16时隙对应的OTU23S帧错位排列，相邻时隙对应的OTU23S帧的 帧头间相差(255 - 17 ) x 4 = 952字节；然后将OTU23S的帧头块搬移到0DU3的帧头块位置(即0DU3的前16'j) ， ， 16列后的净荷直接用16路OTU23S
帧的17 ~ 238列字节间插组成。
采用图17和18的帧格式后，在复用、解复用各自的方向上，模块间的 OTU12S/OTU13S/OTU23S是各自同步的这就使模块间的总线复用成为可能。尤 其是未来的10G背板总线传送0DU1业务的情况，意义尤其明显。
通过上述实施例的技术方案可以看出，本发明实施例的0TU信号的复用/ 解复用系统及方法，减少了复用/解复用系统中所需要的锁相环电路的数量， 从而简化电路设计，降低设备中电路集成的成本，并且通过模块结构的改变 和新的同步容器(OTU13S和OTU23S)的引入，将复用过程和解复用过程进行 了合理的分解，分别分解为相对独立的两个处理单元，降低了设备或芯片的 实现难度；将OTU13S和OTU23S作为OTN设备的背板接口信号，也可以支持 设备的灵活配置。
最后应说明的是以上实施例仅用以说明本发明的技术方案而非对其进 行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技 术人员应当理解其依然可以对本发明的技术方案进行修改或者等同替换， 而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的 精神和范围。
权利要求
1. 一种OTU信号的复用方法，其特征在于，包括如下步骤从多个低速OTU信号中分别提取出低速ODU单元，并根据高速OTU信号的时钟将多个所述低速ODU单元分别封装到同步容器中；对多个所述同步容器中的净荷执行字节间插处理，生成高速OTU信号的净荷单元，并封装成所述高速OTU信号。
2、 根据权利要求1所述的方法，其特征在于，采用字节异步映射的方式 将多个所述低速0DU单元分别封装到所述同步容器中。
3、 根据权利要求1或2所述的方法，其特征在于，在所述字节间插处理 操作前包括从多个所述同步容器中分别提取出所述低速OTU信号的调整控制字节和 净荷，并将所述调整控制字节写入所述高速0TU信号的调整控制字节的位置。
4、 根据权利要求1或2所述的方法，其特征在于，在所述字节间插处理 操作前包括配置多个所述同步容器的帧头块的位置，使不同的同步容器的帧头块相 互错开，通过定帧操作找到同步容器的帧头位置，并将所述同步容器的帧头 和开销写入所述高速0TU信号的帧头和开销的位置，并提取所述同步容器中 的净荷。
5、 根据权利要求1所述的方法，其特征在于， 所述低速OTU信号为0TU1信号，所述高速OTU信号为0TU2信号；或，所述低速OTU信号为0TU2信号，所述高速OTU信号为0TU3信号； 或，所述低速OTU信号为0TU1信号，所述高速OTU信号为0TU3信号； 或，所述低速OTU信号为0TU1信号和0TU2信号，所述高速OTU信号为 0TU3信号。
6、 一种OTU信号的解复用方法，其特征在于，包括如下步骤 对高速OTU信号进行时隙拆分处理，生成多个同步容器，所述同步容器带有所述高速OTU信号时钟，并封装有低速ODU单元；从所述同步容器中提取出0DU单元，并根据所述低速OTU信号的时钟，生成所述低速0TU信号。
7、 根据权利要求6所述的方法，其特征在于，所述j氐速OTU信号为0TU1信号，所述高速OTU信号为0TU2信号； 或，所述低速OTU信号为0TU2信号，所述高速OTU信号为0TU3信号； 或，所述低速OTU信号为0TU1信号，所述高速OTU信号为0TU3信号； 或，所述低速OTU信号为0TU1信号和0TU2信号，所述高速OTU信号为 0TU3信号。
8、 一种OTU信号的复用系统，其特征在于，包括低速OTU复用处理模块，用于从多个低速OTU信号中分别提取出低速ODU 单元，以高速OTU信号的时钟，将所述低速ODU单元分别封装到同步容器中；高速OTU复用处理模块，与所述低速OTU复用处理模块连接，用于对多 个所述同步容器执行字节间插处理，生成高速OTU信号的净荷单元，并封装 成所述高速OTU信号。
9、 根据权利要求8所述的系统，其特征在于，所述低速OTU复用处理模 块包括低速OTU复用系统时钟，用于提供低速OTU复用处理模块的时钟信号；低速OTU复用锁相环电路，与所述低速OTU复用系统时钟连接，用于将 低速OTU复用系统时钟输出的时钟信号转换为高速OTU时钟信号；多个j氐速OTU复用处理单元，用于对低速OTU信号进行定帧、FEC解码 和开销处理，并提取出低速ODU单元；每个所述低速OTU复用处理单元与一低速OTU映射处理单元连接，所述 低速OTU复用锁相环电路与所述低速OTU映射处理单元连接，所述低速OTU 映射处理单元用于根据所述低速OTU复用锁相环电路输出的高速OTU时钟信 号，将所述低速ODU单元封装到同步容器中；所述高速OTU复用处理模块包括高速OTU复用系统时钟，用于提供高速OTU复用处理模块的时钟信号；高速OTU复用锁相环电路，与所述高速OTU复用系统时钟连接，用于将 所述高速OTU复用系统时钟输出的时钟信号转换为所述高速OTU时钟信号；复用合成处理单元，与所述低速OTU映射处理单元连接，用于对所述低 速OTU映射处理单元输出的多个所述同步容器，执行字节间插处理，生成高 速OTU信号的净荷单元；高速OTU复用处理单元，与所述复用合成处理单元和所述高速OTU复用 锁相环电路连接，用于根据所述高速OTU复用锁相环电路生成的所述高速OTU 时钟，插入所述高速OTU信号的开销，将所述复用合成处理单元生成的高速 OTU信号的净荷单元封装成高速OTU信号。
10、 根据权利要求8或9所述的系统，其特征在于，所述4氐速OTU复用处理模块为处理0TU1信号的复用处理模块，所述高速 OTU复用处理模块为处理0TU2信号的复用处理模块；或，所述低速0TU复用处理模块为处理0TU2信号的复用处理模块，所述 高速OTU复用处理模块为处理0TU3信号的复用处理模块；或，所述低速0TU复用处理模块为处理0TU1信号的复用处理模块，所述 高速OTU复用处理模块为处理0TU3信号的复用处理模块。
11、 根据权利要求8或9所述的系统，其特征在于，所述低速OTU复用 处理模块为多个，其中， 一个或多个低速OTU复用处理模块为处理OTUl信号 的复用处理模块， 一个或多个低速OTU复用处理模块为处理0TU2信号的复用 处理^f莫块；所述高速OTU复用处理模块为处理0TU3信号的复用处理模块。
12、 一种OTU信号的解复用系统，其特征在于，包括高速OTU解复用处理模块，用于对高速OTU信号进行时隙拆分处理，生 成多个作为OTU模块间的接口信号的同步容器，所述同步容器带有所述高速 OTU信号时钟，并封装有低速ODU单元；低速OTU解复用处理模块，与所述高速0TU解复用处理模块连接，用于 从所述同步容器中提取出ODU单元，并根据所述低速OTU信号的时钟，生成 所述低速OTU信号。
13、 根据权利要求12所述的方法，其特征在于，所述高速OTU解复用处 理模块包括高速OTU解复用处理单元，用于对高速OTU信号进行开销处理；高速OTU解复用锁相环电路，与所述高速OTU解复用处理单元连接，用 于从所述高速OTU信号中提取高速OTU信号时钟；解复用分解处理单元，与所述高速OTU解复用锁相环电路和所述高速OTU 解复用处理单元连接，用于根据所述高速OTU时钟信号，对高速OTU信号进 行时隙拆分处理，生成多个作为OTU模块间的接口信号的同步容器；所述低速OTU解复用处理模块包括多个j氐速OTU解映射处理单元，与所述解复用分解处理单元连接，用于 对所述同步容器进行解映射处理，提取出低速ODU单元；每个所述低速OTU解映射处理单元与 一低速OTU解映射锁相环电路连接，信号的时钟信号；每个所述低速OTU解映射处理单元与一低速OTU解复用处理单元连接， 所述低速OTU解复用处理单元连用于根据所述低速OTU信号的时钟信号，对 所述低速ODU单元进行开销处理和FEC编码，封装生成低速OTU信号。
14、 根据权利要求12或13所述的系统，其特征在于，所述j氐速OTU解复用处理模块为处理0TU1信号的解复用处理模块，所述 高速OTU解复用处理模块为处理0TU2信号的解复用处理模块；或，所述低速OTU解复用处理模块为处理0TU2信号的解复用处理模块， 所述高速OTU解复用处理模块为处理0TU3信号的解复用处理模块；或，所述低速OTU解复用处理模块为处理0TU1信号的解复用处理模块，所述高速0TU解复用处理模块为处理0TU3信号的解复用处理模块。
15、 4艮据权利要求12或13所述的系统，其特征在于，所述低速0TU解复用处理才莫块为多个，其中， 一个或多个低速OTU解复用处理模块为处理OTUl 信号的解复用处理模块， 一个或多个低速OTU解复用处理模块为处理0TU2信 号的解复用处理模块；所述高速OTU解复用处理模块为处理0TU3信号的解复 用处理模块。
全文摘要
本发明公开了一种OTU信号的复用/解复用系统及方法，复用方法为从多个低速OTU信号中分别提取出低速ODU单元，并以高速OTU信号的时钟，将多个低速ODU单元分别封装到同步容器中；对多个同步容器执行字节间插处理，生成高速净荷单元，并插入高速OTU信号的开销，生成高速OTU信号。解复用方法为对高速OTU信号进行时隙拆分处理，生成多个同步容器；从所述同步容器中提取出ODU单元，并根据低速OTU信号的时钟，生成低速OTU信号。通过本发明的OTU信号的复用/解复用系统及方法，减少了复用/解复用系统中所需要的锁相环电路的数量，从而简化了电路设计，减少了设备中电路集成的成本，降低设备或芯片的实现难度。
文档编号H04J14/08GK101247200SQ20071006397
公开日2008年8月20日 申请日期2007年2月15日 优先权日2007年2月15日
发明者吴继东, 崔秀国, 新 肖 申请人:华为技术有限公司