专利名称：基于具有低不可检测错误概率的纠错码的硬判决迭代译码的制作方法
技术领域：
本发明涉及数字图处理，并且尤其涉及特别适合于译码使用前向纠错和检测方案进行编码的信号的译码处理，所述方案具有极低不可检测的差错概率(诸如根据高级电视系统委员会标准使用的缩短的里德-所罗门(Reed-Solomon)编码)。所述译码使用包括硬判决错误检测和校正译码的迭代技术。
背景技术：
高级电视系统委员会(ATSC)发表了用于编码数字电视(DTV)信号的标准。例如，2005年12月27日在ATSC A/53E“数字电视标准”的5.1部分附录D中描述了一种编码处理，其中随机化输入数据然后以里德-所罗门编码(RS)(20RS奇偶校验字节加到每个MPEG-2包)，六分之一数据域交织(interleaving)和三分之二比率格栅编码(trellis coding)的形式用于前向纠错处理交织。
附图3示出传统的ATSC传输侧编码器结构300。如附图3所示，要被传输的MPEP数据302输入到编码器结构300并且通过随机函数发生器电路304而被随机化。里德-所罗门编码器电路306产生里德-所罗门错误校正码，并且因此编码的传输数据提供给卷积交织(convolutional interleaver)电路308。卷积交织电路308的输出提供给格栅编码器电路310，其输出然后提供312给传输通道。
附图4是示出传统的格栅编码器结构方框图，其作为附图3ATSC传输侧编码器结构的一个部件。8个VSB传输子系统使用2/3比率(R＝2/3)格栅编码(具有一个通过预编码器402预编码的未编码位)。也就是说，使用1/2比率卷积编码，一个输入位(X1)编码为两个输出位(Z1和Z0)，而另外输入位(X2)被预编码。使用4状态格栅编码器404。格栅编码器的输出(Z2、Z1和Z0)被提供给符号映射器406，其输出到通道(附图3中的312)希望准确地并且有效地译码如此编码的数据。
发明内容
译码系统配置为译码前向纠错(FEC)编码的数据。因子图(factor graph)电路(诸如格栅译码器电路)被配置为根据至少一个因子图处理FEC编码数据。顺序还原电路(诸如卷积去交织器(deinterleaver)电路)耦合到因子图电路的输出并且配置为还原编码数据中的符号的顺序。错误检测和校正电路耦合到顺序还原电路的输出，并且配置为处理基于块的纠错码以检测和校正FEC编码数据中的错误，并且向译码系统的输出提供硬判决输出。反馈电路(诸如卷积交织电路和符号交织电路)被耦合，以处理来自错误校正和检测电路的硬判决输出并且向因子图电路提供处理后的硬判决输出。
附图1是迭代译码器系统100的方框图，其中使用硬判决错误检测和校正译码器(在这种情况下，是基于里德-所罗门(Reed Solomon)的译码器)。
附图2示出根据基于硬判决反馈输入的基于因子图译码器(具体地说是一个格栅译码器的实例，例如附图1方框图中的格栅译码器102)的操作。
附图3是示出传统的ATSC传输器侧编码器结构的方框图。
附图4是示出传统的格栅编码器结构的方框图，其作为附图3ATSC传输侧编码器结构的一个部件。
具体实施例方式
如在背景技术中描述的，在ATSC A/53E规范中描述的前向纠错(FEC)方案是级联里德-所罗门(RS)编码和格栅编码方案。这种编码信号的通信一般特征为和香农极限差3-4分贝。也就是说，公知的是在理论上来说有可能改善与这种ASTC编码信号的传输和译码有关的错误检测和校正性能。
Turbo译码是传统的迭代技术，至少在某些情况下改善了译码系统(包括错误检测和校正)性能。具有基于软判决迭代译码算法的Turbo译码可以使得译码系统很接近于香农极限运行。然而，RS码的软决定译码通常是一个“NP问题”。本发明人认识到，可以最小化在其它情况下与处理格栅译码器软输出以及软判定RS译码器输有关的复杂度。概括地讲，根据一个方面，使用基于硬判决RS迭代译码方案。
根据硬判决译码方案，接收器针对每个传输符合的特性作出硬判决，并且然后译码接收符号的序列以确定发送符号的校正序列。另一方面，根据软判决译码，接收器在对每个发送符号作出“硬”判决之前估计每个可能判决的可靠性。然后，估计的可靠性(软判定)序列被译码以确定发送符号的校正序列。
附图1示出根据一个方面的迭代译码器结构100，其中使用基于硬判决RS迭代译码方案。这不同于使用软判决(与硬判决相反)迭代译码方案的传统的迭代译码器结构。
参考附图1，通道数据101被提供给硬判决输出格栅译码器电路102。使用其它因子图(其中格栅图是一个实例)的译码还可以用于最大似然译码。格栅译码器电路102的硬判决输出被提供到卷积去交织器电路104，其译码从格栅译码器电路102输出的卷积编码的源数据，以及去除数据交织。卷积去交织器电路104例如可以包括维特比(Viterbi)译码器电路。
RS译码器106的输入耦合到卷积去交织器电路104的输出。如上所述，RS译码器106是硬判决译码器。正如以上的讨论，通常RS码软判决译码是一个“NP问题”。本发明人认识到根据ATSC兼容FEC方案编码的信号中的RS码是足够短的(207，187)，因此RS码具有很低的不可检测的差错概率。从而，迭代译码算法可被用于结合硬判决RS译码。
在一个实例中，使用已知的技术执行RS硬判决译码。存在很多用于RS硬判决译码的不同算法。在那些算法当中，Berlekamp-Massey(BM)和欧几里得算法是最普遍的。在一个实例中RS译码具有四个步骤，包括伴随式(Syndrome)计算(步骤1)；关键方程(Key equation)(步骤2，使用BM或欧几里得算法)；钱氏搜索(Chiensearch)(步骤3)；和错误校正(步骤4，使用Forney公式)。本发明人认识到，对于硬判决迭代方案改善FEC编码信号的译码，RS编码应该具有足够大的汉明间距或足够短的信息元，其将会使得RS码具有极低的不可检测的差错概率。本发明人更进一步认识到ATSC的RS码满足这些条件，并且模拟显示可以实现至少1分贝的改善。
返回到附图1，硬判决RS译码器106的输出是译码输出数据107。此外，硬判决RS译码器106的输出还被提供到电路109，以便被格栅译码器102使用来指导后续的译码操作。在附图1译码器结构100中，电路109包括卷积交织器电路108和符号交织器电路110。
现在我们更加详细的讨论格栅译码器电路102，具体地说格栅译码器电路102如何使用硬判决RS译码器106的硬判决输出。通常，因子图译码基于一个算法以确定通过因子图的最佳路径。例如，如附图2所示，格栅译码基于维特比算法。对于译码ATSC兼容FEC编码信号，八种状态格子图(如附图2实例所示)可以用于格栅译码。仍然使用附图2实例，能够看出每个状态具有四个分支，其从四个前状态合并到一起。使用维特比算法，基于状态量度标准从四个可能的支路中选择最好的支路(其是一种对于接收数据序列和候选译码数据序列之间距离的度量)。对于每个状态，所选定的最好的支路和先前最好的支路连接在一起以形成最佳路径。如此在任何给定时间，八种格栅状态和八种候选译码序列联系在一起。基于状态度量值，维特比算法导致选择最好的候选译码序列作为最后的译码序列。
当来自RS译码器电路106的硬判决信息有效时，格栅译码器102接受通过直接来自四个可能的支路的RS数据表示的支路。否则，如果RS译码器电路106表示反馈数据是不可靠的(或换句话说反馈数据视为不可靠或不可信的)，那么如同刚刚描述的，格栅译码器电路106搜索最好的支路。
已经描述了用于ATSC编码信号的基于硬判决RS迭代译码的系统和方法。如所述的，所述系统和方法通常适用于以迭代的方式利用里德-所罗门(及其它错误校正和检测)译码方案，其中错误校正和检测电路的输出具有极低不可检测的差错概率。
权利要求
1.一种配置为译码前向纠错(FEC)编码数据的译码系统，所述编码数据是使用级联里德-所罗门码和格栅码方案进行编码的，所述译码系统包括配置为根据至少一个格栅图的路径部分处理编码数据的格栅译码器电路；耦合到格栅译码器电路的输出的顺序还原电路，被配置为还原编码数据中符号的顺序；里德-所罗门码错误检测和校正电路，耦合到顺序还原电路的输出以处理来自因子图电路的数据中的基于块的纠错码，用以检测和校正在FEC编码数据中的错误，向译码系统的输出提供来自错误检测和校正电路的硬判决输出；和重新排序电路，被耦合以重新排序来自错误校正和检测电路的硬判决输出，并且向所述格栅译码器电路提供重新排序的硬判决输出，其中格栅译码器电路配置为处理里德-所罗门电路的硬判决输出以基于从里德-所罗门电路提供的硬判决输出的指示来选择至少一个格栅图中的一个或多个路径部分，其中格栅译码器电路的输出至少部分地取决于所选择的一个或多个路径部分。
2.权利要求1的译码系统，其中通过重新排序电路进行重新排序包括卷积和交织来自错误校正和检测电路的硬判决输出。
3.一种配置为译码前向纠错(FEC)编码数据的译码系统，包括配置为根据至少一个因子图的具体路径部分处理编码数据的因子图译码电路；顺序还原电路，耦合到因子图译码电路的输出并配置为还原编码数据中的符号顺序；错误检测和校正电路，耦合到顺序还原电路的输出，配置为处理基于块的纠错码以检测和校正编码数据中的错误，向译码系统的输出提供来自错误检测和校正电路的硬判决输出；和反馈电路，配置为处理来自错误校正和检测电路的硬判决输出，并且向因子图译码电路提供已处理的硬判决输出，其中因子图译码电路配置为基于已处理的硬判决输出选择至少一个因子图的具体的路径部分，并且根据所选择的具体的路径部分处理编码数据。
4.权利要求3的译码系统，其中因子图电路包括根据至少一个格栅图处理编码数据的栅格译码器电路。
5.权利要求4的译码系统，其中反馈电路包括用于卷积和交织来自所述错误校正和检测电路的硬判决输出并且向格栅译码器电路提供卷积交织后的硬判决输出的电路。
6.权利要求3的译码系统，其中反馈电路包括用来卷积和交织来自所述错误校正和检测电路的硬判决输出并且向因子图电路提供卷积交织后的硬判决输出的电路。
7.权利要求3的译码系统，其中错误校正和检测电路包括里德-所罗门译码电路。
8.权利要求3的译码系统，其中因子图电路的特点在于多个路径部分，其中路径部分包括对应于因子图电路可能的译码输出的一个或多个路径；配置因子图电路运行，使得因子图电路的输出基于由从错误校正和检测电路提供的硬判决输出指示的一个或多个路径部分。
9.权利要求8的译码系统，其中因子图电路被进一步配置为，当没有从错误校正和检测电路提供硬判决输出时，基于状态量度标准来确定因子图电路的输出所基于的一个或多个路径部分。
10.一种译码编码数据的方法，其中该数据是使用前向纠错编码进行编码的，所述方法包括a)根据至少一个因子图处理编码数据；b)处理在步骤a)的结果中的基于块的纠错码以检测和校正FEC编码数据中的错误，并且基于此提供硬判决输出；和c)反馈来自步骤b)的硬判决输出以提供处理后的硬判决输出给步骤a)的后续情况，其中步骤a)的后续情况包括至少部分基于所提供的已处理的硬判决输出，确定至少一个因子图的具体的路径部分，并且根据所确定的具体的路径部分处理编码数据。
11.权利要求10的方法，其中根据至少一个因子图处理编码数据包括根据至少一个格栅图处理编码数据。
12.权利要求10或11的方法，其中反馈来自步骤b)的硬判决输出包括卷积和交织来自步骤b)的硬判决输出。
13.权利要求10的方法，其中反馈来自步骤b)的硬判决输出包括卷积和交织来自步骤b)的硬判决输出。
14.权利要求10的方法，其中步骤b)包括根据里德-所罗门译码处理基于块的纠错码。
15.权利要求10的方法，其中步骤a)更进一步包括处理因子图，以便，当在步骤b)中没有提供硬判决输出时，基于状态量度标准确定具体的路径部分。
全文摘要
一个译码系统译码前向纠错(FEC)编码数据。因子图电路(诸如格栅译码器电路)根据至少一个因子图处理FEC编码数据。顺序还原电路(诸如卷积去交织器电路)被耦合到因子图电路的输出并且还原编码数据中的符号的顺序。错误检测和校正电路耦合到顺序还原电路的输出，并且处理基于块的纠错码以检测和校正FEC编码数据中的错误，并且向译码系统的输出提供硬判决输出。反馈电路(诸如卷积交织器电路和符号交织器电路)被耦合用于处理来自错误校正和检测电路的硬判决输出，并且向因子图电路提供已处理的硬判决输出。
文档编号H04N7/64GK101035297SQ20071009231
公开日2007年9月12日 申请日期2007年2月17日 优先权日2006年2月23日
发明者Y·张 申请人:创世纪微芯片公司