专利名称：Atm信元数据发送控制的制作方法
技术领域：
本发明涉及ATM信元通信系统、ATM层装置和用于控制在异步传送 模式中的ATM信元数据的发送的ATM信元通信方法，具体而言涉及使用 UTOPIA第2级来控制ATM信元数据的发送的ATM信元通信系统、ATM 层装置和ATM信元通信方法。
背景技术：
一般，用于复用和解复用ATM (异步传送模式)信元数据的ATM信 元通信系统并入了由ATM论坛提出的UTOPIA (通用ATM测试和运行 PHY接口)接口。 UTOPIA接口被用作在用于在ATM层中运行的ATM 层装置和用于在物理层中运行的PHY (物理层协议)层装置之间的接口。现在，对于UTOPIA接口定义了三个级别。所述三级之一是UTOPIA 第2级，其是连接单个ATM层装置和多个PHY层装置的接口。按照 UTOPIA第2级，多达31个PHY层装置可以连接到一个ATM层装置。如附图中的图1中所示，ATM层装置1001和多个PHY层装置1002-1 到1002-n (n是范围从2到31的整数)彼此连接。ATM层装置1001和 PHY层装置1002-1到1002-n具有公共的UTOPIA第2级接口 。发送时钟信号、发送地址信号、发送数据信号、发送使能信号、发送 SOC信号和发送CLAV信号被用作用于从ATM层装置1001向PHY层装 置1002-1到1002-n发送ATM信元数据的信号。所述发送地址信号是5位 的地址总线信号，其被分配到PHY层装置1002-1到1002-n中的每一个以 指定ATM信元数据要从ATM层装置1001发送到的PHY层装置1002-1 到1002-n。所述发送数据信号是从ATM层装置1001向PHY层装置1002-1到1002-n发送的八位ATM信元数据总线信号。所述发送使能信号是用 于指示从ATM层装置1001向PHY层装置1002-1到1002-n发送的ATM
信元数据是否有效的信号。所述发送SOC信号是用于指示从ATM层装置 1001向PHY层装置1002-1到1002-n发送的ATM信元数据的起始位置的 信号。所述发送CLAV信号是可接收的状态信号，用于指示从ATM层装 置1001发送的ATM信元数据是否可以被PHY层装置1002-1到1002-n接 收。所述发送CLAV信号被从PHY层装置1002-1到1002-n发送到ATM 层装置1001。所述发送时钟信号是用于同步上述信号的时钟信号。在图1 中，仅仅图解了用于从ATM层装置1001向PHY层装置1002-1到1002陽n 发送ATM信元数据的信号。下面参见附图的图2来说明在图1所示的系统中的ATM信元数据发 送的时序。假定向PHY层装置1002-5分配发送地址"04"。来自ATM 层装置1001的ATM信元数据可以被PHY层装置1002-5接收。在图2 中，给各个时隙分配时隙编号以说明各个信号的发送时序。在时隙T902中，从ATM层装置1001向PHY层装置1002-1到1002-n发送由ATM层装置1001产生的发送地址信号"04"。在已经接收到发 送地址信号"04"的PHY层装置1002-1到1002-n中，已经被分配发送地 址"04"的PHY层装置1002-5识别出所述发送地址信号"04"表示其本 身的地址。所述发送地址信号是由ATM层装置1001使用5位的循环计数 器来产生的，所述5位的循环计数器在输出值"1E"后产生输出值 "0"，并且不使用输出值"1F"。在时隙T903中，PHY层装置1002-5将发送CLAV信号设置为"1" 以指示它当前可以接收ATM信元数据，并且向ATM层装置1001发送所 述发送CLAV信号。当从PHY层装置1002-5发送的发送CLAV信号被ATM层装置1001 接收到时，ATM层装置1001识别出由其接收的发送CLAV信号具有值"1 "在时隙T904中，ATM层装置1001再次发送发送地址信号"04"。 其后，在时隙T905到T957中，ATM层装置1001从其本身的存储器读取 以PHY层装置1002-5为目的地的ATM信元数据，并且向PHY层装置 1002-5发送作为发送数据的ATM信元数据。此时，ATM层装置1001还
在发送数据的第一时钟脉冲处发送为"1"的发送SOC信号和在发送数据的53个时钟脉冲处发送为"0"的发送使能信号。因为发送数据是ATM 信元数据，因此头部包括发送数据的5个字节H1到H5，并且有效载荷包 括发送数据的48个字节Pl到P48。所述发送使能信号是负信号，并且所 述发送SOC信号是正信号。当ATM层装置1001再次发送发送地址信号 "04"时，用于产生发送地址信号的计数器被去激活。ATM层装置1001有时对发送地址向上计数，并且将它们发送到PHY 层装置1002-1到廳-n以周期性地轮询PHY层装置1002-1到1002-n的 可接收状态。ATM层装置1001发送在相邻地址之间的地址"IF"。当发 送未定义的地址"IF"时，加上等待时间，并且在信号的发送和接收之间 的等待时间中进行握手，由此实现在UTOPIA第2级中的高速数据传送。发送地址被循环地产生，直到在时隙T966中再次发送发送地址信号 "04"。当在时隙T967中接收到来自PHY层装置1002-5的有效的发送 CAV信号时，再次执行如上所述的时隙T902到T957中的发送处理。上面已经说明了在通过UTOPIA第2级彼此连接的ATM层装置1001 和PHY层装置1002-1到1002-n之间的ATM信元数据发送的时序。可以有这样的情况其中，向PHY层装置分配多个发送地址。例 如，假定向在图1中所示的PHY层装置1002-1分配发送地址"0"到 "4"。如果由发送地址共享的缓冲器被PHY层装置1002-1管理，则在所 述缓冲器的空闲区域的数量和在发送CLAV信号中被指示为能够接收 ATM信元数据的发送地址的数量之间可能存在差别。在JP-2004-015759A中公开了用于将发送CLAV信号屏蔽预定时段的 技术。一般的ATM通信装置中安装有AAL (ATM适配层)处理器。AAL 类型2信元需要具有与ATM信元数据组合地复用的多个短信元数据，以 产生用于有效频带利用的复合数据，并且还执行每CID (信元ID)和每 VC (对于类型5信元)质量类控制(信元延迟和废品率控制)。而且，可以将UTOPIA第2级接口用作在被连接为在图1中所示的 ATM层装置1001的前级的装置和ATM层装置1001之间的接口。 在这种情况下，在被连接为ATM层装置1001的前级的装置(以下称 为"ATM信元数据发送装置")和ATM层装置1001之间的UTOPIA第 2级接口 (以下称为"第一接口")的握手控制和在ATM层装置1001和 PHY层装置1002-1到1002-n之间的UTOPIA第2级接口 (以下称为"第 二接口")的握手控制之间不相关。例如，即使当在PHY层装置1002-1到1002-n中的FIFO存储器已满 时，如果在连接到第一接口的ATM层装置1001的区域中提供的接收 FIFO存储器具有空闲区域，则不限制来自ATM信元数据发送装置的 ATM信元数据的发送。因此，在ATM层装置1001中的公共信元缓冲器 的大小需要与根据输入信元突发(burst)长度和输出PHY层装置比特率 确定的存储容量一样大。而且，如果来自ATM信元数据发送装置的ATM 信元数据的发送被增强到更高的流量，则所述公共信元缓冲器溢出，趋向 于数据丢失。UTOPIA总线发送和接收ATM信元数据，而与如上所述的复合数据 的产生和质量类质量无关。因此，如果来自ATM信元数据发送装置的流 量被增强，则可能由于上述控制所需要的公共信元缓冲器的溢出而引起数 据丢失。发明内容本发明的目的是提供ATM信元通信系统、ATM层装置和ATM信元 通信方法，它们通过使用最小信元缓冲器而能够防止由于信元缓冲器溢出 而导致的信元数据的丢失。为了实现上述目的，根据本发明提供了一种ATM信元通信系统，其 包括ATM层装置，用于发送和接收ATM信元数据，并且处理在ATM 层中的ATM信元数据；前级装置，其通过UTOPIA第2级接口连接到所 述ATM层装置的前级；以及多个后级装置，其通过UTOPIA第2级接口 连接到所述ATM层的后级，其中，所述ATM层装置根据不能接收ATM 信元数据的后级装置的第一地址来搜索前级装置的第二地址，并且当向所 述前级装置发送所述第二地址时屏蔽所述第二地址。
按照本发明，所述ATM层装置根据不能接收ATM信元数据的所述后 级装置的第一地址来搜索所述前级装置的第二地址。当从所述ATM层装 置向所述前级装置发送已经被搜索的第二地址时，ATM层装置屏蔽所述 第二地址。因此，防止发生由于在ATM层装置中提供的公共信元缓冲器的溢出 而导致的数据丢失。目的地为具有除了被屏蔽的地址之外的地址的后级装 置的ATM信元数据的发送不受控制。通过下面参见图解本发明的一个示例的附图的说明，本发明的上述和 其他目的、特征和优点将变得显然。
图1是示出通过UTOPIA第2级彼此连接的ATM层装置和PHY层装 置之间的一般连接的框图；图2是示出在图1所示的系统中的ATM信元数据发送的时序的时序图；图3是根据本发明的ATM信元通信系统的框图； 图4是示出在图3所示的在ATM开关和ATM层装置之间和在ATM 层装置和PHY层装置之间的UTOPIA总线的框图；图5是在图3和4中所示的ATM层装置的详细框图；图6是通过举例而示出在图5中所示的地址表的表格；图7是在图5中所示的AAL处理器的框图；图8是在图5中所示的接收地址产生器的框图；图9是通过举例而示出在图8中所示的地址屏蔽寄存器的表格；图10是在图8中所示的屏蔽信号产生器的框图；图11是示出在图10中所示的屏蔽信号产生器中的ADDRMSK信号的 时序的时序图；图12是图解根据本发明的用于屏蔽接收地址的屏蔽处理的时序图；并且图13是说明根据本发明的用于屏蔽接收CLAV信号的屏蔽处理的时 序图。
具体实施方式
如图3中所示，根据本发明的ATM信元通信系统包括ATM层装置 101、多个PHY层装置102-1到102-n (n是范围从2到31的整数)、多 个信元发送器103-1至lj 103-m (m是2或者更大的整数)和ATM开关 104。 ATM层装置101和PHY层装置102-1到102-n通过UTOPIA第2级 接口彼此连接。ATM开关104和ATM层装置101通过UTOPIA第2级接 口而彼此连接。信元发送器103-1到103-m发送要发送到HWY (干线)电路的ATM 信元数据。ATM开关104根据所述ATM信元数据的头部信息来转换从信元发送 器103-1到103-m发送的ATM信元数据，并且向ATM层装置101发送目 的地为PHY层装置102-1至U 102-n的ATM信元数据。信元发送器103-1 到103-m和ATM开关104充当前级装置。ATM层装置101对于从ATM开关104发送的ATM信元数据执行诸 如复合数据产生和质量类控制的在ATM层中的AAL处理。ATM层装置 101然后向PHY层装置102-1到102-n发送如此处理的ATM信元数据。PHY层装置102-1到102-n充当用于向HWY电路发送从ATM层装置 101发送的ATM信元数据的后级装置。在图解的系统中，仅仅示出了向HWY电路发送ATM信元数据的方 向，并且未示出从HWY电路接收ATM信元数据的方向。对于后述的布 置也是如此。如图4中所示，在ATM开关104和ATM层装置101之间的UTOPIA 总线使用UTOPIA第2级接口来与充当主装置的ATM层装置101和作为 从装置的ATM开关104接口。在ATM层装置101和PHY层装置102-1 到102-n之间的UTOPIA总线也使用UTOPIA第2级接口来与充当主装置 的ATM层装置101和作为从装置的PHY层装置102-1到102-n接口。从ATM层装置101向ATM开关104发送接收时钟信号、接收地址信
号和作为用于指示是否可以接收ATM信元数据的信号的接收使能信号。 从ATM开关104向ATM层装置101发送接收数据信号、作为用于指示接 收数据的开始位置的信号的接收SOC信号和作为用于指示是否存在要发送 的ATM信元数据的发送请求信号的接收CLAV信号。从ATM层装置101向PHY层装置102-1至l」102-n发送发送时钟信 号、发送地址信号、发送数据信号、用于指示发送数据是否有效的发送使 能信号和用于指示发送数据的开始位置的发送SOC信号。从PHY层装置 102-1到102-n向ATM层装置101发送发送CLAV信号，其是用于指示是 否可以由PHY层装置102-1到102-n接收ATM信元数据的可接收状态指 示信号。如图5中所示，ATM层装置101包括接收CLAV监管器110、接收器 111、接收地址产生器112、 AAL处理器114、发送CLAV监管器115、发 送器116、发送地址产生器117、地址表118和用于控制这些部件的CPU 113。接收CLAV监管器110监管从ATM开关104发送的接收CLAV信 号，并且判断是否存在对于ATM信元数据的发送请求。接收器111发送作为用于指示是否可以接收ATM信元数据的信号的 接收使能信号，并且接收与接收SOC信号一起从ATM开关104发送的接 收数据。接收地址产生器112产生用于由接收器111接收的接收数据的接收地 址信号，并且向ATM开关104发送所产生的接收地址信号。接收地址信 号是5位地址信号。AAL处理器114对于由接收器lll接收的ATM信元数据执行AAL处 理，诸如复合数据产生和质量类控制。根据在地址表118中存储的信息来 执行所述AAL处理，如下所述。发送CLAV监管器115监管从PHY层装置102-1到102-n发送的发送 CLAV信号，并且判断是否PHY层装置102-1到102-n可以接收ATM信 元数据。发送器116向PHY层装置102-1到102-n发送由AAL处理器114处
理的ATM信元数据。发送地址产生器in产生用于从发送器116发送的发送数据的发送地址信号，并且向PHY层装置102-1到102-n发送所产生的发送地址信号。 所述发送地址信号是5位地址信号。地址表118彼此相关地存储要被发送到ATM开关104的接收地址和 要发送到PHY层装置102-1到102-n的发送地址。在CPU 113可以访问的 存储器(未示出)中存储了地址表118。图6详细示出了地址表118，其中，要发送到ATM开关104的接收地 址和要发送到PHY层装置102-1到102-n的发送地址彼此相关联。地址表 118还彼此相关联地存储ATM链路编号、AAL类型、质量类、VPI、 VCI、 CID和比特率。在地址表118中存储的信息被CPU113设置。通过参考地址表118，根据PHY层装置102-1至U 102-n的第一地址 (在图6中的传输地址)搜索作为用于向PHY层装置102-1到102-n发送 ATM信元数据的发送源的、经由ATM开关104的信元发送器103-1到 103-m的第二地址(在图6中所示的接收地址)。图7详细示出了 AAL处理器114。如图7中所示，AAL处理器114包 括公共信元缓冲器120、复合数据产生器121、质量类相关发送控制器122 和复用器123。公共信元缓冲器120暂时存储由ATM层装置101接收的具有各种质 量类的ATM信元数据。复合数据产生器121复用来自在公共信元缓冲器120中暂时存储的 ATM信元数据的多个AAL类型2的短信元。此时，复合数据产生器121 参考地址表118，从公共信元缓冲器120只读取AAL类型2的ATM信元 数据，并且处理所读取的ATM信元数据。质量类相关发送控制器122对于在公共信元缓冲器120中暂时存储的 ATM信元数据根据其质量类执行发送序列控制和废品率(scrap)控制。 下面不说明这些控制细节，因为以与现有技术的控制处理相同的方式通过 参考地址表U8而执行控制处理。复用器123根据由质量类相关发送控制器122执行的控制处理，复用12
在公共信元缓冲器120中暂时存储的AAL类型5的ATM信元数据和由复 合数据产生器121复用的AAL类型2的ATM信元数据。如图8中所示，接收地址产生器112包括5位寄存器130、 5位计数器 131、定时控制器132、屏蔽信号产生器133、地址屏蔽寄存器134、选择 器135和屏蔽控制器136。5位计数器131是5位循环计数器，用于产生接收地址。5位寄存器130用于保存5位计数器131的计数值。屏蔽信号产生器133用于产生用于屏蔽从接收地址产生器112向ATM 开关104发送的接收地址的信号。地址屏蔽寄存器134是寄存器，用于根据从CPU 113输出的屏蔽指令 信号来设置屏蔽信息。所述屏蔽指令信号等同于写入信号(写入数据或者 写入使能等)，所述写入信号用于CPU 113在一般寄存器中写入数据。屏 蔽信号产生器133向屏蔽信号产生器133输出作为REG信号的被设置的屏 蔽信息。REG信号表示31位数据。如图9中所示，在图8中所示的地址屏蔽寄存器134是32位寄存器， 并且使用32位中的31位。所述31位与各自的接收地址相关联。如果一位 被设置为"0"，则其表示"未设置屏蔽"，如果一位被设置为"1"，则 其表示"设置了屏蔽"。按照默认值(初始值)，所有的31位被设置为 "0，，。选择器135选择下述之一来自5位寄存器130的值、来自5位计数 器131的值和基于从定时控制器132输出的SEL信号与从屏蔽信号产生器 133输出的ADDRMSK信号的"1F"。选择器135向ATM开关104发送 作为接收地址的选择值。"IF"被用作不对应于UTOPIA接口的任何一个 端口的地址。当选择器135选择来自5位寄存器130的值时，像在图2中所示的时 隙T904中的处理操作的情况那样，屏蔽控制器136关闭5位计数器131。 定时控制器132控制接收地址产生器112的上述部件的操作的定时。 如图10中所示，屏蔽信号产生器133包括31位移位寄存器140和除 2分频器141。
除2分频器141是用于将接收时钟信号以2分频的电路。31位移位寄存器140使用来自除2分频器141的经分频的时钟信号在 一个循环周期中产生31个脉冲。来自31位移位寄存器140的所产生的31 个脉冲和从地址屏蔽寄存器134输出的REG信号被与门进行与运算。来 自与门的输出信号被31输入或门进行或运算，所述31输入或门向选择器 135输出其输出信号，作为ADDRMSK信号。下面参见图11来说明用于产生在图10中所示的屏蔽信号产生器133 中的ADDRMSK信号的时序。在图11中，向各个时隙分配时隙编号，以 说明各个信号的发送时序。当在时隙Tl中从定时控制器132输出的LOAD信号被应用到屏蔽信 号产生器133时，31位移位寄存器140在相应的时隙T2-T63中在一个循 环周期中产生31个脉冲(D0-D30)。脉冲D0-D30和REG信号被进行与运算。例如，屏蔽对应于REG信 号的脉冲Dl的寄存器。在这种情况下，ADDRMSK信号在时隙T4和时 隙T5的定时(其与脉冲Dl的定时相同)上被设置为"1"，并且被输出 到选择器135。当接收地址产生器112输出接收地址"00"时，定时控制器132断言 所述LOAD信号。当断言LOAD信号时，5位计数器131被复位到 "00"，并且31位移位寄存器140被加载D0二 "1"。其后，从5位计数 器131和31位移位寄存器140的值同步地操作用于输出"1"的比特位 置。下面参见图12中的时序图来描述根据本发明的ATM信元通信系统的 操作。假定从具有与接收地址"01"相关联的发送地址的PHY层装置发送 的发送CLAV信号不表示可接收的状态，即从具有与另一个接收地址相关 联的发送地址的PHY层装置发送的发送CLAV信号表示可接收的状态， 并且可以发送具有接收地址"1D"的ATM信元数据。首先，下面说明用于发送具有接收地址"1D"的ATM信元数据的时 序。接收地址产生器112的5位计数器131产生接收地址。当在时隙T2021
从选择器135向ATM开关140发送接收地址"ID"时，接收CLAV监管 器110接收CLAV信号，其中，在时隙T203中将对应于接收地址"1D" 的定时设置为"1"(有效)。接收地址"1D"被判断为具有对于ATM信元数据的发送请求，并且 定时控制器132在5位寄存器130中保存用于表示5位计数器131的当前 值的"ID"。此时，因为传送在前的ATM信元数据，因此不传送具有接收地址 "1D"的ATM信元数据。当正在传送在前的ATM信元数据时，在时隙 T204-T212中发送5位计数器131的值作为接收地址。其后，在在前的ATM信元数据的传送完成时，由5位寄存器130存 储的"1D"在时隙T214中被选择器135选择，并且作为接收地址被发送 到ATM开关104。此时，来自接收器111的接收使能信号被设置为"1 (有效)"，并且被发送。接收器lll从ATM开关104接收ATM信元数据，其中以开始时的接 收SOC信号作为接收数据，并且从时隙T216开始传送具有接收地址 "1D"的ATM信元数据。此时，5位计数器131的值被选择器135选择 为接收地址，并且被发送到ATM幵关104。换句话说，除了指示ATM信 元数据要被传送到的接收地址之外，执行轮询。 下面说明用于屏蔽接收地址"01"的时序。如上对于在图11中所示的时隙T4和时隙T5所述，与用于使用5位 计数器131输出接收地址的定时同步地输出ADDRMSK信号，其作为对 通过地址屏蔽寄存器134 "设置了屏蔽"的接收地址的屏蔽信号。在作为 用于输出接收地址"01"的定时的时隙T208中输出被设置为"1 (有 效)"的所述ADDRMSK信号。因此，选择器135选择"1F"，并且被 发送到ATM开关104的接收地址是"IF"。因此，在时隙T209中， ATM开关104不识别接收地址"01"，并且不接收对应于接收地址"01" 的接收CLAV信号。根据用于设置要屏蔽的接收地址的处理，如果在地址表118中存储在 图6中所示的设置，则假设未接收到可以从具有发送地址"0"的PHY层
装置发送的发送CLAV信号，则例如屏蔽与发送地址"0"相关联的接收地址"1" 、 "15" 、 "20" 、 "25"。除了屏蔽接收地址之外，可以屏蔽接收CLAV信号。 将参见图13来在下面说明根据本发明的屏蔽接收CLAV信号的处 理。如参见图12上述，假定具有与接收地址"01"相关联的发送地址的 从PHY层装置发送的发送CLAV信号不表示可接收状态，即具有与另一 个接收地址相关联的发送地址的从PHY层装置发送的发送CLAV信号表 示可接收状态，并且，可以发送具有接收地址"1D"的ATM信元数据。用于发送具有接收地址"1D"的ATM信元数据的定时与参见图12上 述的定时相同，并且在下面不说明。下面将说明用于屏蔽具有接收地址"01"的接收CLAV信号的时序。 接收CLAV监管器110在时隙T309中接收对应于接收地址"01"的 接收CLAV信号。因为接收地址"01"是不能被发送的地址，因此在时隙 T309中产生CLAVMSK信号，其是接收CLAV信号的屏蔽信号，其中， 接收地址"01"的定时是"1 (有效)"。从接收器111向ATM开关104 发送基于被CLAVMSK信号屏蔽的接收CLAV信号的接收使能信号。换 句话说，向ATM开关104发送接收使能信号，其中，对应于接收地址 "01"的定时被ATM开关104设置为不是使能状态的状态(禁止状 态)。因此，在时隙T309中不从ATM开关104发送对应于接收地址 "01"的接收数据。如上所述，如果不从PHY层装置102-1到102-n发送用于指示可以接 收ATM信元数据的信号，即如果PHY层装置102-1到102-n不能接收 ATM信元数据，或者充当PHY层装置102-1到102-n的内部缓冲器的 FIFO存储器已满，则屏蔽在ATM开关104中的对应的接收地址。因此， 当限制经由ATM层装置101向其FIFO存储器已满的PHY层装置的ATM 信元数据的发送时，防止发生由于公共信元缓冲器120的溢出而导致的数 据丢失。仅仅屏蔽由目的地为其FIFO存储器已满的PHY层装置的ATM信元 数据使用的接收地址。因此。可以正常地发送目的地为其他PHY层装置
的ATM信元数据。至此需要将ATM层装置101的公共信元缓冲器120的存储容量提高 根据输入信元突发长度和输出PHY层装置比特率确定的被累积的ATM信 元数据的量。按照本发明，因为当PHY层装置的FIFO存储器已满时限制 从ATM开关104发送ATM信元数据，因此可以将公共信元缓冲器120的 存储容量减少被累积的ATM信元数据的量。ATM层装置101可以根据不能接收ATM信元数据的后级装置的第一 地址来搜索前级装置的第二地址，在依赖于所述第二地址的定时上将用于 指示ATM层装置101是否能够接收ATM信元数据的接收使能信号设置为 禁止状态，并且向后级装置发送被设置到禁止状态的接收使能信号。ATM层装置101可以在依赖于第二地址的定时上屏蔽作为发送请求信 号的接收CLAV信号。在由下述ATM信元通信系统执行的方法中，从前级装置向ATM层装 置101和从ATM层装置101向后级装置发送ATM信元数据，所述ATM 信元通信系统包括ATM层装置101，用于处理在ATM层中的ATM信 元数据；前级装置，其通过UTOPIA第2级接口连接到ATM层装置101 的前级；以及，多个后级装置，其通过UTOPIA第2级接口连接到ATM 层装置101的后级。ATM层装置101可以具有步骤根据不能接收ATM信元数据的后级 装置的第一地址来搜索前级装置的第二地址，并且ATM层装置101可以具有步骤当向前级装置发送第二地址时，屏蔽 第二地址。或者，ATM层装置101可以具有步骤根据不能接收ATM信元数据 的后级装置的第一地址来搜索前级装置的第二地址，ATM层装置101可以具有步骤在依赖于第二地址的定时上，将用于 指示ATM层装置101是否可以接收ATM信元数据的接收使能信号设置为 禁止状态，并且ATM层装置101可以具有步骤向前级装置发送被设置到禁止状态的 接收使能信号。 或者，ATM层装置101可以具有步骤在依赖于第二地址的定时上屏蔽作为发送请求信号的接收CLAV信号。虽然已经具体地描述了本发明的示例实施例，但是这样的描述仅仅用 于说明的目的，并且应当明白，可以在不脱离所附的权利要求的范围和精 神的情况下进行改变和变化。本申请基于2006年10月18日提交的日本专利申请No. 2006-283818并要求其优先权，该日本专利申请的内容通过引用被结合于此。
权利要求
1.一种ATM信元通信系统，包括ATM层装置，用于发送和接收ATM信元数据，并且处理在ATM层中的ATM信元数据；前级装置，其通过UTOPIA第2级接口连接到所述ATM层装置的前级；以及多个后级装置，其通过UTOPIA第2级接口连接到所述ATM层装置的后级，其中，所述ATM层装置根据不能接收ATM信元数据的后级装置的第一地址来搜索所述前级装置的第二地址，并且当向所述前级装置发送所述第二地址时屏蔽所述第二地址。
2. —种ATM信元通信系统，包括ATM层装置，用于发送和接收ATM信元数据，并且处理在ATM层 中的ATM信元数据；前级装置，其通过UTOPIA第2级接口连接到所述ATM层装置的前 级；以及多个后级装置，其通过UTOPIA第2级接口连接到所述ATM层装置 的后级，其中，所述ATM层装置根据不能接收ATM信元数据的后级装置的第 一地址来搜索所述前级装置的第二地址，在依赖于所述第二地址的定时上 将用于指示所述ATM层装置是否能够接收ATM信元数据的接收使能信号 设置为禁止级，并且向所述前级装置发送被设置为禁止级的接收使能信号。
3. 按照权利要求2的ATM信元通信系统，其中，所述ATM层装置 在依赖于第二地址的定时上屏蔽作为发送请求信号的接收CLAV信号。
4. 一种ATM层装置，用于发送和接收ATM信元数据，根据通过 UTOPIA第2级接口连接到其后级并且不能接收所述ATM信元数据的后 级装置的第一地址来搜索通过UTOPIA第2级接口连接到其前级的前级装置的第二地址，并且当向所述前级装置发送第二地址时，屏蔽所述第二地 址。
5. —种ATM层装置，用于发送和接收ATM信元数据，根据通过 UTOPIA第2级接口连接到其后级并且不能接收所述ATM信元数据的后 级装置的第一地址来搜索通过UTOPIA第2级接口连接到其前级的前级装 置的第二地址，在依赖于所述第二地址的定时上将用于指示所述ATM层 装置是否能够接收ATM信元数据的接收使能信号设置为禁止级，并且向 所述前级装置发送被设置为禁止级的接收使能信号。
6. 按照权利要求5的ATM层装置，用于在依赖于第二地址的定时上 屏蔽作为发送请求信号的接收CLAV信号。
7. —种由ATM信元通信系统执行的方法，所述ATM信元通信系统 包括ATM层装置，用于处理在ATM层中的ATM信元数据；前级装 置，其通过UTOPIA第2级接口连接到所述ATM层装置的前级；以及， 多个后级装置，其通过UTOPIA第2级接口连接到所述ATM层装置的后 级，其中，从所述前级装置向所述ATM层装置和从所述ATM层装置向后 级装置发送ATM信元数据，其中所述ATM层装置具有以下步骤根据不能接收ATM信元数据的后级 装置的第一地址来搜索前级装置的第二地址，并且所述ATM层装置具有以下步骤当向前级装置发送所述第二地址 时，屏蔽所述第二地址。
8. —种由ATM信元通信系统执行的方法，所述ATM信元通信系统 包括ATM层装置，用于处理在ATM层中的ATM信元数据；前级装 置，其通过UTOPIA第2级接口连接到所述ATM层装置的前级；以及， 多个后级装置，其通过UTOPIA第2级接口连接到所述ATM层装置的后 级，其中，从所述前级装置向所述ATM层装置和从所述ATM层装置向后 级装置发送ATM信元数据，其中所述ATM层装置具有以下步骤根据不能接收ATM信元数据的后级 装置的第一地址来搜索前级装置的第二地址，所述ATM层装置具有以下步骤在依赖于所述第二地址的定时上，将用于指示所述ATM层装置是否能够接收ATM信元数据的接收使能信号设置为禁止级，并且所述ATM层装置具有以下步骤向所述前级装置发送被设置到禁止级的接收使能信号。
9.按照权利要求8的方法，其中，所述ATM层装置具有以下步骤 在依赖于第二地址的定时上屏蔽作为发送请求信号的接收CLAV信号。
全文摘要
公开了一种ATM信元数据发送控制处理，用于控制ATM信元数据的发送。用于处理在ATM层中的ATM信元数据的ATM层装置通过UTOPIA第2级接口连接了用于向ATM层装置发送ATM信元数据的前级装置，并且通过UTOPIA第2级接口连接了多个用于接收从ATM层装置发送的ATM信元数据的后级装置。所述ATM层装置根据不能接收ATM信元数据的后级装置的第一地址来搜索前级装置的第二地址，并且屏蔽所述第二地址，以便使得当所述ATM层装置向前级装置发送第二地址时所述第二地址不会被所述前级装置识别出。
文档编号H04L12/56GK101166157SQ20071018154
公开日2008年4月23日 申请日期2007年10月18日 优先权日2006年10月18日
发明者角野治 申请人:日本电气株式会社