专利名称：基于ARM7微处理器的WorldFIP主控板卡的制作方法
技术领域：
本实用新型涉及WorldFIP网络控制系统中的高级别设备，尤其涉及一种基 于ARM 7微处理器的WorldFIP主控板卡。
背景技术：
WorldFIP是以法国ALST0M公司为主推行的一种开放的现场总线实时工业控 制网络，可用于连续或断续过程的自动化控制系统。作为满足IEC现场总线标 准之一 (IEC 61158)和EN50170-3标准的WorldFIP较好地将实时性和效率要 求结合在一起。即在不影响实时通信的前提下，在同一条总线上也能传递随机 信息，为与IT技术的融合打下了坚实的基础。同时，WorldFIP总线又具有与 Internet连接的扩展性能，在国内的机车、电厂等工业领域已广泛应用。目前， 国内应用的WorldFIP总线设备都是采用进口，这样不但成本高而且兼容性不够 好，造成了资源、资金的浪费。基于以上原因我国已开始自主研发WorldFIP总 线设备。
WorldFIP主控板卡作为WorldFIP网络的最高级别设备，国内仍采用ALST0M 公司提供的WorldFIP板卡，而ALST0M公司提供的WorldFIP板卡均为通用PCI 或ISA通用接口，无法满足铁路机车车辆控制的特殊要求。国内还没有自主研 发的WorldFIP主控板卡，因此急需一种兼容性好、价格便宜并且有着自主产权 的WorldFIP主控板卡来填补国内的空白。 发明内容
本实用新型的目的在于针对现有技术的不足和国内同类产品的空白，研制 一种兼容性好、造价低、自主产权的基于ARM7微处理器的WorldFIP主控板卡。 本实用新型的技术解决手段为
一种基于ARM 7微处理器的WorldFIP主控板卡，包括WorldFIP接口电路， 它是由通讯控制器、介质冗余管理器和驱动隔离器通过总线连接构成，完成主 控板卡与现场总线的通信任务；其特征在于还包括主控器和主控器外围电路；所述的主控器为ARM 7微处理器的数据接口通过系统外总线同通讯控制器的数 据接口直接连接，主控器的控制接口通过一块可编程控制芯片CPLD与通讯控制 器的控制接口进行连接，实现主控器对通讯控制器进行控制和数据交换以及电 平配比；所述的主控器外围电路包括串行接口 RS232/RS485总线驱动器，实现 设备扩展、调试、网络初始化和程序监控等功能。
所述的通讯控制器为FULLFIP2，介质冗余管理器为FIPDUAL和驱动隔离器 为FILEDRIVE与FIFLDTR组合组件。
所述的CPLD —方面做逻辑处理功能，将主控器的控制信号进行逻辑组合对 通讯控制器进行控制，通讯控制器的返回信号也通过CPLD进行逻辑处理后发送 给主控器，另外一个方面起到了电平匹配的功能，将电平转换成通讯控制器所 满足的电平等级。
该板卡采用主控器和通讯控制器一体化设计，只需5V电源供电即可完成系 统的控制、通信功能。
所述外围电路还包括程序存储器、动态存储器、看门狗电路和实时时钟芯 片，提供硬件系统的监控功能、处理器工作时的程序存储和运行的物理介质， 以及在WorldFIP协议里面可以起到过程数据和消息的时间戳等功能。
与现有技术相比，本实用新型的优点是显而易见的，同类产品相比具有
(1) 具有高速进行大数据交换能力。
(2) 机车布线少、布线简单和故障点少等优点。
(3) 解决了 WorldFIP主控板卡主要靠从国外购买的状况，降低了使用成本。
(4) 更加利于WorldFIP微码在一个新的操作系统的移植。
图1为本实用新型的结构示意图2为本实用新型的ARM与FULLFIP2接口示意图3为本实用新型的电器连接示意图4为ARM 7及其外围电路接口电路图5为FULLFIP2的电路连接图6为FIPDUAL、 FILEDRIVE和FIFLDTR电路连接图1为本实用新型的说明书摘要附图。
图中1、主控器，2、程序存储器，3、动态存储器，4、通讯控制
器，5、介质冗余管理器，6、驱动隔离器，8、系统外总线，9、 WorldFIP 总线，10、冗余WorldFIP总线，11、 RS232/RS485总线驱动器，12、 CPLD， 13、锁存器。
具体实施方式
由图1 图6所示的基于ARM 7微处理器的WorldFIP主控板卡，包括 WorldFIP接口电路，它是由通讯控制器4、介质冗余管理器5和驱动隔离器6 通过总线连接构成，完成主控板卡与现场总线的通信任务；其特征在于还包括 主控器1和主控器外围电路；所述的主控器1为ARM 7微处理器的数据接口通 过系统外总线8同通讯控制器4的数据接口直接连接，主控器1的控制接口通 过一块可编程控制芯片CPLD 12与通讯控制器4的控制接口进行连接，实现主 控器1对通讯控制器4进行控制和数据交换以及电平配比；所述的主控器外围 电路包括串行接口 RS232/RS485总线驱动器2，实现设备扩展、调试、网络初始 化和程序监控等功能。
主控器1为ARM 7微处理器采用NET+50，这是一款基于ARM 7 TDMI内核 的纯32位高性能嵌入式RISC处理器，作为整个系统的主控单元，发出控制命 令，进行数据交换，它支持32位、24位、16位以及8位数据总线。最高主频 可以达到130MHz。采用3级指令流水线。使用单一 32位数据总线传送指令和数 据。对存储器的数据访问支持8位，16位，32位。该芯片主要有以下的特征资 源带有MII接口的完整10/100BaseT Ethernet MAC; IO个通道DMA控制器; 2个完全独立的HDLC/UART/SPI串行口； P1284/ENI/GPIO接口，共享管脚；2
个独立的27位可编程定时器；5个独立的可编程片选；支持同步的和异步外设
时序；支持所有的SRAM、 FD/ED0靈M、 SDRAM、 FLASH、 EEPROM;支持广泛的实 时操作系统，如pSOS、 VxWorks、 Nucleus、 0S9等。
其中，外围电路还包括看门狗电路，采用专门的看门狗管理芯片IMP706， 可以实现板卡的电压监视功能，具有很强的可靠性；串行通信接口或以太网通 信接口可以RS485/RS232方式进行程序监控，调试及外部设备通信；其中，S485 接口是为了给没有带WorldFIP接口的设备预留的，因为一般机车上RS485通信 接口比较多，这样就可以方便很多不具备WorldFIP接口的设备上WorldFIP网 络；RS232接口主要是用在配置WorldFIP网络上，用户可通过上层软件将配置 文件下载到板卡上可以实现WorldFIP网络初始化的配置，提高了应用的灵活性 能和便利性能。网络接口可以提供网络接口的设备上WorldFIP网络、定时器和 I/O接口等资源用于对程序的控制中。FLASH/SDRAM则作为处理器工作时的程序 存储和运行的物理介质。实时时钟芯片DS3231用于时间的存储功能，同时在 WorldFIP协议里面可以起到过程数据和消息的时间戳作用。 通信模块连接主要完成主控板卡与现场总线的通信任务。此模块主要包括 以下几个部分通信控制器FULLFIP2、介质冗余控制器件FIPDUAL、总线驱动器 件FIELDRIVE和信号隔离变压器FIELDTR。所述的通讯控制器4为FULLFIP2，介质 冗余管理器5为FIPDUAL和驱动隔离器6为FILEDRIVE与FIFLDTR组合组件。其结 构图如图l所示。现场总线通信控制器4选用FULLFIP2，它可以实现WorldFIP现 场总线绝大多数的联接和应用协议，包括数据链路层的一套周期和非周期的缓 冲传送和信息服务、具有总线仲裁功能、支持MPS应用层服务，包括提示、刷新 和同步机制。该芯片一旦配置成功，它将能独自完成相关的网络功能，并将相 关数据存入自有的存储器(Private RAM)，供用户调用，用户微处理器负责运 行应用软件。用户请求和网络事件是完全异步的，因为任何数据库的访问冲突 都由内部算法解决。为使之能够更好的完成工作FULLFIP2芯片外带的SRAM芯片 是完全由FULLFIP2自己管理的，在选择该SMM时，我们采用了访问速度等级很 高的芯片静态SRAM AS7C4096-15JI，用来暂存WorldFIP的数据信息。 由于通信控制器FULLFIP2提供的是介质非冗余结构，并不具备冗余处理功 能，为了满足铁路机车车辆控制可靠性的特殊要求，加设了 FIPDUAL用于实现 介质冗余控制。它完成如下功能自动选择通道，在用户处理器的请求下自动 禁止一个或两个通道；存储每个通道传输错误并通知用户处理器(传输错误是指 由介质冗余单元所指示的线过载、线欠载、曼彻斯特编码错误)，供应"接 收通道"数据给FULLFIP2，将寄存器传输错误提交给用户处理器，提供用于检 测的"内部循环""模式。选用FILEDRIVE组件是一组完全集成的总线驱动电 路，用来提供协议组件与现场总线隔离变压器之间的接口(这一功能也被称为 MAU介质附加单元)，其中FILEDRIVE组件集成了 1个总线驱动器、1个总线 接收器、1组传送错误检测电路、1个监视接口和l组检测接口电路。选用
FIFLDTR组件是隔离变压器。它们提供了 1个FILEDRIVE线驱动器和现场总线 物理介质之间的电隔离。与FILEDRIVE相联系的FIELDTR实现介质附加单元 (MAU)的功能。根据IEC11582 - 2 (物理层标准和服务规定)，对于3种不 同的现场总线速度(31. 25kbps、 1Mbps、 2. 5Mbps)可采用不同速率的隔离变压器， 在一般的系统中使用的是WorldFIP 1Mbps的通信速率。FIELDTR变压器均设 计成半双工模式，并满足IEC61158中关于EMC标准。由于系统设计成1Mbps的 通信速率，故协议控制芯片的时钟采用64MHz。BRQn、BGNTn、DTACKn是FULLFIP2 与ARM的握手信号；RWn是访问FULLFIP2内部寄存器的读写控制信号，CSn是 片选信号，FULLFIP2需占用ARM两个中断请求信号线，其中IRQn是FULLFIP2的 中断请求、E0C是FULLFIP2的总线仲裁周期结束中断信号；WRn和RDn分别为 FULLFIP2对其私有RAM的读写信号，74LS273对FULLFIP2的地址/数据复用信 号进行锁存，通信模块的基本原理图如图2所示。
如图2 ARM主控芯片通过一块可编程控制芯片CPLD 12和FULLFIP2连接， 该可编程芯片一方面做逻辑处理功能，将ARM芯片的控制信号进行逻辑组合对 FULLFIP2芯片进行控制，同时，FULLFIP2芯片的返回信号也通过可编程控制芯 片进行逻辑处理后送给ARM主控芯片，另外一个方面就是起到了电平匹配的功 能，将电平转换成FULLFIP2芯片所满足的电平等级。该板卡采用微处理器和通 信控制器一体化设计，外围只需提供5V电源即可完成系统的控制、通信功能。
由于WorldFIP的微码一部分被固化在FULLFIP2芯片里面， 一部分作为用 户的程序的一部分进行发布给用户使用，目的就是为了使用户基于不同的操作 系统、不同的微处理器来实现WorldFIP总线的功能。
Nucleus Plus操作系统具有良好的实时性能，而且其内核使开放源码的抢 占式多任务操作系统内核，采用软件组的方法，包括多任务调度、内存管理、 任务间通讯、任务的同步与互斥、中断管理、定时器等来支持工程的开发， WorldFIP总线的功能的实现就是在该实时操作系统内核的强大功能支持下，结 合WorldFIP微码来实现的。
由于FULLFIP2通信控制器是一种不公开机理的芯片，用户无法直接对该芯 片进行编程，对它的操作均需通过ALST0M公司提供的FDM函数来实现，FDM(FIP DEVICE MANAGER)是一套用来完成对通信控制器的管理以及它与FIPC0DE微码 交互的软件，它以函数库的形式与用户程序连接。这里使用的是FDM4.11的版
本。操作系统的移植就是如何将FDM嵌入自己的软件中。首先，FDM有一个 use—opt. h的头文件，它包含了一些与操作系统以及硬件相关的选项如pS0S、 VxWorks、 Solaris等。由于该系统是在Nucleus下开发，所以使用时需要增加 一个编译选项ftdefine FDM—WITH—Nucleus YES;同时将别的相关选项关闭。 另外，由于我们的微处理器是大开端的所以一定要将CPU大小开端的选项改为 大开端。比较重要的是需要对FDM的信号量、临界区、内存以及对硬件的底层 访问函数的改写，使用Nucleus的函数重新定义。
上层应用实现，对操作系统的底层移植完成后，就可以用FDM提供的接口 函数库进行用户应用程序的编写。用户可以实现变量和消息的处理。在程序中 使用了两个任务来分别完成变量的读写以及消息的发送过程，消息的读处理是 根据FULLFIP2内部机制来实现的，用户只需要在接收消息初始化定义的函数体 里面取出读到的消息内容即可。具体的程序过程如下
a、 在Nucleus操作系统下调用Application—Initialize ()函数进行系统资 源，任务以及信号量的定义，并将定义的中断函数和FULLFIP2内部的IRQ以及 EOC连接起来。
b、 用f dm_initialize ()禾口 fdm—initialize—network(&Soft， &Hard，如ser) 实现FDM库的初始化工作和FDM实例的创建。其中，Soft是 FDM—CONFIGURATION—SOFT的结构体，定义一些关于WorldFIP软件配置的参数， Hard是一个FDM—CONFIGURATION—HARD的结构体，主要是定义和硬件相关的一些 参数如接口地址，私有RAM的空间等。User是一个FDMJDENTIFICATION类型的 结构体，有用定义标识变量。
c、 调用fdm—valid—medium(p—Network，JffiDIUM—1—2)函数启动介质冗余的 功能，其中，p_Network是fdm—initialize—network ()函数的返回值， —MEDIUM」_2表示使用的是双介质冗余。
以上所述，仅为本实用新型较佳的具体实施方式
，但本实用新型的保护范 围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范 围内，根据本实用新型的技术方案及其发明构思加以等同替换或改变，都应涵 盖在本实用新型的保护范围之内。
权利要求1、一种基于ARM 7微处理器的WorldFIP主控板卡，包括WorldFIP接口电路，它是由通讯控制器(4)、介质冗余管理器(5)和驱动隔离器(6)通过总线连接构成，完成主控板卡与现场总线的通信任务；其特征在于还包括主控器(1)和主控器外围电路；所述的主控器(1)为ARM 7微处理器的数据接口通过系统外总线(8)同通讯控制器(4)的数据接口直接连接，主控器(1)的控制接口通过一块可编程控制芯片CPLD(12)与通讯控制器(4)的控制接口进行连接，实现主控器(1)对通讯控制器(4)进行控制和数据交换以及电平配比；所述的主控器外围电路包括串行接口RS232/RS485总线驱动器(2)，实现设备扩展、调试、网络初始化和程序监控等功能。
2、 根据权利要求1所述的基于ARM 7微处理器的WorldFIP主控板卡，其 特征在于所述的通讯控制器(4)为FULLFIP2，介质冗余管理器(5)为FIPDUAL 和驱动隔离器(6)为FILEDRIVE与FIFLDTR组合组件。
3、 根据权利要求1所述的基于ARM 7微处理器的WorldFIP主控板卡，其 特征在于该板卡将主控器(1)和通讯控制器(4)设计在一个板子上，这样只 需5V电源供电即可完成系统的控制、通信功能。
4、 根据权利要求1所述的基于ARM 7微处理器的WorldFIP主控板卡，其 特征在于所述外围电路还包括程序存储器(2)、动态存储器(3)、看门狗电路 和实时时钟芯片，提供硬件系统的监控功能、处理器工作时的程序存储和运行 的物理介质，以及在WorldFIP协议里面可以起到过程数据和消息的时间戳等功
专利摘要本实用新型公开了一种基于ARM 7微处理器的WorldFIP主控板卡，包括WorldFIP接口电路，它是由通讯控制器、介质冗余管理器和驱动隔离器通过总线连接构成，完成主控板卡与现场总线的通信任务；其特征在于还包括主控器和主控器外围电路；主控器为ARM 7微处理器的数据接口通过系统外总线同通讯控制器的数据接口直接连接，主控器的控制接口通过一块可编程控制芯片CPLD与通讯控制器的控制接口进行连接，实现主控器对通讯控制器进行控制和数据交换以及电平配比；主控器外围电路包括串行接口RS232/RS485总线驱动器。该板卡具有兼容性好、造价低等特点，适宜在WorldFIP网络控制系统中应用。
文档编号H04L12/28GK201178422SQ20072001244
公开日2009年1月7日 申请日期2007年5月30日 优先权日2007年5月30日
发明者涛 吴, 李时智, 李砾工, 马晨普 申请人:中国北车股份有限公司