专利名称：视频处理电路和具有该电路的电视机的制作方法
技术领域：
本实用新型涉及一种视频处理电路，更具体的涉及一种用于电视的视频处 理电路。
技术背景随着电子科技的发展，电子设备的功能也越来越强大。以电视机为例，以 前的电视机只是为了满足用户收看电视节目的要求，功能比较单一。现在随着 人们生活水平的日益提高，用户对电视机的要求也越来越高，具有暂停、录像 功能，以及能够播放各种硬盘文件的电视机都不断的被生产出来。对于具有这 些附加功能的电视机，大多需要将接收到的模拟电视信号转化成数字信号进行 处理，例如录像等等。对于这些将接收到的模拟电视信号转化成数字信号进行 处理的电视机来说，解码后的视频信号一般都会被一分为二做两种处理， 一路 信号被输送至主处理器进行去交织处理和视频转换处理，然后送显示装置显示，另一路信号纟皮输送至数字编码器进行数字视频编码(例如MPEG-2格式)，编码 好的数字视频一皮输送至后续电路进行其他处理，例如存储、通过视频输出接口 输出给其它设备等等。大多数的电视机在进行上述处理时，都是直接将解码后的视频信号直接分 成两路，分别输送至主处理器和数字编码器，然而由于解码后的视频信号一般 具有比较高的频率，纟皮分成的两路信号之间可能互相有一些干扰。以ITU656 信号为例，ITU656信号的在板级的传输中的路径不宜过长， 一旦传输距离比较 长，会引起阻抗匹配以及EMI的问题，而且，用ITU656信号驱动两个器件，出 现的信号反射以及干扰即使通过仿真也难以去除。因此，本领域孜待一种解决 两路视频信号相互千扰的解决办法。实用新型内容为了解决上述问题，本实用新型提供了一种视频处理电路，该电路不仅实 现了才莫拟电视信号的解码和将解码后的视频信号进行一分为二的处理，而且还 解决了两路视频信号互相干扰的问题。具体的，本实用新型的视频处理电路包括视频解码器、视频信号处理器、 数字编码器和至少一个隔离緩沖电路，所述视频编码器至少通过一个隔离缓沖 电路连接所述视频信号处理器或所述数字编码器。上述视频编码器可以一方面通过一个隔离緩冲电路连接所述视频信号处理 器，另一方面与所述数字编码器直接连接。上述视频编码器也可以一方面通过一个隔离緩冲电路连接所述数字编码 器，另一方面与所述视频信号处理器直接连接。上述视频编码器可以通过第一隔离緩沖电路连接所述数字编码器，通过第 二隔离緩冲电路连接所述视频信号处理器。上述隔离緩冲电路可以为数字锁存器。进一步的，本实用新型还提供了一种电视机，包括视频解码器、视频信号 处理器、数字编码器和至少一个隔离缓冲电路，所述视频编码器至少通过一个 隔离緩冲电路连接所述视频信号处理器或所述数字编码器。上述视频编码器可以一方面通过一个隔离緩冲电路连接所述视频信号处理 器，另一方面与所述数字编码器直接连接。上述视频编码器也可以一方面通过一个隔离緩冲电路连接所述数字编码 器，另一方面与所述视频信号处理器直接连接。上述视频编码器可以通过第一隔离緩冲电路连接所述数字编码器，通过第 二隔离緩冲电路连接所述视频信号处理器。上述隔离緩沖电路可以为数字锁存器。本实用新型的视频处理电路不仅实现了模拟电视信号的解码和将解码后的 视频信号进行一分为二的处理，而且还解决了两路视频信号互相干扰的问题。
图1所示为一个电视^几的示意图。图2所示为一种现有的视频处理电路的原理图。 图3所示为一种本实用新型的视频处理电路的原理图。 图4所示为一种本实用新型的隔离緩冲电路的电路图。 图5所示为另一种本实用新型的视频处理电路的原理图。
具体实施方式
以下结合附图和具体实施方式
对本实用新型做进一步详细的说明。 图1所示为一个电视机的示意图。电视机100包括显示屏130、高频头(图 中未示出)以及视频处理电路(图中未示出)。视频处理电路包括视频解码器， 视频信号处理器和数字编码器。高频头用于接收^t拟电视信号并将其传送给视 频解码器，视频解码器对接收到的模拟电视信号进行解码，解码后的视频信号 被分为两路， 一路信号被输送至视频信号处理器进行去交织处理和视频转换处 理，然后送显示屏13G显示，另一路信号一皮输送至数字编码器进行数字视频编 码(例如MPEG-2格式)，编码好的数字视频被输送至后续电路进行其他数字处 理。图2所示为一种现有的视频处理电路的原理图。如图所示，视频处理电路 包括视频解码器110，视频信号处理器120和数字编码器140。为了描述方便， 图中也示出了与视频处理电路相关的显示屏130和数字处理电路150。视频解 码器IIO对接收到的模拟电视信号进行解码，解码后的视频信号被分为两路， 一路信号被输送至视频信号处理器120进行去交织处理和视频转换处理，然后 送显示屏130显示，另一路信号被输送至数字编码器140进行数字视频编码(例 如MPEG-2格式)，编码好的数字视频一皮输送至数字处理电路150进行其他数字 处理。以ITU656信号为例，在^L频处理电^^的处理中，标清信号经过^L频解码 器110之后被处理为ITU656信号，然后传送给视频信号处理器120继续进行去交织和视频转换处理。这里的视频解码器110可以是多种视频解码芯片中的一种(例如型号为TW9919、 TVP5147、 SAA7119的芯片等等)，型号不限。视 频解码之后的ITU656信号除了一皮传送给视频信号处理器120继续进行去交织 和视频转换处理之外，还要一皮传送给数字编码器140进行数字编码。这里的数 字编码器140可以是多种数字编码芯片中的一种(例如型号为MB86391的数 字编码芯片，或者是Qpixel公司的Q201芯片等等)。从图中可以看出在ITU656 环节的传输至关重要，数字信号的终端的反射会影响总线上的数据建立和保持 时间，造成传输数据错误，影响图像质量，同时反射的谐波会引起EMI问题。图3所示为一种本实用新型的一见频处理电if各的原理图。和图2所示的^f见频 处理电if各不同，本实用新型的视频处理电路除了包括视频解码器110，视频信 号处理器120和数字编码器140之外，还包括一个隔离緩沖电路200。为了描 述方便，图中也示出了与视频处理电路相关的显示屏130和数字处理电路150。 如图所示，视频解码器IIO对接收到的才莫拟电视信号进行解码，解码后的视频 信号^l皮分为两路， 一路信号:l皮输送至视频信号处理器120进行去交织处理和视 频转换处理，然后送显示屏130显示，另 一路信号则被输送至隔离緩沖电路200, 经过隔离緩冲电路200的中继处理，该路信号被输送至数字编码器140进行数 字视频编码，编码好的数字视频一皮输送至数字处理电路150进行其他数字处理。同样以ITU656信号为例，视频解码器110解码出来的ITU656信号被一分 为二之后，有一路信号不再直接输送至数字编码器140，而是经过隔离緩冲电 路200输送给数字编码器140。另 一路ITU656信号则一皮直接输送给视频信号处 理器120继续进行去交织和视频转换处理。由于隔离緩沖电路200的加入，输 送给数字编码器140的ITU656信号产生的反射会被隔离緩冲电路200隔离， 不会影响到输送给视频信号处理器120的信号，因而不会产生干扰。同样，输 送至视频信号处理器120的ITU656信号的反射也会被隔离緩冲电路200隔离， 不会影响到输送给数字编码器140的信号。这样，输送到视频信号处理器120 和数字编码器140的信号反射都不会影响到总线上的数据建立和保持时间，避免了传输数据出现错误错误，因而不会影响到影响图像质量，也不会因为反射的谐波而引起EMI问题。本实用新型的隔离緩沖电路200可以是一个数字锁存器，例如可以在市场 上购买到的型号为P13B3861以及74HC244/74HC245等型号的甚片，也可以是 一种可编程器件，例如经过编程的FPGA、 CPLD等等。同样以ITU656信号为 例，图4示出了一种本实用新型的隔离缓冲电路的电路图，以P13B3861芯片 为例对本实用新型的隔离緩沖电路进行了说明。如图所示，P13B3861芯片包括输入端和输出端以及若千个控制端，输入端 包括八路信号输入和一路时钟输入，输出端也包括八路信号输出和一^^时钟输 出。正常工作时，控制端的输入控制P13B3861芯片输入端和输出端接通，视 频解码器解码输出的ITU656信号连接在P13B3861芯片的输入端，P13B3861 芯片的输出端输出同样的ITU656信号，同样的ITU656信号被输送给数字编码 器140。图5所示为另一种本实用新型的^L频处理电^^的原理图。和图3所示的实 施例不同，图5所示的视频处理电路的隔离缓冲电路200连接在视频解码器110 和视频信号处理器120之间，而不是连接在视频解码器110和数字编码器140 之间。虽然连接方式不同，但是其原理与图3所示的视频处理电路的原理相同， 这里不再详细i兌明。除了图3和图5所示的实施例之外，本实用新型的视频处理电路还可以包 括两个隔离緩沖电路200,分别连接在视频解码器110和视频信号处理器120 之间，以及视频解码器110和数字编码器140之间。当然，上述说明并非是对本实用新型的限制，本实用新型也并不仅限于上 述举例，本技术领域的普通技术人员在本实用新型的实质范围内所做出的变化、 改型、添加或替换，也应属于本实用新型的保护范围。
权利要求1、一种视频处理电路，包括视频解码器、视频信号处理器和数字编码器，其特征在于所述视频处理电路还包括至少一个隔离缓冲电路，所述视频编码器至少通过一个隔离缓冲电路连接所述视频信号处理器或所述数字编码器。
2、 根据权利要求1所述的视频处理电路，其特征在于所述视频编码器通 过一个隔离緩冲电路连接所述视频信号处理器，所述视频编码器与所述数字编 码器直接连接。
3、 根据权利要求1所述的视频处理电路，其特征在于所述视频编码器通 过一个隔离緩沖电路连接所述数字编码器，所述视频编码器与所述视频信号处 理器直接连接。
4、 根据权利要求1所述的视频处理电路，其特征在于所述视频编码器通 过第一隔离緩沖电路连接所述数字编码器，所述视频编码器通过第二隔离緩沖 电路连接所述视频信号处理器。
5、 根据权利要求l-4任一所述的视频处理电路，其特征在于所述隔离緩 沖电路为数字锁存器。
6、 一种电视机，包括视频解码器、视频信号处理器、数字编码器，其特征 在于所述电视机还包括至少一个隔离緩冲电路，所述视频编码器至少通过一 个隔离緩沖电路连接所述视频信号处理器或所述数字编码器。
7、 根据权利要求6所述的电视机，其特征在于所述视频编码器通过一个 隔离緩冲电路连接所述视频信号处理器，所述视频编码器与所述数字编码器直 接连接。
8、 根据权利要求6所述的电视机，其特征在于所述视频编码器通过一个 隔离緩冲电路连接所述数字编码器，所述视频编码器与所述视频信号处理器直 接连接。
9、 根据权利要求6所述的电视机，其特征在于所述视频编码器通过第一隔离緩冲电路连接所述数字编码器，所述视频编码器通过第二隔离緩沖电路连 接所述^L频信号处理器。
10、根据权利要求6-9任一所述的电视机，其特征在于所述隔离缓沖电 路为数字锁存器。
专利摘要本实用新型提供了一种视频处理电路，包括视频解码器、视频信号处理器、数字编码器和至少一个隔离缓冲电路，所述视频编码器至少通过一个隔离缓冲电路连接所述视频信号处理器或所述数字编码器。本实用新型的视频处理电路不仅实现了模拟电视信号的解码和将解码后的视频信号进行一分为二的处理，而且还解决了两路视频信号互相干扰的问题。
文档编号H04N5/44GK201118726SQ20072002937
公开日2008年9月17日 申请日期2007年10月19日 优先权日2007年10月19日
发明者邢胜春, 郑华磊 申请人:青岛海信电器股份有限公司