专利名称：伪卫星基带信号生成器的制作方法
技术领域：
本实用新型涉及电子技术领域的信号发送设备，尤旨一种利用现代科技手段，用于产生和控制类似于全球卫星定位系统GPS (Global Positiong System)卫星信号格式的伪卫星信号的中频信 号，用于卫星信号模拟和实现伪卫星定位等多项应用的装置。
背景技术：
伪卫星顾名思义是一个卫星模拟装置，它的主要功能是模拟卫 星，在这里是模拟GPS卫星，发射和GPS信号格式一模一样的卫星 导航信号。伪卫星的出现并不算晚，在美国GPS系统尚未建设完成 前，就使用伪卫星进行GPS的模拟试验。近年来，世界各国有不少 针对伪卫星的研究，韩国和芬兰都有较成熟的伪卫星组网系统。我 国也有不少对伪卫星的研究，大多数是使用1 2个伪卫星实现卫星 导航系统的区域增强。而国内伪卫星本体的实现并没有成熟的产品，国内外使用伪卫 星一般依赖进口国外一二家公司的产品。发明内容为了克服上述不足之处，本实用新型的主要目的旨在提供一种 通过基带信号生成和控制逻辑电路机构，完成伪卫星基带信号的实 现和控制机构，既能方便操作者在计算机上灵活控制伪卫星信号的 产生，又能运行各项参数的伪卫星基带信号生成器。本实用新型要解决的技术问题是主要解决如何将整个系统核心集成在一块现场可编程门阵列FPGA ( Field Programmable Gate Array)芯片中问题；解决如何实现特定逻辑功能的数字电路来实现 CA码生成、导航电文输出以及直接数字频率合成器DDS (Direct Digital Synthesis)的载波输出问题，解决如何将解码上位机的命 令并且根据该命令实现复杂控制功能等有关技术问题。本实用新型解决其技术问题所采用的技术方案是该装置由可编 程门阵列、总线、接口、天线、逻辑电路、反相器、寄存器、存储器、 时钟管理器、延时控制器、数字频率合成器、中断记录器及D/A转换 器等部件组成，该装置至少包括现场可编程门阵列FPGA、串行接口、边界扫描接口、存储器芯片、 75M晶振时钟输入、20.46M高稳时钟输入、数模转换和中频信号模块， 并集成四路独立的伪卫星信号通道，逻辑功能的数字电路和嵌入式软 核组成一个嵌入式片上系统，整个系统核心集成在一块现场可编程门 阵列FPGA芯片中，软核和四路伪卫星外设一起组合为一基带信号生成 器；其中-一现场可编程门阵列FPGA模块的输入端分别与75M晶振时钟输入 和20.46M高稳时钟输入模块的输出端相连接，现场可编程门阵列FPGA 模块的输出端分别与数模转换模块中的数模转换A、数模转换B、数模 转换C和数模转换D的输入端相互并行连接；数模转换A、数模转换B、数模转换C和数模转换D的输出端分别与 中频信号模块中的中频信号A、中频信号B、中频信号C中频信号D的输 入端相互并行连接；一串行接口通过芯片的接收、发送端口与现场可编程门阵列FPGA 模块的对应端口相连接；一边界扫描接口通过接口与现场可编程门阵列FPGA模块的相应端口相连接；8一存储器芯片的输入输出端通过总线分别与现场可编程门阵列FPGA模块的输出输入端相互连接；一现场可编程门阵列FPGA模块主要由microblaze嵌入式处理 器软核、伪卫星核心逻辑电路、数字时钟管理器A、数字时钟管理 器B、中断控制器、串口控制模块和内存控制器组成，该现场可编 程门阵列FPGA内部资源的数字时钟管理器DCM ( Digital Clock Manager )的时钟信号直接传递到microblaze嵌入式处理器软核模 块的相应端口；伪卫星核心逻辑电路的逻辑信号分别传递到 microblaze嵌入式处理器软核模块的各相应端口 ；一数字时钟管理器A的输出信号传递到microblaze嵌入式处理 器软核的输入端，75M晶振时钟输入信号传递到数字时钟管理器A 的输入端；一数字时钟管理器B的输出信号传递到伪卫星核心逻辑电路中 的时钟及伪卫星管理模块的输入端，20. 46M高稳时钟输入信号传递 到数字时钟管理器B的输入端；一中断控制器输出的中断信号传递到microblaze嵌入式处理 器软核的输入端，串口控制模块的输出中断信号O传递到中断控制 器的输入端，伪卫星核心逻辑电路中的时钟及伪卫星管理模块的输 出中断信号1传递到中断控制器的输入端；一串口控制模块的输入输出端与串行接口模块的相应端口相连 接，接收来自上位机的控制命令，接收到命令后会发出中断信号O， 串口控制模块的输出端传递发送信号，串口控制模块的输出输入端 通过片上外设总线分别与microblaze嵌入式处理器软核模块的相 应端口相连接；一内存控制器的输入输出端通过本地存储器总线与microblaze 嵌入式处理器软核的相应端口相连接。所述的伪卫星基带信号生成器的伪卫星核心逻辑电路中设有伪 卫星外设和时钟及伪卫星管理模块，该伪卫星核心逻辑电路的输入输出端通过片上外设总线分别与microblaze嵌入式处理器软核模块的 相应端口相连接；伪卫星核心逻辑电路的输出端通过片上外设总线与 数模转换芯片的输入端相互连接,其中-一伪卫星外设分别由四路独立的伪卫星外设A、伪卫星外设B、伪 卫星外设C和伪卫星外设D组成，该伪卫星外设的输出端通过片上外设 总线与数模转换芯片的输入端相互连接；一时钟及伪卫星管理模块输出端的伪随机码时钟、导航电文时 钟和数字频率合成器时钟时钟信号分别传递到四路独立的伪卫星外 设A、伪卫星外设B、伪卫星外设C和伪卫星外设D的各输入端；时 钟及伪卫星管理模块输出端的复位和启动两个控制信号分别传递到 四路独立伪卫星外设的公用信号端上。所述的伪卫星基带信号生成器的伪卫星外设设有不同基地址形 成的四路独立伪卫星结构，每一路独立伪卫星结构的伪卫星外设至少 包括CA码选择生成器、导航电文移位器、数字频率合成器载波生成 器、CA码选择寄存器和导航电文寄存器，其中CA码选择生成器的输入端分别与CA码选择寄存器和伪随机码 时钟信号的输出端相互连接；导航电文移位器的输入端分别与导航 电文寄存器和导航电文时钟信号的输出端相互连接；数字频率合成 器载波生成器的输入端与数字频率合成器时钟信号的输出端相互连 接；CA码选择寄存器和导航电文寄存器对应为不同的偏移地址；CA码选择生成器和数字频率合成器载波生成器之间的公用信 号连接线与启动控制信号端相互连接；CA码选择生成器、导航电文 移位器和数字频率合成器载波生成器的公用信号连接线与复位控制 信号端相互连接；CA码选择生成器和导航电文移位器的输出端经由模二和运算 模块连接后，再与二进制相移键控调制模块的输入端相连接；数字 频率合成器载波生成器的输出端与二进制相移键控调制模块的输入 端相连接；二进制相移键控调制模块的输出时钟信号一路为数模转换时钟0，另一路经由反相器输出，为数模转换时钟l，两路时钟信 号和二进制相移键控调制模块输出的12位数模转换数据分别输出 至数模转换芯片的相应输入端；一导航电文移位器输出的中断请求信号传递到时钟及伪卫星管 理模块的输入端。所述的伪卫星基带信号生成器的时钟及伪卫星管理模块设有四 个伪卫星外设时钟控制逻辑模块，分别对应四个伪卫星外设，每个 伪卫星外设时钟控制逻辑设有一组延时控制寄存器和延时量寄存 器、载波频率延时控制器和各分频器；所述时钟及伪卫星管理模块 至少包括三路信号第一路设有启动和命令寄存器模块，启动和命令寄存器由 microblaze嵌入式处理器软核通过片上外设总线输入读写信号，启 动和命令寄存器的输出信号据写入的命令字不同，分别传送出启动 和复位的信号，该启动和复位的信号分别连接到四个伪卫星外设的 公用信号连接线；第二路设有伪卫星外设时钟控制逻辑模块；第三路设有中断记录器模块，该模块分别收集四个伪卫星的中 断输入信号，中断请求信号传递到中断记录器的输入端，收集齐之 后，该中断记录器的输出信号为中断信号1。所述的伪卫星基带信号生成器的每个伪卫星外设时钟控制逻辑 模块至少设有伪卫星外设A延时控制寄存器、伪卫星外设A延时量 寄存器、载波频率延时控制器、80分频和20460分频模块，其中一组伪卫星外设A延时控制寄存器和伪卫星外设A延时量寄存 器的输出信号分别传递到载波频率延时控制器的输入端，81. 84M高 稳时钟的输入信号传递到载波频率延时控制器的输入端；载波频率 延时控制器的输出信号分别通过80分频和20460分频模块的计数器 分频分路传递出伪卫星外设所需的数字频率合成器时钟、导航电文 时钟和伪随机码时钟三种时钟信号。本实用新型的有益效果是该装置实现了一种低成本、较高精 度、控制灵活、使用方便的伪卫星基带信号生成器；其输出信号除 了载波为10. 23M中频外，格式、内容和GPS信号一致；将输出信号 上变频至1575. 42M的GPS载波频率，即可通过天线发射，和GPS 信号完全一致；整个系统核心集成在一块FPGA芯片中，节省了伪卫 星硬件的开销，研制时间和费用，提高了可靠性和可控性，非常适 合伪卫星室内定位研究以及作为卫星导航技术研究的信号源；具有 方便灵活、控制简捷有效等优点。
以下结合附图和实施例对本实用新型进一步说明。 附图1为本实用新型整体结构方框示意图；附图2为本实用新型现场可编程门阵列核心的主要结构示意图;附图3为本实用新型伪卫星外设模块结构示意图；附图4为本实用新型时钟及伪卫星管理模块结构示意图；附图中标号说明-1一现场可编程门阵列FPGA2— 串行接口；3— 边界扫描接口； 4一存储器芯片；5— 75M晶振时钟输入；6— 20. 46M高稳时钟输入;7— 数模转换；71— 数模转换A72— 数模转换B73— 数模转换C74— 数模转换D1402 140314一时钟及伪卫星管理模块; 141一复位；142— 启动；143— 伪随机码时钟； 144一导航电文时钟； 145—数字频率合成器时钟;146—中断请求信号； 1401—启动和命令寄存器； 伪卫星外设A延时控制寄存器; 一伪卫星外设A延时量寄存器; 1404—中断记录器；8—中频信号； 81 —中频信号A;82— 中频信号B;83— 中频信号C84— 中频信号D;1405— 载波频率延时控制器；1406— 80分频；1407— 20460分频；15— 数字时钟管理器A;16— 数字时钟管理器B;11—microblaze嵌入式处理器软核；17—中断控制器；12— 片上外设总线；13— 伪卫星外设；131— 伪卫星外设A132— 伪卫星外设B133— 伪卫星外设C134— 伪卫星外设D1301— CA码选择生成器；1302— 导航电文移位器；1303— 数字频率合成器载波生成器;1304— 模二和；1305— 反相器；1306— 二进制相移键控调制；1307— CA码选择寄存器；1308— 导航电文寄存器；18—串口控制模块； 19一本地存储器总线； 20—内存控制器； 30—伪卫星核心逻辑电路； 140—伪卫星外设时钟控制逻辑；具体实施方式
请参阅附图l、 2、 3、 4所示，本实用新型由可编程门阵列、总线、接口、天线、逻辑电路、反相器、寄存器、存储器、时钟管理器、延时控制器、数字频率合成器、中断记录器及D/A转换器等部件组成， 该装置至少包括-现场可编程门阵列FPGA1、串行接口2、边界扫描接口3、存储器 芯片4、 75M晶振时钟输入5、 20.46M高稳时钟输入6、数模转换7和中 频信号8模块，并集成四路独立的伪卫星信号通道，逻辑功能的数字 电路和嵌入式软核组成一个嵌入式片上系统，整个系统核心集成在一 块现场可编程门阵列FPGA1芯片中，软核和四路伪卫星外设一起组合 为一基带信号生成器；其中一现场可编程门阵列FPGA1模块的输入端分别与75M晶振时钟输 入5和20.46M高稳时钟输入6模块的输出端相连接，现场可编程门阵列 FPGA1模块的输出端分别与数模转换7模块中的数模转换A71、数模转 换B72、数模转换C73和数模转换D74的输入端相互并行连接；数模转换A71、数模转换B72、数模转换C73和数模转换D74的输出 端分别与中频信号8模块中的中频信号A81、中频信号B82、中频信号 C83中频信号D84的输入端相互并行连接；一串行接口2通过芯片的接收、发送端口与现场可编程门阵列 FPGA1模块的对应端口相连接；一边界扫描接口3通过接口与现场可编程门阵列FPGA1模块的相 应端口相连接；一存储器芯片4的输入输出端通过总线分别与现场可编程门阵列 FPGA1模块的输出输入端相互连接；一现场可编程门阵列FPGAl模块主要由microblaze嵌入式处理器 软核ll、伪卫星核心逻辑电路30、数字时钟管理器A15、数字时钟管 理器B16、中断控制器17、串口控制模块18和内存控制器20组成，该 现场可编程门阵列FPGA1内部资源的数字时钟管理器DCM的时钟信号 直接传递到microblaze嵌入式处理器软核ll模块的相应端口；伪卫星 核心逻辑电路30的逻辑信号分别传递到microblaze嵌入式处理器软核ll模块的各相应端口；一数字时钟管理器A15的输出信号传递到microblaze嵌入式处理器软核11的输入端，75M晶振时钟输入5信号传递到数字时钟管 理器A15的输入端；一数字时钟管理器B16的输出信号传递到伪卫星核心逻辑电路 30中的时钟及伪卫星管理模块14的输入端，20. 46M高稳时钟输入 6信号传递到数字时钟管理器B16的输入端；一中断控制器17输出的中断信号传递到microblaze嵌入式 处理器软核11的输入端，串口控制模块18的输出中断信号0传递 到中断控制器17的输入端，伪卫星核心逻辑电路30中的时钟及伪 卫星管理模块14的输出中断信号1传递到中断控制器17的输入端；一串口控制模块18的输入输出端与串行接口2模块的相应端口 相连接，接收来自上位机的控制命令，接收到命令后会发出中断信 号0，串口控制模块18的输出端传递发送信号，串口控制模块18 的输出输入端通过片上外设总线12分别与microblaze嵌入式处理 器软核11模块的相应端口相连接；一内存控制器2 0的输入输出端通过本地存储器总线19与 microblaze嵌入式处理器软核ll的相应端口相连接。所述的伪卫星基带信号生成器的伪卫星核心逻辑电路30中设有 伪卫星外设13和时钟及伪卫星管理模块14，该伪卫星核心逻辑电路30 的输入输出端通过片上外设总线12分别与microblaze嵌入式处理器 软核ll模块的相应端口相连接；伪卫星核心逻辑电路30的输出端通过 片上外设总线12与数模转换芯片的输入端相互连接，其中一伪卫星外设13分别由四路独立的伪卫星外设A131、伪卫星外设 B132、伪卫星外设C133和伪卫星外设D134组成，该伪卫星外设13的输 出端通过片上外设总线12与数模转换芯片的输入端相互连接；一时钟及伪卫星管理模块14输出端的伪随机码时钟143、导航 电文时钟144和数字频率合成器时钟145时钟信号分别传递到四路 独立的伪卫星外设A131、伪卫星外设B132、伪卫星外设C133和伪 卫星外设D134的各输入端；时钟及伪卫星管理模块14输出端的复位141和启动142两个控制信号分别传递到四路独立伪卫星外设13的公用信号端上。所述的伪卫星基带信号生成器的伪卫星外设13设有不同基地址 形成的四路独立伪卫星结构，每一路独立伪卫星结构的伪卫星外设13 至少包括CA码选择生成器1301、导航电文移位器1302、数字频率合 成器载波生成器1303、 CA码选择寄存器1307和导航电文寄存器1308， 其中CA码选择生成器1301的输入端分别与CA码选择寄存器1307 和伪随机码时钟143信号的输出端相互连接；导航电文移位器1302 的输入端分别与导航电文寄存器1308和导航电文时钟144信号的输 出端相互连接；数字频率合成器载波生成器1303的输入端与数字频 率合成器时钟145信号的输出端相互连接；CA码选择寄存器1307 和导航电文寄存器1308对应为不同的偏移地址；CA码选择生成器1301和数字频率合成器载波生成器1303之间 的公用信号连接线与启动142控制信号端相互连接；CA码选择生成 器1301、导航电文移位器1302和数字频率合成器载波生成器1303 的公用信号连接线与复位141控制信号端相互连接；CA码选择生成器1301和导航电文移位器1302的输出端经由模 二和1304运算模块连接后，再与二进制相移键控调制1306模块的 输入端相连接；数字频率合成器载波生成器1303的输出端与二进制 相移键控调制1306模块的输入端相连接；二进制相移键控调制1306 模块的输出时钟信号一路为数模转换时钟0，另一路经由反相器 1305输出，为数模转换时钟l，两路时钟信号和二进制相移键控调 制1306模块输出的12位数模转换数据分别输出至数模转换芯片的 相应输入端；一导航电文移位器1302输出的中断请求信号146传递到时钟及 伪卫星管理模块14的输入端。所述的伪卫星基带信号生成器的时钟及伪卫星管理模块14设 有四个伪卫星外设时钟控制逻辑140模块，分别对应四个伪卫星外 设13，每个伪卫星外设时钟控制逻辑140设有一组延时控制寄存器 和延时量寄存器、载波频率延时控制器和各分频器；所述时钟及伪 卫星管理模块14至少包括三路信号第一路设有启动和命令寄存器1401模块，启动和命令寄存器 1401由microblaze嵌入式处理器软核11通过片上外设总线12输 入读写信号，启动和命令寄存器1401的输出信号据写入的命令字不 同，分别传送出启动142和复位141的信号，该启动142和复位141 的信号分别连接到四个伪卫星外设13的公用信号连接线；第二路设有伪卫星外设时钟控制逻辑140模块；第三路设有中断记录器1404模块，该模块分别收集四个伪卫星 的中断输入信号，中断请求信号146传递到中断记录器1404的输入 端，收集齐之后，该中断记录器1404的输出信号为中断信号1。所述的伪卫星基带信号生成器的每个伪卫星外设时钟控制逻辑 140模块至少设有伪卫星外设A延时控制寄存器1402、伪卫星外设 A延时量寄存器1403、载波频率延时控制器1405、 80分频1406和 20460分频1407模块，其中一组伪卫星外设A延时控制寄存器1402和伪卫星外设A延时量 寄存器1403的输出信号分别传递到载波频率延时控制器1405的输 入端，81.84M高稳时钟的输入信号传递到载波频率延时控制器1405 的输入端；载波频率延时控制器1405的输出信号分别通过80分频 1406和20460分频1407模块的计数器分频分路传递出伪卫星外设 13所需的数字频率合成器时钟145、导航电文时钟144和伪随机码 时钟143三种时钟信号。 本实用新型的工作原理和系统特点如下本实用新型主要完成了伪卫星基带信号的实现和控制机构；本 实用新型内置CA码发生器、导航电文移位器、DDS载波生成器等基带信号生成和控制逻辑电路，并有嵌入式CPU和RS232串行接口， 方便操作者在计算机上灵活控制伪卫星信号的产生和运行以及各项 参数。本实用新型实现了一种低成本、较高精度、控制灵活、使用方 便的伪卫星基带信号生成器。其输出信号除了载波为10.23M中频 外，格式、内容和GPS信号一致。将输出信号上变频至1575.42M 的GPS载波频率，即可通过天线发射，和GPS信号完全一致。它提 供了导航电文的注入、CA码选择、信号时延控制等功能，并且集成 了四路独立的伪卫星信号通道，方便伪卫星组网或者单体的研究应 用。整个系统核心集成在一块FPGA芯片中，节省了伪卫星硬件的开 销，研制时间和费用，提高了可靠性和可控性，非常适合伪卫星室 内定位研究以及作为卫星导航技术研究的信号源。本实用新型伪卫星基带信号生成器的核心是在一块Xilinx公司 的FPGA芯片中实现的嵌入式系统再加上一些必要的外围电路构成 伪卫星的基带信号生成器。一般FPGA芯片是用来实现特定逻辑功能 的数字电路，复杂的控制功能则由MCU来完成。而伪卫星基带信号 生成器既需要实现特定逻辑功能的数字电路来实现CA码生成、导航 电文输出以及DDS载波输出，又需要解码上位机的命令并且根据该 命令实现复杂控制。因此通常的电路设计需要FPGA+MCU来实现。而 XILINX的spartanIII以上系列的FPGA芯片都支持嵌入式软核 microblaze，因此可以将特定逻辑功能的数字电路和嵌入式软核组 成一个嵌入式片上系统S0C (System on a Chip)在一块FPGA芯 片中实现。这样做的好处是首先节省了伪卫星硬件的开销，去掉了 MCU 芯片以及其复杂的外围电路，并将多颗硬件结构相同的伪卫星在一 块电路上实现，大大节省了研制时间和费用，降低了不可靠性。此 外，由于伪卫星在系统中是需要受主控站控制的，因此伪卫星需要 有硬件通讯接口和通讯线路，多颗伪卫星如果分别实现，那么在通讯线路建设中还需要考虑多址通讯方案，这样势必增加通讯系统的 硬件开销及难度。另外，伪卫星系统的同步是一个重要的问题，将 多颗伪卫星信号的基带部分做在一起，更方便控制。最后，由于系统是在一片FPGA芯片内部实现，要修改系统或增减功能时方便灵 活，不用重新设计电路制板。请参阅附图l、 2所示，本实用新型总体结构为 从伪卫星基带信号生成器的主要结构可以看出硬件的电路结构 较普通，外围器件都是一些常用器件，普通的FPGA (现场可编程门 阵列)开发板都能满足要求，这使得伪卫星基带信号生成器更易于 实现。伪卫星基带信号生成器的核心部分都在FPGA(现场可编程门 阵列)芯片内部实现，主要结构如图2所示，是一个以microblaze 软核为控制核心的嵌入式片上系统。利用Xilinx的嵌入式开发套件EDK (Embedded Development Kit) 软件可以方便的自定义microblaze的片上系统，图2中的内存控制 器、串口控制模块以及中断控制器都是现成的IP核，可以直接添加。 数字时钟管理器又叫DCM是FPGA的内部资源，而时钟及伪卫星管理 模块和4个伪卫星外设则是专门设计的逻辑电路，作为外设和 microblaze通过片上夕卜设总线OPB (On-chip Peripheral Bus)总 线连接。内存控制器用于microblaze读取片外内存，作为指令和数据存 储器；它和micro blaze用本地存储器总线LMB(Local Memory Bus ) 连接。串口控制模块用于接收来自上位机的控制命令。当接收到命 令后会发出中断信号0。 DCM (数字时钟管理器)是FPGA时钟处理 资源，本系统使用了两个DCM (数字时钟管理器)， 一个用来为 microblaze提供处理器时钟， 一个接收20. 46M的高稳时钟输入并 将其4倍频提供给时钟及伪卫星管理模块用来为伪卫星外设产生伪 随机码、导航电文以及数字频率合成器的时钟。伪卫星外设被作成模块化的外设，可以灵活的增减，本系统集成了 4路伪卫星。每个伪卫星都通过0PB (片上外设总线)总线和 microblaze相连，用来传递导航电文和设置CA码选择。在运行过 程中的控制主要由时钟及伪卫星管理模块来完成，时钟及伪卫星管 理模块分别为四个伪卫星外设提供三种时钟信号。而复位和启动两 个控制信号则是四个伪卫星外设公用的，这样能保证，四颗伪卫星 的同步启动。每颗伪卫星在发送完30位的导航电文后会产生一个中 断请求，时钟及伪卫星管理模块收集完四颗伪卫星的中断请求后， 会产生一个中断信号1。中断控制器根据优先级管理中断信号0和中断信号1保证每个 中断信号都能得到及时处理。伪卫星核心逻辑电路设计30伪卫星核心逻辑电路包括图2中所示的"伪卫星外设"模块以 及"时钟及伪卫星管理"模块。"伪卫星外设"模块以及"时钟及伪卫星管理"模块对于 microblaze来说，都是0PB (片上外设总线)外设。在完成实现其 特定功能的自定义逻辑电路后，EDK软件可以方便的将其封装为支 持0PB (片上外设总线)总线的外设。因此0PB (片上外设总线)器 件都包含两部分， 一部分是0PB (片上外设总线)总线接口， 一部 分是用户自定义的逻辑电路。在这里只是详细描述自定义逻辑电路。"伪卫星外设"模块结构如图3所示。主要由CA码选择生成器，导航电文移位器和数字频率合成器载波生成器等组成。CA码选择生成器根据CA码选择寄存器的内容决定输出的CA 码类型，可以在1—32中选择，使用的1.023M时钟。导航电文移位 器以50Hz的速率将电文一位一位串行输出，每移出30位(对应GPS 电文的一个字)后，发送中断请求信号，并从导航电文寄存器中读 取新的30位电文。DDS载波生成器是利用查找表的方式产生12位精度的10.23M的正弦波，输入时钟为81.84M。上述三个模块除了各自的时钟外，共享复位和启动两根控制输 入线。此外CA码选择生成器的CA码输出和导航电文移位器的输出 进行模二和运算，其结果再和载波进行BPSK调制。调制的结果形成 12位的数据输出以及两个81.84M时钟(两个时钟反相)输出，全 部提供给FPGA芯片外的数模转换芯片。整个伪卫星外设做成模块，在系统中添加了四个这样的伪卫星 外设，以基地址的不同加以区分，而每个伪卫星外设的CA码选择寄 存器和导航电文寄存器对应不同的偏移地址由OPB总线读写。"时钟及伪卫星管理"模块是负责为伪卫星外设提供所需的时钟 信号，并完成中断管理、启动和复位、时延管理等控制行为。启动和命令寄存器由microblaze通过OPB总线读写，根据写入 的命令字不同，给出启动和复位的信号，这两个信号连接到四个伪 卫星外设。图4中伪卫星时钟控制逻辑140在本模块中有四个分别对应四 个"伪卫星外设"。其输入为81.84M高稳时钟，通过计数器分频给 出伪卫星外设需要的三种时钟信号。每个伪卫星时钟控制逻辑都有 一组延时控制寄存器和延时量寄存器，前者用来写入和清除延时命 令字，后者用来写入延时的量值。这两个寄存器都可以通过OPB总 线读写。中断记录器1404收集四个伪卫星的中断输入信号，收集齐之 后，产生中断信号l。
权利要求1、一种伪卫星基带信号生成器，该装置有可编程门阵列、总线、接口、天线、逻辑电路、反相器、寄存器、存储器、时钟管理器、延时控制器、数字频率合成器、中断记录器及D/A转换器，其特征在于该装置至少包括现场可编程门阵列FPGA(1)、串行接口(2)、边界扫描接口(3)、存储器芯片(4)、75M晶振时钟输入(5)、20.46M高稳时钟输入(6)、数模转换(7)和中频信号(8)模块，并集成四路独立的伪卫星信号通道，逻辑功能的数字电路和嵌入式软核组成一个嵌入式片上系统，整个系统核心集成在一块现场可编程门阵列FPGA(1)芯片中，软核和四路伪卫星外设一起组合为一基带信号生成器；其中一现场可编程门阵列FPGA(1)模块的输入端分别与75M晶振时钟输入(5)和20.46M高稳时钟输入(6)模块的输出端相连接，现场可编程门阵列FPGA(1)模块的输出端分别与数模转换(7)模块中的数模转换A(71)、数模转换B(72)、数模转换C(73)和数模转换D(74)的输入端相互并行连接；数模转换A(71)、数模转换B(72)、数模转换C(73)和数模转换D(74)的输出端分别与中频信号(8)模块中的中频信号A(81)、中频信号B(82)、中频信号C(83)中频信号D(84)的输入端相互并行连接；一串行接口(2)通过芯片的接收、发送端口与现场可编程门阵列FPGA(1)模块的对应端口相连接；一边界扫描接口(3)通过接口与现场可编程门阵列FPGA(1)模块的相应端口相连接；一存储器芯片(4)的输入输出端通过总线分别与现场可编程门阵列FPGA(1)模块的输出输入端相互连接；一现场可编程门阵列FPGA(1)模块主要由microblaze嵌入式处理器软核(11)、伪卫星核心逻辑电路(30)、数字时钟管理器A(15)、数字时钟管理器B(16)、中断控制器(17)、串口控制模块(18)和内存控制器(20)组成，该现场可编程门阵列FPGA(1)内部资源的数字时钟管理器DCM的时钟信号直接传递到microblaze嵌入式处理器软核(11)模块的相应端口；伪卫星核心逻辑电路(30)的逻辑信号分别传递到microblaze嵌入式处理器软核(11)模块的各相应端口；一数字时钟管理器A(15)的输出信号传递到microblaze嵌入式处理器软核(11)的输入端，75M晶振时钟输入(5)信号传递到数字时钟管理器A(15)的输入端；一数字时钟管理器B(16)的输出信号传递到伪卫星核心逻辑电路(30)中的时钟及伪卫星管理模块(14)的输入端，20.46M高稳时钟输入(6)信号传递到数字时钟管理器B(16)的输入端；一中断控制器(1 7)输出的中断信号传递到microblaze嵌入式处理器软核(11)的输入端，串口控制模块(18)的输出中断信号0传递到中断控制器(17)的输入端，伪卫星核心逻辑电路(30)中的时钟及伪卫星管理模块(14)的输出中断信号1传递到中断控制器(17)的输入端；一串口控制模块(18)的输入输出端与串行接口(2)模块的相应端口相连接，接收来自上位机的控制命令，接收到命令后会发出中断信号0，串口控制模块(18)的输出端传递发送信号，串口控制模块(18)的输出输入端通过片上外设总线(12)分别与microblaze嵌入式处理器软核(11)模块的相应端口相连接；一内存控制器(20)的输入输出端通过本地存储器总线(19)与microblaze嵌入式处理器软核(11)的相应端口相连接。
2、根据权利要求l所述的伪卫星基带信号生成器，其特征在于 所述的伪卫星核心逻辑电路(30)中设有伪卫星外设(13)和时钟及 伪卫星管理模块(14)，该伪卫星核心逻辑电路(30)的输入输出端通过片上外设总线(12)分别与microblaze嵌入式处理器软核(11) 模块的相应端口相连接；伪卫星核心逻辑电路(30)的输出端通过片 上外设总线(12)与数模转换芯片的输入端相互连接，其中一伪卫星外设(13)分别由四路独立的伪卫星外设A (131)、伪 卫星外设B (132)、伪卫星外设C (133)和伪卫星外设D (134)组成， 该伪卫星外设(13)的输出端通过片上外设总线(12)与数模转换芯 片的输入端相互连接；一时钟及伪卫星管理模块(14)输出端的伪随机码时钟(143)、 导航电文时钟(144)和数字频率合成器时钟(145)时钟信号分别 传递到四路独立的伪卫星外设A (131)、伪卫星外设B(132)、伪卫 星外设C (133)和伪卫星外设D (134)的各输入端；时钟及伪卫星 管理模块(14)输出端的复位(141)和启动(142)两个控制信号 分别传递到四路独立伪卫星外设(13)的公用信号端上。
3、根据权利要求2所述的伪卫星基带信号生成器，其特征在于 所述的伪卫星外设(13)设有不同基地址形成的四路独立伪卫星结构， 每一路独立伪卫星结构的伪卫星外设(13)至少包括CA码选择生成 器(1301)、导航电文移位器(1302)、数字频率合成器载波生成器(1303)、 CA码选择寄存器(1307)和导航电文寄存器(1308)，其中 CA码选择生成器(1301)的输入端分别与CA码选择寄存器(1307)和伪随机码时钟(143)信号的输出端相互连接；导航电文 移位器(1302)的输入端分别与导航电文寄存器(1308)和导航电 文时钟(144)信号的输出端相互连接；数字频率合成器载波生成器(1303)的输入端与数字频率合成器时钟(145)信号的输出端相互 连接；CA码选择寄存器(1307)和导航电文寄存器(1308)对应为 不同的偏移地址；CA码选择生成器(1301)和数字频率合成器载波生成器(1303) 之间的公用信号连接线与启动(142)控制信号端相互连接；CA码 选择生成器(1301)、导航电文移位器(1302)和数字频率合成器载波生成器(1303)的公用信号连接线与复位(141)控制信号端相互 连接；CA码选择生成器(1301)和导航电文移位器(1302)的输出端 经由模二和(1304)运算模块连接后，再与二进制相移键控调制 (1306)模块的输入端相连接；数字频率合成器载波生成器(1303) 的输出端与二进制相移键控调制(1306)模块的输入端相连接；二 进制相移键控调制(1306)模块的输出时钟信号一路为数模转换时 钟0，另一路经由反相器(1305)输出，为数模转换时钟l，两路时 钟信号和二进制相移键控调制(1306)模块输出的12位数模转换数 据分别输出至数模转换芯片的相应输入端；一导航电文移位器(1302)输出的中断请求信号(146)传递到 时钟及伪卫星管理模块(14)的输入端。
4、根据权利要求1所述的伪卫星基带信号生成器，其特征在于 所述的时钟及伪卫星管理模块(14)设有四个伪卫星外设时钟控制 逻辑(140)模块，分别对应四个伪卫星外设(13)，每个伪卫星外 设时钟控制逻辑(140)设有一组延时控制寄存器和延时量寄存器、 载波频率延时控制器和各分频器；所述时钟及伪卫星管理模块(14) 至少包括三路信号第一路设有启动和命令寄存器(1401)模块，启动和命令寄存 器(1401)由microblaze嵌入式处理器软核(11)通过片上外设总 线(12)输入读写信号，启动和命令寄存器(1401)的输出信号据 写入的命令字不同，分别传送出启动(142)和复位(141)的信号， 该启动(142)和复位(141)的信号分别连接到四个伪卫星外设(13) 的公用信号连接线；第二路设有伪卫星外设时钟控制逻辑(140)模块；第三路设有中断记录器(1404)模块，该模块分别收集四个伪 卫星的中断输入信号，中断请求信号(146 )传递到中断记录器(1404)的输入端，收集齐之后，该中断记录器(1404)的输出信号为中断 信号1。
5、根据权利要求4所述的伪卫星基带信号生成器，其特征在于 所述的每个伪卫星外设时钟控制逻辑(140)模块至少设有伪卫星外 设A延时控制寄存器(1402)、伪卫星外设A延时量寄存器(1403)、 载波频率延时控制器(1405)、 80分频(1406)和20460分频(1407) 模块，其中一组伪卫星外设A延时控制寄存器(1402)和伪卫星外设A延 时量寄存器(1403)的输出信号分别传递到载波频率延时控制器 (1405)的输入端，81.84M高稳时钟的输入信号传递到载波频率延 时控制器(1405)的输入端；载波频率延时控制器(1405)的输出 信号分别通过80分频(1406)和20460分频(1407)模块的计数器 分频分路传递出伪卫星外设(13)所需的数字频率合成器时钟(145)、 导航电文时钟(144)和伪随机码时钟(143)三种时钟信号。
专利摘要一种涉及电子技术领域的信号发送设备，尤旨一种利用现代科技手段，用于产生和控制类似于GPS卫星信号格式的伪卫星信号的中频信号，用于卫星信号模拟和实现伪卫星定位等应用的伪卫星基带信号生成器。该装置包括现场可编程门阵列FPGA和中频信号模块，集成四路独立的伪卫星信号通道，整个系统核心集成在一块现场可编程门阵列FPGA芯片中，软核和四路伪卫星外设一起组合为基带信号生成器；主要解决如何将整个系统核心集成在一块现场可编程门阵列FPGA芯片中等有关技术问题。本实用新型的积极效果是该装置输出信号的格式、内容和GPS信号一致，提高了可靠性和可控性，具有低成本、较高精度、控制灵活、使用方便等优点。
文档编号H04B17/00GK201118603SQ200720076280
公开日2008年9月17日 申请日期2007年11月16日 优先权日2007年11月16日
发明者刘峻宁, 孟祥夫, 宋嫡儿, 婧 张, 战兴群, 实 李, 翟传润, 华 胡 申请人:上海伽利略导航有限公司