专利名称：具有多普勒模拟功能的扩频信号源的制作方法
技术领域：
本发明一种具有多普勒模拟功能的扩频信号源，属于航天测控通信技术领域。
背景技术：
基于扩频技术的航天测控通信系统的核心是将伪码扩频、伪码测距、码分多址等数字通信技术引入到测控系统中，实现对卫星的遥测、遥控、测距、测速、跟踪、测角、数传等功能，完成测控任务，靠码分多址实现多目标测控通信。
无线电测距原理是测量无线电波的传输时延。首先发射无线电波，然后测量返回信号相对于发射信号的时延τ，从而计算出目标距离R。R与τ的关系为R＝τc/2，其中，c为无线电传播速度(光速)。因此，测距就是测传播时延τ。
伪码测距是根据伪码可复制且其自相关函数为冲击函数这一特点，来测定电波传播时延τ的。接收机在本机产生与发射信号相同的测距伪码，不断改变其相位，与带有噪声的接收信号进行相关计算，当相关函数出现尖锐的相关峰时，本地伪码就可完全替代接收信号，此时测量收发测距伪码之间的时延，就是电波传播时延τ。
相关的关键技术如下 测距模式(方法)收发端的时钟存在时间和频率差，必须首先获得和(或)消除这一误差，才能得到正确的电波传播时延τ。通过采取选择不同的时差/频差处理方法，可以得到基于扩频技术的不同测距模式(方法)，并显示出各自的优缺点。
扩频信号的同步和电波传播时延的测定接收机需要在本机产生与发射信号相同的本地载波和本地伪码，并进一步从本地复现伪码的相位值中提取时延信息。可以利用锁频环、科斯塔斯环、延迟锁定环等方法实现扩频信号的同步。接收机在本地历元时刻采样本地复现伪码的码相位值，可以得到本机接收信号时刻相对于对方信号发射时刻的伪时延值，进一步处理后得到真正的传播时延。
测距精度误差及其测试测量设备钟差及其变化、测量设备距离变化、测量设备固有的电波传播和信号处理时延、天线相位中心误差、以及接收机热噪声和动态应力等因素都会给最终的距离测量精度带来误差，在这些误差因素中，前4项属于系统误差，后一项属于随机误差。由于误差因素较多，很难一一分析，对于各种误差因素给距离测量带来的总误差的评估，可以利用相应的方法和检定设备进行测试，以确定该测量设备的测距精度等指标。
如图1及图2所示，当检定某一系统的测距精度误差时，传统的方法是将测量设备A和测量设备B装载在实际的载体上，或者将二者通过信道模拟器相连，用来模拟两台测量设备间的信噪比变化、初始距离差和相对运动等情况；并将实际载体或信道模拟器的模拟值和设备A的测距结果连到数据记录设备，对各次测距结果进行统计处理，以对系统的动态性能和测距精度等指标进行检定。
这种传统的检定测距精度误差的方法的缺点是 (1)各设备相互独立，系统复杂，集成度低。
(2)测距精度误差的检定精度受限于对实际载体运动情况的模拟精度，或者信道模拟器的信号时延模拟精度，误差检定精度一般不高。
基于以上特点，本专利提出了利用具有多普勒模拟功能的扩频信号源模拟各种运动状态来检测接收机各项性能的技术解决方法。
发明内容
本发明的目的在于提供一种具有多普勒模拟功能的扩频信号源，以解决现有技术中的不足。
本发明一种具有多普勒模拟功能的扩频信号源，是作为申请人另案申请人的名称为“双向测距与时间比对处理终端”的发明专利中“中频信号处理机”的发射部分，负责中频信号处理机内部数据产生、格式编排、多普勒动态特性模拟以及数据调制发射等功能的实现。
本发明一种具有多普勒模拟功能的扩频信号源，主要可以分为多普勒动态模拟、数据组帧格式编排以及中频信号调制发射三个部分。
其中，多普勒动态模拟部分主要实现处理机运动状态的动态模拟通过码NCO的设计，完成测距伪码动态特性实现，使生成的伪码符合各自的时序和相关特性，并实现两种伪码相位一一对应，以便于正确调制导航电文；通过载波NCO的设计，完成正(余)弦数字载波的生成和动态特性实现。数据组帧格式编排部分主要实现处理机中带发送信息数据的产生和组帧，主要包含的内容有帧同步，子帧号，本地同步时间信息以及本机数据等接收机部分需要的有用信息，通过历元计数器的时序设计将导航电文数据相位与伪码码片相位按照基带扩频调制要求对应起来。中频信号调制发射部分完成信息数据与伪码数据的码扩频调制，同时与生成的数字载波同时发送，软件外部通过外围调制器完成载波调制，并将完整的中频信号经过射频前端发送。
1、多普勒动态模拟部分 多普勒模拟部分根据控制面板或上位机的控制，计算出载波NCO控制字，并输出至发射通道子系统，控制产生多普勒频率的载波；同步的进行码时钟多普勒频率的模拟过程计算出扩频伪码NCO控制字，产生包含码多普勒的码速率时钟，通过查码表的方式产生用于数据扩频调制的伪码。
(1)控制产生多普勒频率的载波的原理 本发明设计中采用DDS技术结构生成动态数字载波，将接收到的载波NCO控制字进行NCO累加运算，在经过幅度量化和相位量化后，通过相位-幅度查找表输出数字载波。为了使生成的数字载波具有速度和加速度等动态信息，采用载波NCO方式进行码片计数和整周相位计数。载波NCO的频率字通过载波多普勒模拟模型建立和解算得到。载波多普勒模拟具体设计为(以终端A匀加(减)速直线运动为例) 设终端A发射的信号为 s0(t)＝Acos(2π×140×106×t-φ0) 式中，φ0为初相位(弧度)。
设终端A相对于终端B的径向速度为v，终端A朝向终端B飞行。在t＝0时两者的径向距离为R，则在t时刻电磁波从终端A传播到终端B天线的时间为 式中，c为光速。
此时，终端B接收到的是延迟了τ秒后的卫星信号 终端B对s1(t)进行下变频，得到标称频率为25MHz的中频信号 以62MHz的频率对s2(t)进行采样，输出标称频率为25MHz的中频信号 对s3(t)离散化后，t＝n×Ts时刻的样本输出为 在t＝(n+1)×Ts时刻，样本输出为 则n+1时刻相对于n时刻的相位增量为 由上式可知，只要根据终端A运动模型计算出相邻两个采样时刻的载波相位差，即可获得下一采样时刻的载波相位。
(2)载波多普勒频率的模拟过程 ①载波NCO初始化 计算n＝0时刻的载波相位 (弧度) 载波NCO相位累加器初值为 Φ(0)＝[φ(0)-N(0)×2π]×232 N(0)为载波整周计数值， ②从第n时刻到第n+1时刻的载波NCO频率字设置 当获得第n时刻的相位累加值Φ(n)后，第n+1时刻的相位累加值Φ(n+1)由以下过程得到。
计算第n+1时刻相对于第n时刻的载波相位增量 由相位差求出载波NCO频率，除以2π是从角频率(rad/s)变换到频率(Hz) 将载波NCO频率换算成NCO频率字 这样，在第n+1个时钟来临时，经过一次累加运算后，载波NCO相位累加值将自动累加到n+1时刻的相位φ(n+1)对应的NCO相位 Φ(n+1)＝Φ(n)+W(n) ③载波相位累加器溢出 当载波NCO相位累加器的累加值超过了最大计数232时，将产生溢出，它对应载波相位改变了2π。此时相位累加值和整周计数值分别为 Φ(n)＝Φ(n)-232 N＝N+1 ④输出信号幅度 在得到任一时刻的载波NCO相位累加值Φ(n)后，首先对其归一化，计算出对应的余弦查找表的相位 (弧度) 再由θ(n)查余弦表，输出载波幅度值 s(n)＝Acos[(θ(n)] (3)产生包含码多普勒的码速率时钟的原理 设终端A发射的伪码为 C0(t)＝PN(t-φ0) 式中，PN(·)为码速率为5MHz的GOLD码，φ0为伪码初相位。
设终端A相对于终端B的径向速度为v，终端A朝向终端B飞行。在t＝0时两者的径向距离为R，则在t时刻电磁波从终端A传播到终端B天线的时间为 式中，c为光速。
此时，终端B接收到的伪码为 对C1(t)离散化后，t＝n×Ts时刻的样本输出为 在t＝(n+1)×Ts时刻，样本输出为 则n+1时刻相对于n时刻的相位增量为 由上式可知，只要根据终端A运动模型计算出相邻两个采样时刻的伪码相位差，即可获得下一采样时刻的伪码相位。
(4)码时钟多普勒频率的模拟过程 ①建立接收机运动模型 设在t＝0时，终端A和终端B的径向距离为R，两者间的径向速度为v，设终端A向终端B运动。
假设此时的码相位误差已经控制在半码片之内。
计算在t＝0时刻的伪码相位(弧度) 码NCO相位累加器初值为 Ф(0)＝[φ(0)-N(0)×2π]×232 N(0)为整码片计数值， ②计算第n+1时刻相对于第n时刻的伪码相位增量 ③由相位差求出码NCO频率，除以2π是从角频率(rad/s)变换到频率(Hz) ④将码NCO频率换算成NCO频率字 ⑤在码相位累加器中，在每个采样时刻对NCO频率字进行累加 当Φ(n)≥232时，码相位累加器产生一次溢出，整码片计数器加1 Φ(n)＝Φ(n)-232 整码片计数值为 N＝N+1 ⑥根据整码片计数值N，查码表，并且输出相应幅度值 C(n)＝PN(N) 在FPGA中的伪码具体生成操作为以系统时钟(62MHz)作为采样频率，在每个时钟上升沿对ROM查找表进行一次读数，同时在该时钟下降沿时对接受到的码NCO频率字进行一次累加，将码相位累加器溢出的指示信号作为5MHz码速率时钟，对ROM查找表地址进行更新，读入下一个码片。
2、数据组帧格式编排部分 数据组帧格式编排部分包含有三个子模块组成，分别为发射信号处理子模块，同步控制子模块和接口处理子模块。
其中，各模块之间接口关系说明如下表1所示。
表1 3、中频信号调制发射部分 中频信号调制发射部分主要模块包括混频器，BPSK调制器，带通滤波器，带自动增益控制的放大器、功率合成器、射随器、衰减器等。混频器将中心频率25MHz的单载波信号，与115MHz本振信号进行混频，产生140MHz载波信号。140MHz载波信号进入带通滤波器和带自动增益控制的放大器，一路直接输出频率140MHz、电平3dBm载波信号，一路进入BPSK调制器，对基带扩频信号进行直接调制。BPSK调制信号进入带通滤波器和带自动增益控制的放大器，输出幅度恒定的调制信号。此信号进入功率合成器，与噪声信号合成，输出一定信噪比的调制信号。然后经过功率分配器分成两路，经衰减器进行幅度衰减后，输出BPSK调制信号，中心频率140MHz，电平-20dBm。
本发明一种具有多普勒模拟功能的扩频信号源，进一步包含25MHz正弦信号D/A转换电路；5Mz码时钟产生电路；看门狗电路等；为了模拟多普勒，在远程操作终端，原始数据经LAN接口下传至中频信号处理机，根据远程操作终端的多普勒模拟控制，中频信号处理机采用载波NCO+D/A和码NCO+D/A的方式同时控制载波和码多普勒频率模拟，其中将包含多普勒的25MHz正弦信号输出至射频前端，通过上变频输出140MHz射频信号，将包含多普勒的5MHz正弦信号经滤波、比较等处理后输出包含多普勒的5MHz码时钟，用于产生发射伪码。
其中，(1)25MHz正弦信号D/A转换电路 FPGA输出中心频率为25MHz正弦信号，经D/A转换器后变换成模拟信号，D/A转换器采用TI公司的14-bit转换器DAC5675A 在设计D/A转换电路时注意了以下问题 ①差分时钟设计 为了保证14位的转换精度，DAC5675A的时钟信号必须由高稳定度的、极低相位噪声的时钟源提供。为了达到最佳性能，时钟应采用差分方式输入。为了满足差分时钟要求，采用ON SEMICONDUCTOR公司的PECL驱动芯片MC100ELT24D实现。
②输入信号差分设计 与大多数高速、大动态范围的D/A转换器一样，DAC5675的数字输入端采用LVDS差分方式，差分数字输出通过将FPGA输出端口配置成LVDS电平实现。
③电流差分耦合 在采用DAC5675时，由于为电流差分输出形式，因此需要通过电流差分放大电路完成电流输出到电压输出的转换。
为了与射频前端的输入相匹配，在AD9744的输出端通过电流差分放大电路实现差分电流到电压输出转换，流差分放大电路采用AD公司的AD8056实现。
④带通滤波 为了滤除D/A转换器输出的其它无用谐波分量，在D/A输出端加带通滤波器，滤波器主要指标如下 ●中心频率(fc)25MHz ●3dB相对带宽(％of fc)5 ●阻抗50Ω ●最大驻波比VSWR1.5∶1 ●最大平均输入功率1W ●温度范围-20℃to+71℃ (2)5Mz码时钟产生电路 5MHz码时钟产生电路拟采用两种形式，一种为全数字方式，另一种为NCO+D/A+整形方式。
NCO+D/A+整形方式采用AD9744模数转换器结合过零比较器实现。
D/A转换器选用AD公司的AD9744，AD9744是AD公司的14-bit、210MSPS高精度数/模变换器。
在设计D/A转换电路时注意了以下两点电流差分耦合和带通滤波。
①电流差分耦合 在采用AD9744时，由于为电流差分输出形式，因此为了与射频前端的输入相匹配，在AD9744的输出端通过电流差分放大电路实现差分电流到电压输出转换。电流差分放大电路采用AD公司的AD8056实现，AD8056是AD公司的通用电压反馈型运算放大器. ②带通滤波 由于D/A转换器的输出具有大量谐波，因此还需要再经过滤波器进行滤除。
③比较器电路 比较器电路采用过零比较器实现。该电路可将双极性输入(这里为正弦波)转换为单极性的方波输出，通过在同相输入端和反向输入端均加相同的直流偏置电压来实现对输入信号的过零比较。
比较器选用Analog Device公司的4ns超快速、单电源比较器AD8611。
(3)看门狗电路 为了有效监测电源供电状况和DSP工作状态，在电路中设置看门狗电路，看门狗电路采用MAXIM公司的MAX705实现。
主要完成以下功能 ●当电压低于某一门限值时，产生低复位信号 ●当监测到DSP在一定时间内输出无发生变化时，产生低复位信号。
本发明的目的在于一种具有多普勒模拟功能的扩频信号源，其优点及功效在于 1.具备在发射通道模拟动态和时延功能，用以定量检测接收终端性能； 2.将扩频发射机和信道模拟功能集成在一起，设备及程度高； 3.对实际载体运动情况的模拟精度高，同时比用信道模拟器的模拟信号时延精度高，可达到模拟误差不超过0.1ns； 4.可灵活增加运动模型，试验在不同的运动状态下接收机的各项指标性能。
图1传统的测距精度误差检定方法1。
图2传统的测距精度误差检定方法2。
图3所示为数据组帧格式编排部分各子模块之间的关系。
图4所示为AD9744的电流输出直流耦合电路图。
具体实施例方式 本发明一种具有多普勒模拟功能的扩频信号源，是作为申请人另案申请人的名称为“双向测距与时间比对处理终端”的发明专利中“中频信号处理机”的发射部分，负责中频信号处理机内部数据产生、格式编排、多普勒动态特性模拟以及数据调制发射等功能的实现。
本发明一种具有多普勒模拟功能的扩频信号源，主要可以分为多普勒动态模拟、数据组帧格式编排以及中频信号调制发射三个部分。
其中，多普勒动态模拟部分主要实现处理机运动状态的动态模拟通过码NCO的设计，完成测距伪码动态特性实现，使生成的伪码符合各自的时序和相关特性，并实现两种伪码相位一一对应，以便于正确调制导航电文；通过载波NCO的设计，完成正(余)弦数字载波的生成和动态特性实现。数据组帧格式编排部分主要实现处理机中带发送信息数据的产生和组帧，主要包含的内容有帧同步，子帧号，本地同步时间信息以及本机数据等接收机部分需要的有用信息，通过历元计数器的时序设计将导航电文数据相位与伪码码片相位按照基带扩频调制要求对应起来。中频信号调制发射部分完成信息数据与伪码数据的码扩频调制，同时与生成的数字载波同时发送，软件外部通过外围调制器完成载波调制，并将完整的中频信号经过射频前端发送。
1、多普勒动态模拟部分 多普勒模拟部分根据控制面板或上位机的控制，计算出载波NCO控制字，并输出至发射通道子系统，控制产生多普勒频率的载波；同步的进行码时钟多普勒频率的模拟过程计算出扩频伪码NCO控制字，产生包含码多普勒的码速率时钟，通过查码表的方式产生用于数据扩频调制的伪码。
(1)控制产生多普勒频率的载波的原理 本发明设计中采用DDS技术结构生成动态数字载波，将接收到的载波NCO控制字进行NCO累加运算，在经过幅度量化和相位量化后，通过相位-幅度查找表输出数字载波。为了使生成的数字载波具有速度和加速度等动态信息，采用载波NCO方式进行码片计数和整周相位计数。载波NCO的频率字通过载波多普勒模拟模型建立和解算得到。载波多普勒模拟具体设计为(以终端A匀加(减)速直线运动为例) 设终端A发射的信号为 s0(t)＝Acos(2π×140×106×t-φ0) 式中，φ0为初相位(弧度)。
设终端A相对于终端B的径向速度为v，终端A朝向终端B飞行。在t＝0时两者的径向距离为R，则在t时刻电磁波从终端A传播到终端B天线的时间为 式中，c为光速。
此时，终端B接收到的是延迟了τ秒后的卫星信号 终端B对s1(t)进行下变频，得到标称频率为25MHz的中频信号 以62MHz的频率对s2(t)进行采样，输出标称频率为25MHz的中频信号 对s3(t)离散化后，t＝n×Ts时刻的样本输出为 在t＝(n+1)×Ts时刻，样本输出为 则n+1时刻相对于n时刻的相位增量为 由上式可知，只要根据终端A运动模型计算出相邻两个采样时刻的载波相位差，即可获得下一采样时刻的载波相位。
(2)载波多普勒频率的模拟过程 ①载波NCO初始化 计算n＝0时刻的载波相位 (弧度) 载波NCO相位累加器初值为 Φ(0)＝[φ(0)-N(0)×2π]×232 N(0)为载波整周计数值， ②从第n时刻到第n+1时刻的载波NCO频率字设置 当获得第n时刻的相位累加值Φ(n)后，第n+1时刻的相位累加值Φ(n+1)由以下过程得到。
计算第n+1时刻相对于第n时刻的载波相位增量 由相位差求出载波NCO频率，除以2π是从角频率(rad/s)变换到频率(Hz) 将载波NCO频率换算成NCO频率字 这样，在第n+1个时钟来临时，经过一次累加运算后，载波NCO相位累加值将自动累加到n+1时刻的相位φ(n+1)对应的NCO相位 Φ(n+1)＝Φ(n)+W(n) ③载波相位累加器溢出 当载波NCO相位累加器的累加值超过了最大计数232时，将产生溢出，它对应载波相位改变了2π。此时相位累加值和整周计数值分别为 Φ(n)＝Φ(n)-232 N＝N+1 ④输出信号幅度 在得到任一时刻的载波NCO相位累加值Φ(n)后，首先对其归一化，计算出对应的余弦查找表的相位 (弧度) 再由θ(n)查余弦表，输出载波幅度值 s(n)＝Acos[(θ(n)] (3)产生包含码多普勒的码速率时钟的原理 设终端A发射的伪码为 C0(t)＝PN(t-φ0) 式中，PN(·)为码速率为5MHz的GOLD码，φ0为伪码初相位。
设终端A相对于终端B的径向速度为v，终端A朝向终端B飞行。在t＝0时两者的径向距离为R，则在t时刻电磁波从终端A传播到终端B天线的时间为 式中，c为光速。
此时，终端B接收到的伪码为 对C1(t)离散化后，t＝n×Ts时刻的样本输出为 在t＝(n+1)×Ts时刻，样本输出为 则n+1时刻相对于n时刻的相位增量为 由上式可知，只要根据终端A运动模型计算出相邻两个采样时刻的伪码相位差，即可获得下一采样时刻的伪码相位。
(4)码时钟多普勒频率的模拟过程 ①建立接收机运动模型 设在t＝0时，终端A和终端B的径向距离为R，两者间的径向速度为v，设终端A向终端B运动。
假设此时的码相位误差已经控制在半码片之内。
计算在t＝0时刻的伪码相位(弧度) 码NCO相位累加器初值为 Ф(0)＝[φ(0)-N(0)×2π]×232 N(0)为整码片计数值， ②计算第n+1时刻相对于第n时刻的伪码相位增量 ③由相位差求出码NCO频率，除以2π是从角频率(rad/s)变换到频率(Hz) ④将码NCO频率换算成NCO频率字 ⑤在码相位累加器中，在每个采样时刻对NCO频率字进行累加 当Φ(n)≥232时，码相位累加器产生一次溢出，整码片计数器加1 Ф(n)＝Φ(n)-232 整码片计数值为 N＝N+1 ⑥根据整码片计数值N，查码表，并且输出相应幅度值 C(n)＝PN(N) 在FPGA中的伪码具体生成操作为以系统时钟(62MHz)作为采样频率，在每个时钟上升沿对ROM查找表进行一次读数，同时在该时钟下降沿时对接受到的码NCO频率字进行一次累加，将码相位累加器溢出的指示信号作为5MHz码速率时钟，对ROM查找表地址进行更新，读入下一个码片。
需要进一步说明的是，对于多普勒动态模拟部分，
本发明实施例为匀加速直线运动模型，多普勒频率变化方式为线性增加；当加速度设为零时，该模型变为多普勒频率固定的运动模型。
频率字量化精度目前设为32位二进制数，可以根据多普勒模拟性能要求对量化精度进行改善，可提高为48位二进制数量化。
正弦变化模拟多普勒频率按照正弦特性变化。
本设计中可以考虑采用查表的方式生成多普勒频率控制字。即根据根种运动模拟计算并量化每一更新时刻的多普勒频率字(20000次/秒，分辨率0.1mHz)，然后将频率字存在FPGA内部的存储器中作为查找表，按照更新间隔查表更新频率字即可。
2、数据组帧格式编排部分 数据组帧格式编排部分包含有三个子模块组成，分别为发射信号处理子模块，同步控制子模块和接口处理子模块。各子模块之间的关系如图3所示。
其中，各模块之间接口关系说明如下表2所示。
表2 3、中频信号调制发射部分 中频信号调制发射部分主要模块包括混频器，BPSK调制器，带通滤波器，带自动增益控制的放大器、功率合成器、射随器、衰减器等。混频器将中心频率25MHz的单载波信号，与115MHz本振信号进行混频，产生140MHz载波信号。140MHz载波信号进入带通滤波器和带自动增益控制的放大器，一路直接输出频率140MHz、电平3dBm载波信号，一路进入BPSK调制器，对基带扩频信号进行直接调制。BPSK调制信号进入带通滤波器和带自动增益控制的放大器，输出幅度恒定的调制信号。此信号进入功率合成器，与噪声信号合成，输出一定信噪比的调制信号。然后经过功率分配器分成两路，经衰减器进行幅度衰减后，输出BPSK调制信号，中心频率140MHz，电平-20dBm。
本发明一种具有多普勒模拟功能的扩频信号源，进一步包含25MHz正弦信号D/A转换电路；5Mz码时钟产生电路；看门狗电路等；为了模拟多普勒，在远程操作终端，原始数据经LAN接口下传至中频信号处理机，根据远程操作终端的多普勒模拟控制，中频信号处理机采用载波NCO+D/A和码NCO+D/A的方式同时控制载波和码多普勒频率模拟，其中将包含多普勒的25MHz正弦信号输出至射频前端，通过上变频输出140MHz射频信号，将包含多普勒的5MHz正弦信号经滤波、比较等处理后输出包含多普勒的5MHz码时钟，用于产生发射伪码。
其中，(1)25MHz正弦信号D/A转换电路 FPGA输出中心频率为25MHz正弦信号，经D/A转换器后变换成模拟信号，D/A转换器采用TI公司的14-bit转换器DAC5675A， ●400MSPS采样率 ●兼容LVDS输入接口 ●良好的无错误动态范围(SFDR)，SFDR相对于奈奎斯特率 -69dBc@70MHz中频，400MSPS ●片上1.2V参考电压 ●单3.3V供电 ●功耗660mW，20MHz输出，400MSPS 在设计D/A转换电路时注意了以下问题 ①差分时钟设计 为了保证14位的转换精度，DAC5675A的时钟信号必须由高稳定度的、极低相位噪声的时钟源提供。为了达到最佳性能，时钟应采用差分方式输入。为了满足差分时钟要求，采用ON SEMICONDUCTOR公司的PECL驱动芯片MC100ELT24D实现。
②输入信号差分设计 与大多数高速、大动态范围的D/A转换器一样，DAC5675的数字输入端采用LVDS差分方式，差分数字输出通过将FPGA输出端口配置成LVDS电平实现。
③电流差分耦合 在采用DAC5675时，由于为电流差分输出形式，因此需要通过电流差分放大电路完成电流输出到电压输出的转换。
为了与射频前端的输入相匹配，在AD9744的输出端通过电流差分放大电路实现差分电流到电压输出转换，流差分放大电路采用AD公司的AD8056实现。
④带通滤波 为了滤除D/A转换器输出的其它无用谐波分量，在D/A输出端加带通滤波器，滤波器主要指标如下 ●中心频率(fc)25MHz ●3dB相对带宽(％of fc)5 ●阻抗50Ω ●最大驻波比VSWR1.5∶1 ●最大平均输入功率1W ●温度范围-20℃to+71℃ (2)5Mz码时钟产生电路 5MHz码时钟产生电路拟采用两种形式，一种为全数字方式，另一种为NCO+D/A+整形方式。
全数字方式完全在FPGA内部通过数字NCO实现，这种方式实现简单，但当NCO的工作时钟与码时钟上升沿对齐时可能存在抖动问题。
NCO+D/A+整形的方式可以较好地解决上述不足，但实现上相对麻烦。NCO+D/A+整形方式采用AD9744模数转换器结合过零比较器实现。
D/A转换器选用AD公司的AD9744，AD9744是AD公司的14-bit、210MSPS高精度数/模变换器，其主要性能如下 ●14-bit分辨率 ●高性能TxDAC系列引脚兼容 -TxDAC系列兼容8-bit，10-bit，12-bit，14-bit DAC芯片引脚 ●良好的无错误动态范围(SFDR)，SFDR相对于奈奎斯特率 -83dB@5MHz输出 -80dB@10MHz输出 -73dB@20MHz输出 ●SNR@5MHz输出，125MHzMSPS77dB ●二进制补码或直接二进制数据格式 ●差分电流输出2mA-20mA ●功耗135mA@3.3V ●停机模式15mA@3.3V ●片内1.2V参考电压 ●CMOS数字接口兼容 ●边沿触发锁存 ●高速，单端CMOS时钟输入支持到165MHz的转换速率 ●工作电压 -AVDD3.3V -DVDD3.3V -CLKVDD3.3V ●满量程输出电流2mA-20mA ●输出电阻100KΩ ●输出电容5pF ●温度范围-40℃to+85℃ 在设计D/A转换电路时注意了以下两点电流差分耦合和带通滤波。
①电流差分耦合 在采用AD9744时，由于为电流差分输出形式，因此为了与射频前端的输入相匹配，在AD9744的输出端通过电流差分放大电路实现差分电流到电压输出转换。电流差分放大电路采用AD公司的AD8056实现，AD8056是AD公司的通用电压反馈型运算放大器，主要性能如下 ●带宽 -250MHz小信号，G＝1 -130MHz大信号(VP-P＝2V)，G＝1 ●典型电流5.8mA ●低失真，低噪声 --66dBc@5MHz --54dBc@20MHz -52nV/√Hz ●容性负载驱动能力5pF ●高速 -斜升率750V/us ●±3V到±6V电压范围 ●温度范围-40℃to+85℃ 采用AD8047的电流输出直流耦合电路，如图4所示。
②带通滤波 由于D/A转换器的输出具有大量谐波，因此还需要再经过滤波器进行滤除，带通滤波器主要指标如下 ●中心频率(Fcenter)5MHz ●1dB带宽(BWpass) 30kHz ●带内损耗(IL) ≤10dB ●阻带带宽(BWstop) 100kHz ●阻带衰减(Astop) ≥20dB ●承受功率 ≥10dBm ●输入输出阻抗 50Ω ●最大驻波比 1.5∶1 ③比较器电路 比较器电路采用过零比较器实现。该电路可将双极性输入(这里为正弦波)转换为单极性的方波输出，通过在同相输入端和反向输入端均加相同的直流偏置电压来实现对输入信号的过零比较。
比较器选用Analog Device公司的4ns超快速、单电源比较器AD8611。
AD8611的主要特性
传输延迟5ns@5V
3V-5V单电源供电
100MHz输入
锁存功能
温度范围-40℃to+85℃ (3)FPGA选型 为了加快研制进度，根据已有的开发经验，FPGA采用XILINX公司新推出的VIRTEX-4系列XC4VSX55实现。与XILINX公司其它系列相比，XC4VSX55更适合进行高速数字信号处理，它具有以下特点 ●针对超高性能数字信号处理应用设计； ●多达55,296个逻辑单元(Logic Cells)来实现复杂的信号处理和控制逻辑， ●具有500MHz DCM数字时钟管理器、 ●PMCD相位匹配时钟分频器； ●片上差分时钟网络； ●采用集成FIFO控制逻辑的500MHz SmartRAM技术和集成了ChipSync源同步技术的1 Gbps I/O。
●芯片还提供多达512个XtremeDSPs，每个XtremeDSPs可以500MHz吞吐率总共256GigaMAC/seconds(18×18)的性能工作，消耗功率仅为23mW/MHz，XtremeDSPs可配置创建40多种不同功能，这些XtremeDSPs的全速级联可用来实现多种高性能的数字信号处理算法。
●Virtex-4FPGA具有极好的低静态功耗和低动态功耗性能， (4)DSP选型 根据实际工作需求和以往应用经验，DSP采用TI公司的高性能浮点DSP TMS320C6701，其主要特性如下 ●性能最高的浮点DSP -8.3-，6.7-，6-ns指令循环时间 -120-，150-，167-MHz时钟速率 -8个32-bit指令/循环 -1 GFLOPS ●VelociTITM高级甚长指令字(VLIW)’C67×CPU内核 -8个高度独立的功能单元
4个ALUs(浮点和定点)
2个ALUs(定点)
2个乘法器(浮点和定点) -带有32个32-bit通用寄存器的加载存储结构 -指令打包减少代码长度 -全有条件指令 ●指令集特性 -硬件支持IEEE单精度指令 -硬件支持IEEE双精度指令 -可字节寻址(8-，16，32-bit数据) -定位提取、设置、清除 -位累加 ●1M-Bit片内SRAM -512K-bit内部程序/高速缓存(16K 32-bit指令) -512K-bit双存取内部数据(64K-byte) ●32-bit外部存储器接口(EMIF) -与同步存储器无缝接口SDRAM和SBSRAM -与异步存储器无缝接口SRAM和EPROM -52M-byte寻址外部存储器空间 ●带有一个辅助通道的四通道自举加载直接数据存取(DMA)控制器 ●16-Bit主机端接口(HPI) -可以访问整个存储器映射 ●2个多通道缓冲串行口(McBSPs) ●2个32-Bit通用定时器 ●灵活的锁相环(PLL)时钟产生器 ●IEEE-1149.1(JTAG)边界扫描兼容 ●352针BGA封装 ●0.18um/5层金属工艺 -CMOS技术 ●3.3V I/Os，1.8V内核工作电压(120-，150-MHz) ●3.3V I/Os，1.9V内核工作电压(167-MHz) ●工作封装温度范围-0℃to+90℃(默认值) -40℃to+105℃(A版) 推荐工作条件如下表3所示
表3 在推荐工作电压和封装温度下电性能，如下表4所示
表4 (5)看门狗电路 为了有效监测电源供电状况和DSP工作状态，在电路中设置看门狗电路，看门狗电路采用MAXIM公司的MAX705实现。
主要完成以下功能 ●当电压低于某一门限值时，产生低复位信号 ●当监测到DSP在一定时间内输出无发生变化时，产生低复位信号。
权利要求
1、一种具有多普勒模拟功能的扩频信号源，其特征在于该扩频信号源主要可以分为多普勒动态模拟、数据组帧格式编排以及中频信号调制发射三个部分；
(1)多普勒动态模拟部分
所述的多普勒动态模拟部分主要实现处理机运动状态的动态模拟根据控制面板或上位机的控制，计算出载波NCO控制字，并输出至发射通道子系统，控制产生多普勒频率的载波；同步的进行码时钟多普勒频率的模拟过程计算出扩频伪码NCO控制字，产生包含码多普勒的码速率时钟，通过查码表的方式产生用于数据扩频调制的伪码；
其中，控制产生多普勒频率的载波，即载波多普勒频率的模拟过程如下
①载波NCO初始化
计算n＝0时刻的载波相位
(弧度)
载波NCO相位累加器初值为
Φ(0)＝[φ(0)-N(0)×2π]×232
N(0)为载波整周计数值，
②从第n时刻到第n+1时刻的载波NCO频率字设置
当获得第n时刻的相位累加值Φ(n)后，第n+1时刻的相位累加值Φ(n+1)由以下过程得到。
计算第n+1时刻相对于第n时刻的载波相位增量
由相位差求出载波NCO频率，除以2π是从角频率(rad/s)变换到频率(Hz)
将载波NCO频率换算成NCO频率字
这样，在第n+1个时钟来临时，经过一次累加运算后，载波NCO相位累加值将自动累加到n+1时刻的相位φ(n+1)对应的NCO相位
Φ(n+1)＝Φ(n)+W(n)
③载波相位累加器溢出
当载波NCO相位累加器的累加值超过了最大计数232时，将产生溢出，它对应载波相位改变了2π。此时相位累加值和整周计数值分别为
Φ(n)＝Φ(n)-232
N＝N+1
④输出信号幅度
在得到任一时刻的载波NCO相位累加值Φ(n)后，首先对其归一化，计算出对应的余弦查找表的相位
(弧度)
再由θ(n)查余弦表，输出载波幅度值
s(n)＝Acos[(θ(n)]
其中，码时钟多普勒频率的模拟过程如下
①建立接收机运动模型
设在t＝0时，终端A和终端B的径向距离为R，两者间的径向速度为v，设终端A向终端B运动；
假设此时的码相位误差已经控制在半码片之内；
计算在t＝0时刻的伪码相位(弧度)
码NCO相位累加器初值为
Φ(0)＝[φ(0)-N(0)×2π]×232
N(0)为整码片计数值，
②计算第n+1时刻相对于第n时刻的伪码相位增量
③由相位差求出码NCO频率，除以2π是从角频率(rad/s)变换到频率(Hz)
④将码NCO频率换算成NCO频率字
⑤在码相位累加器中，在每个采样时刻对NCO频率字进行累加
当Φ(n)≥232时，码相位累加器产生一次溢出，整码片计数器加1
Φ(n)＝Φ(n)-232
整码片计数值为
N＝N+1
⑥根据整码片计数值N，查码表，并且输出相应幅度值
C(n)＝PN(N)
(2)数据组帧格式编排部分
数据组帧格式编排部分主要实现处理机中带发送信息数据的产生和组帧，主要包含的内容有帧同步，子帧号，本地同步时间信息以及本机数据等接收机部分需要的有用信息，通过历元计数器的时序设计将导航电文数据相位与伪码码片相位按照基带扩频调制要求对应起来；数据组帧格式编排部分包含有三个子模块组成，分别为发射信号处理子模块，同步控制子模块和接口处理子模块；
(3)中频信号调制发射部分
中频信号调制发射部分完成信息数据与伪码数据的码扩频调制，同时与生成的数字载波同时发送，软件外部通过外围调制器完成载波调制，并将完整的中频信号经过射频前端发送；中频信号调制发射部分主要模块包括混频器，BPSK调制器，带通滤波器，带自动增益控制的放大器、功率合成器、射随器、衰减器；混频器将中心频率25MHz的单载波信号，与115MHz本振信号进行混频，产生140MHz载波信号；140MHz载波信号进入带通滤波器和带自动增益控制的放大器，一路直接输出频率140MHz、电平3dBm载波信号，一路进入BPSK调制器，对基带扩频信号进行直接调制；BPSK调制信号进入带通滤波器和带自动增益控制的放大器，输出幅度恒定的调制信号；此信号进入功率合成器，与噪声信号合成，输出一定信噪比的调制信号；然后经过功率分配器分成两路，经衰减器进行幅度衰减后，输出BPSK调制信号，中心频率140MHz，电平-20dBm。
2、根据权利要求1所述的具有多普勒模拟功能的扩频信号源，其特征在于所述的扩频信号源，进一步包含25MHz正弦信号D/A转换电路；5Mz码时钟产生电路；看门狗电路等；为了模拟多普勒，在远程操作终端，原始数据经LAN接口下传至中频信号处理机，根据远程操作终端的多普勒模拟控制，中频信号处理机采用载波NCO+D/A和码NCO+D/A的方式同时控制载波和码多普勒频率模拟，其中将包含多普勒的25MHz正弦信号输出至射频前端，通过上变频输出140MHz射频信号，将包含多普勒的5MHz正弦信号经滤波、比较等处理后输出包含多普勒的5MHz码时钟，用于产生发射伪码。
3、根据权利要求2所述的具有多普勒模拟功能的扩频信号源，其特征在于所述的25MHz正弦信号D/A转换电路，具体是为FPGA输出中心频率为25MHz正弦信号，经D/A转换器后变换成模拟信号，D/A转换器采用TI公司的14-bit转换器DAC5675A。
4、根据权利要求2或3所述的具有多普勒模拟功能的扩频信号源，其特征在于所述的D/A转换电路注意以下问题
①差分时钟设计
为了保证14位的转换精度，DAC5675A的时钟信号必须由高稳定度的、极低相位噪声的时钟源提供；为了达到最佳性能，时钟应采用差分方式输入；为了满足差分时钟要求，采用ON SEMICONDUCTOR公司的PECL驱动芯片MC100ELT24D实现；
②输入信号差分设计
与大多数高速、大动态范围的D/A转换器一样，DAC5675的数字输入端采用LVDS差分方式，差分数字输出通过将FPGA输出端口配置成LVDS电平实现；
③电流差分耦合
在采用DAC5675时，由于为电流差分输出形式，因此需要通过电流差分放大电路完成电流输出到电压输出的转换；
为了与射频前端的输入相匹配，在AD9744的输出端通过电流差分放大电路实现差分电流到电压输出转换，流差分放大电路采用AD公司的AD8056实现；
④带通滤波
为了滤除D/A转换器输出的其它无用谐波分量，在D/A输出端加带通滤波器，滤波器主要指标如下
●中心频率(fc)25MHz
●3dB相对带宽(％of fc)5
●阻抗50Ω
●最大驻波比VSWR1.5∶1
●最大平均输入功率1W
●温度范围-20℃to+71℃。
5、根据权利要求2所述的具有多普勒模拟功能的扩频信号源，其特征在于所述的5Mz码时钟产生电路采用两种形式，一种为全数字方式，另一种为NCO+D/A+整形方式；
NCO+D/A+整形方式采用AD9744模数转换器结合过零比较器实现；
D/A转换器选用AD公司的AD9744，AD9744是AD公司的14-bit、210MSPS高精度数/模变换器。
6、根据权利要求5所述的具有多普勒模拟功能的扩频信号源，其特征在于所述的NCO+D/A+整形方式中，在设计D/A转换电路时注意电流差分耦合和带通滤波；
①电流差分耦合
在采用AD9744时，由于为电流差分输出形式，因此为了与射频前端的输入相匹配，在AD9744的输出端通过电流差分放大电路实现差分电流到电压输出转换；电流差分放大电路采用AD公司的AD8056实现，AD8056是AD公司的通用电压反馈型运算放大器；
②带通滤波
由于D/A转换器的输出具有大量谐波，因此还需要再经过滤波器进行滤除；
③比较器电路
比较器电路采用过零比较器实现；该电路可将双极性输入转换为单极性的方波输出，通过在同相输入端和反向输入端均加相同的直流偏置电压来实现对输入信号的过零比较。
比较器选用Analog Device公司的4ns超快速、单电源比较器AD8611。
7、根据权利要求2所述的具有多普勒模拟功能的扩频信号源，其特征在于所述的看门狗电路，用于监测电源供电状况和DSP工作状态，看门狗电路采用MAXIM公司的MAX705实现
●当电压低于某一门限值时，产生低复位信号
●当监测到DSP在一定时间内输出无发生变化时，产生低复位信号。
全文摘要
本发明涉及一种具有多普勒模拟功能的扩频信号源，分为多普勒动态模拟、数据组帧格式编排以及中频信号调制发射三部分；多普勒动态模拟部分实现处理机运动状态的动态模拟根据控制面板或上位机的控制，计算出载波NCO控制字，并输出至发射通道子系统，控制产生多普勒频率的载波；同步的进行码时钟多普勒频率的模拟过程。数据组帧格式编排部分主要实现处理机中带发送信息数据的产生和组帧。中频信号调制发射部分完成信息数据与伪码数据的码扩频调制，同时与生成的数字载波同时发送，软件外部通过外围调制器完成载波调制，并将完整的中频信号经过射频前端发送。
文档编号H04B17/00GK101252398SQ20081010336
公开日2008年8月27日 申请日期2008年4月3日 优先权日2008年4月3日
发明者青 常, 雪 李, 勇 徐, 磊 刘, 张其善, 吴鑫山 申请人:北京航空航天大学