专利名称：时隙交换器的制作方法
技术领域：
时隙交换器涉及用于交换分配给多个传输数据的时隙的技术，并且 更具体地涉及即使当进行分配给高容量传输数据的时隙的交换时，通过 使用用于处理信道设置数据(信道设置数据用作用于交换传输数据的时 隙的信息)的低存储容量的基本电路重复处理信道设置数据，也能抑制 电路规模的增加。
发明内容
根据实施方式的一方面，时隙交换器包括第一存储器，用于根据 以时间序列方式分散的预设的第一传输容量重复存储用于处理信道设置 数据的数据，以便根据预设的第二传输容量处理信道设置数据，该第一 存储器具有对应于第一传输容量的存储器容量；以及第二存储器，用于
根据第二传输容量存储信道设置数据和警告数据，该第二存储器具有对 应于第二传输容量的存储器容量；其中第一传输容量是第二传输容量的 1/n (n:整数)。
根据实施方式的一方面，当用作用于交换传输数据的时隙的信息的 信道设置数据被处理时，要容纳的所有信道的信道设置数据不集总处理， 并且无需提供对应于所有信道的存储器。而且，提供了具有对应于所有 信道的存储器容量的1/n (n:整数)的存储器容量的基本电路，并且通 过使用该基本电路，所有信道的信道设置数据可通过重复执行处理n次 来被处理。这允许縮小用于处理信道设置数据的电路的大小。
此外，当信道设置处理容量增加时，可通过增加基本电路的处理的 重复次数来适应该信道设置处理容量的增加，而无需增加如存储器的电 路。
图1是节点设备构成了两个环状网络的系统的图2是构成互连的系统的图3是装置框图4是信道设置数据处理部分的功能构成图5是示出了信道设置数据和警告数据的信道构成的信号格式的
图6是示出了每个信道的信道设置数据和警告数据的排列的信号格 式的图7是示出了每个信道的信道设置数据的构成的信号格式的图； 图8是示出了每个信道的警告数据的构成的信号格式的图； 图9是在信道设置数据处理部分内使用的信号格式的图； 图IO是关于构成信道设置数据处理部分的MEM部分(存储部分) 的信号的时序图11是关于构成信道设置数据处理部分的的信号的时序图12是在构成信道设置数据处理部分的各功能之间的信号格式的
图13是在构成信道设置数据处理部分的各功能之间的信号格式的
图14是在构成信道设置数据处理部分的各功能之间的信号格式的
图15是在构成信道设置数据处理部分的各功能之间的信号格式的
图16是信道设置数据处理部分向地址控制存储器部分所通知的信 道设置数据的信号格式的图17是示出了 480Gbps容量处理功能的图；以及 图18是示出了 480Gbps容量时序的图。
具体实施方式
以下，将参照附图详细描述实施方式。在这些附图中，相同或相似 的组件由相同的符号指示。
图1示出了多个节点设备构成了两个环状网络，各节点设备用作
具有添加(Add)御下(Drop) /复用(MUX)功能的时隙交换器。节点 设备1到5构成一个2F-BLSR (2光纤双向线路交换环)方案的环状网 络RN1，而节点设备6到9构成了一个2F-BLSR方案的环状网络RN2。 节点设备1和3通过低速侧线路分别连接到节点设备6和7，从而建立了 环互连，使得即使在低速侧线路中出现了故障，在环状网络RN1和RN2 之间也可进行通信。
对两个BLSR网络进行互连的构造包括DCP (保护带宽的放弃和继 续)构造和DTP (保护带宽的双传送)构造。DCP构造是这样的构造， 其中使用保护信道建立同一环状网络中的主节点设备(primary node device)和辅节点设备(secondary node device)之间的连接，并且其中终 接节点设备(terminal node device)位于主节点设备和辅节点设备外。DTP 构造是这样的构造，其中终端节点设备位于主节点设备和辅节点设备之 间。
在图1中，环状网络RN1具有DTP构造。在环状网络RN1中，节 点设备l用作主节点设备，节点设备3用作辅节点设备，并且节点设备2 用作终接节点设备。另一方面，环状网络RN2具有DCP构造。在环状网 络RN2中，节点设备6用作主节点设备，节点设备7用作辅节点设备， 而节点设备9用作终接节点设备。
图2示出了解释通过互连的信号的流程所需的功能的概况，与构成 图1中的系统构造中的互连的节点设备l、 2和3以及节点设备6、 7和9 有关。
这里，对以下示例进行描述从构成环状网络RN2的终端节点设备 9的低速侧线路(91)到构成环状网络RN1的终端节点设备2的低速侧 线路(22)的信号的流程。来自终端节点设备9的低速侧线路(91)的 信号在插入点(添加点)91插入到环状网络RN2中，并且在主节点设备 6的分支部分(卸除部分)62分支后，经由低速侧线路(62)在添加部分11插入环状网络RN1，作为构成环状网络RN1的主节点设备1的线 路(11)上的信号。此外，该信号还从主节点设备6的卸除部分62经过 环状网络RN2的保护带宽，并且在辅节点设备7的卸除部分72分支， 从而经由低速侧线路(72)在添加部分31插入环状网络RN1，作为构成 环状网络RN1的辅节点设备3的线路(31)上的信号。这些插入到环状 网络RN1中的信号在终端节点设备2的各卸除部分22a和22b分支，并 且输入到路径交换部分(PSW部分)23。如果在主节点设备6和主节点 设备1的低侧信道上没有故障，则PSW部分23从卸除部分22a中选择 信号。否则，PSW部分23从卸除部分22b中选择信号。选出的信号输出 到低速侧线路(22)。
现在将描述作为相反方向上的信号的、从终端节点设备2的低速侧 线路(21)到终端节点设备9的低速侧线路(92)的信号的流程。来自 终端节点设备2的低速侧线路(21)的信号在添加部分21a被插入到环 状网络RN1中的工作带宽，并且在添加部分21b被插入到保护带宽。插 入到工作带宽的信号在主节点设备1的卸除部分12分支，并且作为构成 环状网络RN2的辅节点设备6的低速侧线路(61)上的信号，经由低速 侧线路(12)插入到服务选择器部分(SS部分)64。插入到保护带宽的 信号在主节点设备3的卸除部分32分支，并且作为构成环状网络RN2 的辅节点设备7的低速侧线路(71)上的信号，经由低速侧线路(32) 插入到环状网络RN2的保护带宽。如果在主节点设备6和主节点设备1 的低侧信道上不存在故障，则主节点设备6的SS部分64从低速侧线路 (61)中选择信号。否则，SS部分64选择来自次级节点7的保护带宽的 信号。选出的信号在终端节点设备9的卸除部分92分支，并且输出到低 速侧线路(92)，作为环状网络RN2中工作带宽的信号。
图3是装置框图。将使用该图描述用作例如SONET (同步光网络) /SDH (同步数字分级)-自适应装置的时隙交换器的概述。
附图标记201和202分别表示接收侧和传输侧上的线路接口 (INF)。 附图标记100W和100P分别表示工作时隙交换器和保护时隙交换器。使 用附图标记100对这些时隙交换器进行概括命名。附图标记110表示信道设置数据处理部分，附图标记120表示地址控制存储器(ACM)部分， 而附图标记130表示时隙交换(TSI)部分。时隙交换器100通过包括这 些部分而构成。附图标记300表示单元控制(CONT)部分。
线路接口部分201接收传输路径信号，并且检测传输路径警告等， 由此向单元控制部分300通知警告等。
线路接口部分202传输传输路径信号。
单元控制部分300从诸如维护设备的外部设备接收信道设置数据， 并且将根据传输数据的时隙分配的信道设置数据传输到时隙交换器 100W和IOOP。单元控制部分300还从线路接口部分201等接收传输路 径警告，并且将警告数据传输到时隙交换器IOOW和IOOP，作为用于处 理时隙交换用信道设置数据的控制信息。这里，传输路径警告指包括在 TOH (传送开销)中的信息，TOH是对应于SONET/SDH的传输路径格 式。
时隙交换部分130使用下面的过程执行传输数据的时隙交换。首先， 时隙交换部分130从线路接口部分201接收传输数据，然后基于来自地 址控制存储器部分120的写入地址，将接收的传输数据写入到时隙交换 部分130中提供的存储器(未示出)中，并且基于来自地址控制存储器 部分120的读取地址从该存储器读出传输数据。
地址控制存储器部分120基于来自信道设置数据处理部分110的信 道设置数据，产生要通知给时隙交换部分130的写入地址和读取地址。 地址控制存储器部分120生成用于写入地址的顺序地址，以及用于读取 地址的随机地址。即，时隙交换部分130基于所述顺序地址写入接收的 传输数据，并且地址控制存储器部分120产生所述随机地址，用于基于 对应的地址读出写入的传输数据的时隙，以便根据信道设置数据交换写 入的传输数据的时隙。
信道设置数据处理部分110从单元控制部分300接收根据传输数据 的时隙分配的信道设置数据，信道设置数据示出了构成传输数据的信道 信号分配给哪个时隙。信道设置数据处理部分110还从单元控制部分300 接收用于处理时隙交换用信道设置数据的警告数据。然后，信道设置数据处理部分110根据由时隙交换部分130接收的传输数据的时隙，设置 信道设置数据。而且，根据警告数据，信道设置数据处理部分110将信 道设置数据切换到对应于信道信号的交换目的地的信道设置数据。例如， 当由于传输路径出现故障而尝试将信道信号从工作频带切换到保护带宽 时，信道设置数据处理部分110将信道信号从工作带宽的时隙切换到保 护带宽的时隙。
第一实施方式
在该第一实施方式中，例如时隙交换器(也被描述为节点设备)构 成了 2F-BLSR环状网络，并且由一个时隙交换器处理的传输容量的最大 值被假定为160 Gbps，即， 一个时隙交换器被假定为容纳具有2.4 Gbps 的线路速度的高达64条STS (同步传送信号)-48，并且假定STS-1 (这 也可以被描述为51.84 Mbps或传输容量50 Mbps)作为其信道设置的处 理单位(以下其也可以称作CH (信道))。
图4示出了图3中图示的信道设置数据处理部分110的功能构造的 概况。各功能的细节将在后面描述。
图5示出了由图3中示出的单元控制部分300产生的信道设置数据 和警告数据的信道结构，并且该信道设置数据和警告数据被通知给信道 设置数据处理部分110。处理时钟的单位是等于STS-3 (155.52 Mbps)的 1/2的77.76 MHz (这也被描述为78M时钟)。
如图5所示，信号使用作为一个处理单位的两条STS-48,占据96 位78M时钟区域。具体地，关于这两条线路中的每一条路 一条线路在 信号输入到节点设备的东侧并从该节点设备的西侧输出的信号方向上， 即，EW方向，而一条线路在其相反侧(信号输入到西侧并从东侧输出的 信号方向，艮卩，WE方向)，信道l (CH1)到信道24 (CH24)的每个用 作工作带宽(WK)，并且信道25到信道48 (CH48)的每个用作保护带 宽(PT)，即，总共96个信道用作一个处理单位。由96个信道组成的该 处理单位被取作系统(SYS)。将参照下文描述的图7描述信号的构成。
关于该处理部分，作为用于根据警告数据对各信道执行信道设置数 据的交换的区域，提供了与上述"SYS"区域一样大的96位78M时钟区域，由此允许在一帧(9720位78M时钟区域)中处理160 Gbps的传输 容量(具有5 Gbps的传输容量的两条STS-48等于32 SYS)。
图6示出了构成图5中的信号格式的、每个信道的信道设置数据和 警告数据的排列。
给每个信道分配78M时钟的4位，并且其2位构成信号区域。信道 设置数据和警告数据分别包括16个并行信号(0到15)和8个并行信号 (0到7)。
图7示出了图6中示出的各信道的信道设置数据的信号内容和构造， 即，图7示出各信道的信道设置目的地(交换目的地)。
通过从第0个到第5个这6个并行信号(6位)，来区分以50 Mbps 容量作为单位的STS-1的信道号(CHl到CH48)，并且通过第6个并行 信号(l位)，来区分侧号(侧1知侧2)，侧号示出了EW和WE方向上 的两条STS-48。通过从第7个到第10个这4个并行信号(4位)，区分 了以5 Gbps容量(96信道容量)作为1系统的系统号(SYS糾到SYS#15)， 并且通过第11个并行信号(1位)，区分传输容量为16个系统的80Gbps 的单位(80G糾和80G#1)。
因此，直到第11个的信号，才可以区分构成160 Gbps的传输容量 的信道。此外，为了区分160 Gbps的传输容量，使用从第12个到第M 个的3个并行信号(3位)。
而且，使用第15个信号(l位)，设置是否执行信道设置。 图8示出了图6中示出的各信道的警告数据的构成和信号内容。 通过从第0个到第4个这5个并行信号(5位)，设置各信道的警告 状态。通过从第5个到第7个这3个并行信号(3位)，设置各信道的拼 接状态。
图9示出了图4中的信道设置数据处理部分内部使用的信号格式。 图10和图11的每个示出了关于构成图4中的信道设置数据处理部 分的存储部分的信号的时序，并且分别展现了对存储器的写入时序和读 取时序。系统号被描述为SYS0到SYS15 (符号#在此省略)。
图12到图15各示出了在构成图4中的信道设置数据处理部分的各功能之间的信号的格式。
图16示出了信道设置数据处理部分110向地址控制存储器部分120 所通知的信道设置数据的格式。
在图4中，存储部分1101接收图5到图8中示出的信号格式的24 个并行信号，并且信道自适应地存储关于对应于160 Gbps的传输容量的 3072个信道(96信道X16X2)的信道设置数据和警告数据。存储部分 1101读出图9中示出的信号格式的信号。
在图9中，信道设置数据的处理单位被称作SYS，其包括对应于两 条STS-48的96个信道。交替地从存储部分1101读出一帧中的从SYS湘 到SYS#15的组80G#0以及一帧中的从SYS#0到SYS#15的组80G#1。 针对该处理单位，提供了与上述"SYS"区域一样大的96位78M时钟区 域，作为用于基于各信道的警告数据执行信道设置数据的交换处理的区 域，由此允许在一帧(9720位78M时钟区域)中处理160 Gbps的传输 容量(具有5 Gbps的传输容量的两条STS-48等于32 SYS)。在每个SYS 中，对应于两条STS-48的侧1和侧2中的信号、以及各侧中的CHl到 CH24 (工作带宽)和CH25到CH48 (保护带宽)中的信号被读出以便 复用。这里，各CH的信号包括24个并行信号，即，16个用于信道设置 数据的并行信号以及8个用于警告数据的并行信号。这些信号的内容与 图7和图8中示出的那些相同。
在图4中，从存储部分1101到DTPSW部分1102的信号；从DTPSW 部分1102到各XC部分1103和DCPThr部分1104的信号；从各XC部 分1103和DCPThr部分1104到SS部分1105的信号；以及从SS部分1105 到存储部分1106的信号采用图9中示出的信号格式。
在图4中，存储部分1111将从存储部分1101读出的、图9中的信 号中包含的警告数据写入到针对各个组80G糾和80#G1的存储部分1111 中包括的两侧存储器中，如图10中的S1所示，即，存储部分llll将图 12中示出的信号写入到针对组80G#0和80#G1的存储部分1111中包括 的两侧存储器中。在存储各个组80G#0和80#G1的存储器中，警告数据 按时间序列方式以SYS位单位写入96位区域，并且在为该96位区域的两倍的192位区域中读出。读出信号釆用如图10中的S2所示的时序， 并且被传输到图4中所示的DTPSW控制部分1112。
在图4中，在构成DTP的信道的警告数据中，在有关警告被提出时， DTPSW控制部分1112设置用于将传输数据从工作侧切换到保护侧的控 制信号。即，在图13中所示的信号的情形下，为各信道提供控制位，并 且当选择了工作带宽时，逻辑电平被设置为"0",而当选择了保护带宽 时，逻辑电平被设置为"1"。
在图4中，存储部分1113将由DTPSW控制部分1112设置的信号 (图13中所示)写入到存储部分1113中包括的两侧存储器中。即，从 DTPSW控制部分1112传输到存储部分1113的信号(图13中所示)釆 用由图10中的S2所示的信号的时序。通过由S2所示的该写入时序(W)， 信号写入到存储部分1113中包括的两侧存储器中。
在图10中的步骤S2，存储部分1113将以SYS为单位写入两个96 位区域的图13中的信号(控制数据)读入一个96位区域(如由图10中 的S2的"R"所指示)。读出的信号(控制数据)构成图10中的S3所示 的时序，并且传输到图4中的DTPSW控制部分1102。
在图4中，针对从存储部分1101读出的信号(图9中)，DTPSW部 分1102基于由上述存储部分1113读出的信号(控制数据)，以SYS为单 位在各信道的工作带宽和保护带宽之间做出选择。
由DTPSW部分1102以信道为单位在工作带宽和保护带宽之间选出 的信号(图9所示格式的信号)被传输到XC部分1103和DCPThr部分 1104。
存储部分1114将已经由DTPSW部分1102以信道为单位在工作带 宽和保护带宽之间选出的信号中包含的警告数据(图12中所示格式的信 号)写入到存储部分1114中包括的两侧存储器中。
基于写入到存储部分1114中的警告数据，XC控制部分1115以信道 为单位产生信号(具有图7中所示内容的信道设置数据)，该信号用于以 SYS为单位控制在CH1到CH24的工作带宽信道信号和CH25到CH48 的保护带宽信道信号之间的切换(信道设置)。存储部分1116将由图14中所示的XC控制部分1115产生的信道设 置数据写入到存储部分1116中包括的两侧存储器中。
在图11中的S4，存储部分1106将以SYS为单位写入的信道设置数 据读出到各SYS的96位区域中。
在图4中，XC部分1103基于在存储部分1116中写入的信号(信道 设置数据)，对从DTPSW部分1102传输来的信号(图9中)进行信道设 置。
DCPThr部分1104按照由XC部分1103输出的信号的时序，输出从 DTPSW部分1102传输来的信号(图9中)。
由XC部分1103输出的信号(描述为添加侧信号)以及由DCPThr 部分1104输出的信号(描述为Thr侧信号)传输到SS部分1105，其中 这两类信号都是图9中示出的格式。
存储部分1117将添加侧信号中包含的警告数据和Thr侧信号中包含 的警告数据(这些警告数据中的每一种都由具有图12中所示格式的信号 构成)写入存储部分1117中包括的两侧存储器中，如图11的S5所示。
如图11的S6所示，基于按SYS单位从存储部分1117读出的、构 成DCP的信道的警告数据，SS控制部分1118在出现有关警告的情况下 产生用于选择Thr侧信号的控制信号。即，如在图15中所示的信号的情 况下，提供了信道单位的控制位，并且当选择添加侧信号时，逻辑电平 被设置为"0"，而当选择Thr侧信号时，逻辑电平被设置为"1"。
存储部分1119将由SS控制部分1118产生的信号(图15中所示) 写入到存储部分1119中包括的两侧存储器中。即，从SS控制部分1118 传输到存储部分1119的信号(图15中)采用由图11中的S5所示的时 序。通过由S5所示的该时序(W)，图15中的信号被写入到存储部分1119 中包括的两侧存储器中。
在图4中，针对添加侧信号和Thr侧信号，SS部分1105基于从上 述存储部分1119读出的信号(控制数据)，以SYS为单位为各信道选择 添加侧信号或Thr侧信号。
存储部分1106顺序写入以SYS为单元为每个信道选择的添加侧信号或Thr侧信号(图9中所示的格式的信号)，并且在已经集总读出具有 160 Gbps的传输容量的3072个信道的信道设置数据后，存储部分1106 通过图16中所示的信号格式将其传输到图3中所示的地址控制存储器部 分120。
如可以从图16中的信号格式所看到的，为了将上述信号传输到在功 能块上与图3中所示的信道设置数据部分110不同的地址控制存储器部 分120，指示信号的前沿的1位78M时钟信号并发传输并且在信号的前 沿部分提供指示信号前部的固定图案(pattem)。
时序产生部分1107产生为上述存储部分的写入和读出所需的时钟信 号、时序信号等。
通过该实施方式，在使用实现冗余构造的DTP构造和DCP构造以 及和环状网络之间的互连的时隙交换器中，基于警告数据对信道设置数 据的交换处理可以用两个环状网络线路的传输容量作为处理单位来实 现。因此，在环状线路容量是64条STS-48 (160Gbps容量)、信道设置 单位是STS-1 (50 Mbps容量)、以及信道设置数是3072信道(96 chX 32=3072 ch)的情况下，对时隙交换所需的信道设置数据的处理可通过以 96信道的SYS单位(5 Gbps容量)进行、并以SYS为单位顺序重复该 处理32次来实现。具体地，图4中的存储部分1101和1106每个都需要 对应于传输容量160 Gbps的存储器容量，而存储部分llll、 1113、 1114、 1116、 1117和1119中的每一个都能够通过对应于传输容量5 Gbps的存 储器容量实现上述处理。这使得可以减小处理信道设置数据所需的电路 规模(具体地，存储器规模)。
当信道设置处理容量增加时，该在信道设置处理容量的增加可通过 增加基本电路的处理的重复次数而被包容，而不需增加如存储器的电路 的数量。
第二实施方式
在第一实施例中，已经提出由单个时隙交换器处理的传输容量的最 大值为160 Gbps (即，具有2.4 Gbps的线路速度的STS-48被容纳多达 64条)的情形。在第二实施例中，提出这样的情形，其中由单个时隙交换器处理的
传输容量的最大值是例如480 Gbps。
图17示出了 480 Gbps容量处理功能。这里，附图标记111表示内 部处理部分，附图标记112表示暂时存储器部分，附图标记113表示外 部存储器INF部分，并且附图标记114表示外部存储器。
内部处理部分111具有在第一实施例中描述的信道设置数据处理部 分110的功能，并且以160 Gbps的容量执行信道设置数据的处理。
外部存储器INF部分112是用于以160 Gbps的容量暂时存储信道设 置数据的存储器，如第一实施方式中所述的，并且构成两侧配置的存储 器。
当执行以160 Gbps的容量处理信道设置数据时，外部存储器INF部 分113用作用于在外部存储器114和以两侧配置的暂时存储器部分112 之间交换数据的接口。
外部存储器114以480 Gbps的容量存储信道设置数据。外部存储器 114是对应于第一实施例中的存储部分1101和1106的存储器。
图18示出480 Gbps容量时序。
如第一实施方式中所述，由于以160 Gbps容量处理的信道设置数据 可以被1帧1帧地处理，所以来自外部存储器114的对于160 Gbps的容 量单位所需的数据经由外部存储器INF部分113，以交替方式写入两侧暂 时存储器部分112。
内部处理部分111读出来自暂时存储器部分112的一侧的信道设置 数据，并且在已经执行了信道设置所需的处理(处理内容已经在第一实 施方式中描述)后，内部处理单元111将处理结果写入暂时存储器部分 112的一侧中。然后，内部处理部分111顺序执行各160 Gbps容量的处 理，并且以交替方式将结果顺序写入两侧暂时存储器部分112。
外部存储器INF部分113将存储在暂时存储器部分112中的上述信 道设置数据顺序写入外部存储器。
通过该实施方式，在其中环线容量是192条STS-48(480 Gbps容量)、 信道选择单元是STS-1 (50 Mbps容量)、并且信道设置数是9216信道(3072chX3=9216 ch)的情况下，时隙交换所需的信道设置数据的交换 处理可以通过以160 Gbps容量单位执行处理、并且以160 Gbps容量单位 顺序重复该处理而实现。因此，通过由ASIC构成内部处理部分、暂时存 储器、外部存储器INF部分，并且通过响应于处理容量的大小设置外部 存储器，用于ASIC构成的信道设置数据的处理电路的规模(特别是存储 器规模)可以被减小。
当信道设置处理容量增加时，该信道设置处理容量的增加可通过调 整外部存储器的容量并增加基本ASIC电路中的处理的重复数量而被容 纳，而无需改变ASIC电路。
权利要求
1.一种用于处理信道设置数据的时隙交换器，该信道设置数据对交换复用的传输数据的时隙具有控制作用，该时隙交换器包括第一存储器，用于以时间序列方式分散地根据预设的第一传输容量重复存储用于处理所述信道设置数据的数据，以便根据预设的第二传输容量处理所述信道设置数据，该第一存储器具有对应于所述第一传输容量的存储器容量；以及第二存储器，用于根据所述第二传输容量存储所述信道设置数据和警告数据，该第二存储器具有对应于所述第二传输容量的存储器容量；其中所述第一传输容量是所述第二传输容量的1/n，n为整数。
2. 如权利要求1所述的时隙交换器，其中所述第一存储器以时间序列方式分散地根据所述预设的第一传 输容量存储用于处理所述信道设置数据的数据n次，以便根据所述预设 的第二传输容量处理所述信道设置数据。
3. 如权利要求1所述的时隙交换器，其中所述时隙交换器是SONET-自适应装置或SDH自适应装置， 其中所述第一传输容量具有对应于所述SONET中的OC-48或所述 SDH中的STM-16的两条传输线路的传输容量，并且所述第二传输容量 与所述第一传输容量的32倍一样大，其中所述n为32。
4. 如权利要求1所述的时隙交换器，其中所述时隙交换器是SONET自适应装置或SDH自适应装置， 其中对所述信道设置数据进行处理的单位为所述SONET中的 STS-1。
5. 如权利要求1所述的时隙交换器， 其中所述时隙交换器是具有2F-BLSR系统的装置。
6. —种用于处理信道设置数据的时隙交换器，该信道设置数据对交 换复用的传输数据的时隙具有控制作用，该时隙交换器包括用于基于警告数据根据预设的第一传输容量处理所述信道设置数据 的部件；以及用于以时间序列方式分散地根据所述预设的第一传输容量重复处理 所述信道设置数据、以便根据预设的第二传输容量处理所述信道设置数 据的部件。
7. —种用于处理信道设置数据的时隙交换器，该信道设置数据对交换复用的传输数据的时隙具有控制作用，该时隙交换器包括用于基于警告数据根据预设的第一信道数处理所述信道设置数据的 部件；以及用于以时间序列方式分散地根据所述预设的第一传输容量重复处理 所述信道设置数据、以便根据预设的第二信道数处理所述信道设置数据 的部件。
全文摘要
提供了用于处理信道设置数据的时隙交换器，该信道设置数据被用作用于交换复用传输数据的时隙的控制数据。在该时隙交换器中，基于警告数据根据预设的第一传输容量对信道设置数据执行处理，并且针对所述信道设置数据，根据预设的第二传输容量，以时间序列方式分散地根据第一传输容量处理所述信道设置数据。
文档编号H04J3/08GK101321403SQ200810108930
公开日2008年12月10日 申请日期2008年6月6日 优先权日2007年6月7日
发明者山崎昭作, 川口光弘, 松井秀树, 谷茂雄 申请人:富士通株式会社