专利名称：基于数字电视hdtv平台的高清编码器的制作方法
技术领域：
本实用新型涉及一种基于数字电视HDTV (高清电视)平台的高清编码器，特别涉及一种基于H.264标准的TS流的多路高清编码器。
背景技术：
目前我国居民家庭中高分辨率液晶电视拥有率已经大大增加，人们对高品质数字电视节目的要求也越来越迫切。随着高清(HD)数字电视的不断普及，原本仅仅支持MPEGII标准的编码器，对于高清信号编码较大的码率带宽的要求下不能再使用，广大运营商迫切需要支持新一代编码标准的兼容高标清编码功能的设备。
实用新型内容
要解决的问题
以往的基于HDTV平台的高清编码器只能对4路节目源同时编码，没有MPTS封包功能。因此现有的高清数字电视信号广播中存在传统编码方式下编码码率过大的问题。
用于解决问题的手段
本实用新型的一个侧面所涉及的基于数字电视HDTV平台的高
清编码器的特征在于，具备输入接口，其输入多路高清视频音频信号；多路主板，每一路主板都具备两个现场可编程门阵列FPGA，分别是接口FPGA和编码FPGA，多路主板分别与输入接口相连，分
别对多路输入的高清视频音频信号进行编码处理，得到各自的单路节目传输流SPTS;多路主板中除最后一路主板之外的每一路主板将自己的SPTS和之前各路主板的SPTS —起传输给下一路主板，最后一路主板将之前各路主板的SPTS和自己主板的SPTS复用为多节目传输流MPTS;背板，其内嵌有多个总线和接口，使各功能模块和端口通过背板互相通信；调试端口，通过该调试端口连接计算机来对编码器进行监控；以及输出接口，其输出在各路主板中进行编码处理得到的单路节目传输流SPTS或多节目传输流MPTS。
本实用新型的另一个侧面所涉及的基于数字电视HDTV平台的高清编码器的特征在于，所述多路主板也可以分别与所述输出接口直接相连，在分别对多路输入的高清视频音频信号进行编码处理后，将处理得到的各自的单路节目传输流SPTS分别通过所述输出接口输出。
本实用新型的另一个侧面所涉及的基于数字电视HDTV平台的高清编码器的特征在于，所述多路主板在进行多路SPTS单独输出的同时，还将一路复用了多路SPTS而得到的MPTS通过所述输出接
口输出。
本实用新型的另一个侧面所涉及的基于数字电视HDTV平台的高清编码器的特征在于，所述高清编码器还具备温度监测模块，用于测量整机工作内部温度，当超出预先设定的温度范围时，产生过温报警。
本实用新型的另一个侧面所涉及的基于数字电视HDTV平台的高清编码器的特征在于，所述多路主板是8路主板。本实用新型的另一个侧面所涉及的基于数字电视HDTV平台的高清编码器的特征在于所述输入接口是8路HDMI接口或者HD/SD SDI接口的HDTV级，其输入符合SMPTE259/292标准的多路高清视频音频信号；所述输出接口 ，输出符合H.264编码标准、MP@HL、 HP@HL LEVLE4.1标准的信号。
实用新型的效果
根据本实用新型的基于数字电视HDTV平台的高清编码器，能够对多路高清视频音频节目同时编码，并进行MPTS封包，可以在标清网络条件下，提供标准清晰度节目以及高清晰度的节目。在保护运营商的现有的网络环境下，增加运营商的服务项目。因此解决了高清数字电视信号广播中编码码率过大的问题，可以极大地提升运营商的服务品质。
图l是表示包括本实用新型所涉及的高清编码器的高清数字电视广播系统的系统架构图。
图2是表示本实用新型所涉及的高清编码器的结构图。图3是表示本实用新型所涉及的高清编码器的多路主板中的一
路主板的结构图。
图4是表示N:N:1模型下第M路主板(1<M<N)的处理流程的示意图。
图5是表示N:N:1模型下第N路主板的处理流程的示意图。
具体实施方式
图l示出了本实用新型所涉及的高清编码器l的系统架构。高清编码器1根据SNMP协议与资讯平台控制终端2进行通信，管理员通过资讯平台控制终端2来控制高清编码器1的编码作业。高清编码器1通过HDMI/ SDI/ka接口连接到高清视频源3，该高清视频源3可以是高清摄像机、高清解码播放器等设备。高清信号从高清视频源3输入高清编码器1，进行编码后以ASI方式将MPTS输出到调制设备(QAM) 4，然后传输到播放的接收端5，如数字机顶盒(STB)、电视(TV)，其中在该MPTS中复用了多路编码得到的SPTS。
参照图2说明本实用新型所涉及的高清编码器的结构。本实用新型所涉及的高清编码器l包括多路主板ll、背板12、前面板13、温度监测模块14、调试端口15。其中，主板ll用于对输入的高清视频音频信号进行编码和复用处理，其具体结构和工作步骤在后面说明。背板12包括多个总线和接口，使各功能模块和端口通过背板12互相通信。前面板13包括按键、指示灯、液晶屏，通过USB HUB与主控CPU通信。温度监测模块14测量整机工作内部温度。主控模块对其设定工作温度范围，当超出设定温度范围时，产生过温报警，通知主控模块。调试端口15用于连接PC，主要通过此接口连接计算机对设备进行监控。
下面，参照图3 (原图2)说明本实用新型所涉及的高清编码器的多路主板中的一路主板ll的结构。
如图3所示，主板11具备接口FPGA 21、编码FPGA 22。接口FPGA 21内嵌NIOSII主控CPU 23，该接口 FPGA 21进行TS流的复用、数据的矩阵切换。接口FPGA 21通过总线将从外部输入的原始A/V源提供给编码FPGA22，编码FPGA22对其进行编码并封成以H.264的NAL流作为视频ES流的SPTS流，通过总线返回到接口FPGA21。
在接口FPGA 21中内嵌的NIOSII主控CPU 23用于与远程用户控制端进行通信，控制本地的各个处理单元。接口FPGA21还具备系统复位模块24、 FPGA程序调试接口 (JTAG) 25、电可改写只读存储器(EPCS) 26、同步静态随机存取存储器(SSRAM) 27、闪存28、 0101接口29、网络接口30、 HDMI视频接口31、音频接口32。另外，接口FPGA21还通过LVDS接口连接到背板8。
其中，系统复位模块24对主板提供整机系统上电统一复位信号。FPGA程序调试接口 (JTAG) 25用于进行FPGA程序的调试。电可改写只读存储器(EPCS) 26用于保存FPGA的程序。同步静态随机存取存储器(SSRAM) 27用于保存上位计算机发来的数据如PID表，并且是接口FPGA处理数据时的缓存。闪存28用于保存操作系统和其他应用程序。0101接口29主要用于HD/SD SDI高清视频信号输入、MPTS的输出。网络接口30通过网线连接到上位计算机，用户操作上位计算机发送FPGA在线配置文件，控制编码器的工作。HDMI视频接口31为符合HDMI 1.3标准的视频信号提供接口转换。音频接口32输入音频信号。
编码FPGA22具备FPGA程序调试接口 (JTAG) 33、同步动态随机存取存储器(DDR2 SDRAM)34、电可改写只读存储器(EPCS )35、闪存36。其中，FPGA程序调试接口 (JTAG) 33用于进行FPGA程序的调试，同步动态随机存取存储器(DDR2 SDRAM) 34在编码核工作时进行数据交换，其内存大小可以是256Mbyte，电可改写只读存储器(EPCS) 35用于保存FPGA的程序，闪存36用于保存操作系统和其它应用程序。
下面说明两个FPGA的启动流程。在设备上电后，两个FPGA启动流程同步进行。
关于接口FPGA21，上电后，电可改写只读存储器(EPCS)26读取数据配置接口FPGA 21，接口FPGA 21从闪存28中读取操作系统到NIOSII主控CPU 23，操作系统启动后，NIOSII主控CPU 23通过网络接口30与远程用户控制端进行网络通讯，接收用户的配置参数，设置给相应的处理模块，并保存到USBDISK (未图示)中。同时也将各模块的工作状态返回给远程用户控制端。
关于编码FPGA 22，上电后，电可改写只读存储器(EPCS)26读取数据配置编码FPGA 22，编码FPGA 22从EPCS 26中加载FPGA程序并启动运行。
启动完成后，即开始业务处理。
本实用新型所涉及的编码器支持的两种编码处理模型，分别是N:N:1模型和N:N:N模型，下面分别进行说明。
N:N:1模型的具体编码流程如下图1中的N路主板接收外部输入的高清或标清原始A/V源，之后分别编码并封成以H.264的NAL流作为视频ES流的SPTS流封包(参照"Amendment 3: Transport ofAVC video data over ITU-T Rec. H.222.0|ISO/IEC 13818-1 streams"标准)。然后，第一路主板将生成的SPTS流封包SPTS (1)通过背板传输到第二路主板，第二路主板将第一路的SPTS流封包SPTS(l)和自己生成的SPTS流封包SPTS (2) —起传输到第三路主板，第三路主板将第一、二路主板生成的SPTS流封包SPTS (1)、 SPTS流封包SPTS (2)连同自己生成的SPTS流封包SPTS (3)传输到第四路主板。以此类推，第N路主板将接收到的前N-l路的SPTS流封包SPTS (1)、 SPTS (2)…SPTS (N-1)、自己生成的SPTS流封包SPTS(N)以及通过IP接收到的节目专用信息PSI复用成MPTS，并以ASI方式输出。
N:N:N模型的具体编码流程如下图1中的N路主板接收外部输入的原始A/V源，之后分别编码并封成以H.264的NAL流作为视频ES流的SPTS流封包(参照"Amendment 3: Transport of AVC videodata over ITU-T Rec. H.222.0|ISO/IEC 13818-1 streams"标准)。之后各自输出符合ASI格式的TS流。
下面参照图4的流程图来说明N:N:1编码模型中第M路主板的处理流程(其中KNKN)。在步骤STEP l中，接口FPGA21从A/V源输入视音频信号(同5.)。在步骤STEP2中，接口FPGA21将输入的信号转化为编码支持的数字格式，并传输到编码FPGA22。在步骤SETP3中，编码FPGA22进行编码，生成SPTS流封包，并传输到接口FPGA21。另外，在步骤STEPO中，第M路主板接收来自之前M-1个主板的各路SPTS。然后，在步骤STEP4中，接口FPGA21将之前M-1路主板的各路SPTS和自己的SPTS —起传输给下一路第M+l路主板。
第一路主板的处理流程与第M路主板的处理流程相似，但是不存在步骤STEPO。在此省略具体说明。
下面参照图5的流程图来说明N:N:1编码模型中第N路主板的处理流程。在第N路主板的处理流程中，步骤STEP 0 步骤STEP 3与图3记载的第M路主板的处理流程相同，但是不存在步骤STEP4，而是在步骤STEP 5中由接口FPGA 21将之前N-1路主板的各路SPTS和自己的SPTS复用，生成MPTS并输出。
此外，从原始A/V源输入的视音频信号也可以是标清视音频信号。
特别地，该高清编码器优选为8路高清编码器，具备8路主板，两种编码模型优选为8:8:1模型和8:8:8模型。
此时，输入接口是8路HDMI接口或者HD/SD SDI接口的HDTV级，输入的信号符合H.264编码标准，输出信号符合SMPTE259，SMPTE292， MP@HL， HP@HL LEVLE4.1标准。可以实现8路杜比5.1声道音频编码，输出码率32-384kbps。可以实现8路2通道AAC音频编码，输出码率64kbps， 128kbps， 192kbps。
以上所述仅是本发明的具体实施方式
，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求1.一种基于数字电视HDTV平台的高清编码器，其特征在于，具备输入接口，其输入多路高清视频音频信号；多路主板，每一路主板都具备两个现场可编程门阵列FPGA，分别是接口FPGA和编码FPGA，多路主板分别与输入接口相连，分别对多路输入的高清视频音频信号进行编码处理，得到各自的单路节目传输流SPTS；多路主板中除最后一路主板之外的每一路主板将自己的SPTS和之前各路主板的SPTS一起传输给下一路主板，最后一路主板将之前各路主板的SPTS和自己主板的SPTS复用为多节目传输流MPTS；背板，其内嵌有多个总线和接口，使各功能模块和端口通过背板互相通信；调试端口，通过该调试端口连接计算机来对所述高清编码器进行监控；以及输出接口，其输出在各路主板中进行编码处理得到的单路节目传输流SPTS或多节目传输流MPTS。
2. 根据权利要求1所述的基于数字电视HDTV平台的高清编码 器，其特征在于所述多路主板也可以分别与所述输出接口直接相连，在分别对 多路输入的高清视频音频信号进行编码处理后，将处理得到的各自 的单路节目传输流SPTS分别通过所述输出接口输出。
3. 根据权利要求2所述的基于数字电视HDTV平台的高清编码 器，其特征在于-所述多路主板在进行多路SPTS单独输出的同时，还将一路复 用了多路SPTS而得到的MPTS通过所述输出接口输出。
4. 根据权利要求1所述的基于数字电视HDTV平台的高清编码 器，其特征在于.-所述高清编码器还具备温度监测模块，用于测量整机工作内部 温度，当超出预先设定的温度范围时，产生过温报警。
5. 根据权利要求1 3中的任一项所述的基于数字电视HDTV平台的高清编码器，其特征在于-所述多路主板是8路主板。
6.根据权利要求1 3中的任一项所述的基于数字电视HDTV平台的高清编码器，其特征在于-所述输入接口是8路HDMI接口或者HD/SD SDI接口的HDTV 级，其输入符合SMPTE259/292标准的多路高清视频音频信号；所述输出接口，输出符合H.264编码标准、MP@HL、 HP@HL LEVLE4.1标准的信号。
专利摘要一种基于数字电视HDTV平台的高清编码器，具备多路主板、内嵌有多个总线和接口的背板、调试端口以及输出接口，每一路主板中的接口FPGA将之前各路主板的SPTS、和该路主板中的编码FPGA处理得到的自己主板的SPTS一起传输给下一路主板的接口FPGA，最后一路主板将之前各路主板的SPTS和自己主板的SPTS复用为多节目传输流MPTS并输出。本实用新型可以在标清网络条件下，提供标准清晰度节目以及高清晰度的节目。在保护运营商的现有的网络环境下，增加运营商的服务项目。
文档编号H04N7/08GK201365311SQ20082018354
公开日2009年12月16日 申请日期2008年12月22日 优先权日2008年12月22日
发明者照 赵 申请人:照 赵