解码设备和方法、接收设备和方法以及程序的制作方法

专利名称：解码设备和方法、接收设备和方法以及程序的制作方法
技术领域：
本发明涉及解码设备和方法、接收设备和方法以及程序，并且更具体
而言，涉及其每个即使在频谱被反转(invert)时也允许高速同步的解码设 备和方法、接收设备和方法以及程序。
背景技术：
众所周知，如果将正交幅度调制(QAM)用作多电平(multilevel)正 交幅度调制方案之一，则解调后的数据包括0度、90度、180度和270度 的相位模糊(phase ambiguity)，这是由于不能在解调处理中确定绝对相 位。
作为用于移除这种相位模糊的相关领域的方案，例如已经提出了一种 在"Rotationally Invariant Convolutional Channel Coding with Expanded Signal Space-Part II: Nonlinear Codes (利用扩展信号空间的旋转不变巻积信 道编码_第二部分非线性码)"(IEEE Journal on selected areas in communications, Vol. SAC-2, No. 5， Sep. 1984)(在下文中把此文献称作 文献l)中进行了描述的编码调制系统。
在文献l所提出的方案中，在发送侧，经差分(differential)编码的相 对(relative)相位数据被调制，而在接收侧，解调后的相对相位数据被差 分解码，以便被转换为绝对相位数据。这使得即使在相位在调制和解调之 间被旋转移动(90度、180度、270度)时，也可获得正确的数据。
此外，如在日本专利早期公开No.平9-247226 (在下文中称作专利文 献1)中所公开的，也提出了一种方案，在该方案中，如果在解调中的频 谱的上边带和下边带之间的关系与在调制中的关系相反，则同相轴和正交 轴被转换以由此消减(absorb)正交相位的模糊，并因此稳定地执行解 调。此外，还提出了一种方案，在该方案中，针对旋转对称的信号星座的情形，数据的位配置被改变，以由此获得一种等同于同相轴和正交轴被交 换的状态中的效果。
艮P，提出专利文献1的技术以便解决以下问题如果频谱在调制和解 调之间被反转则文献1的技术不能获得正确的数据。
发明,
然而，在包括专利文献1和文献1的技术在内的相关领域的技术中，
频谱是否被反转是通过对在后续级(post-stage)的处理中获得的同步状态
和差错测量结果的反馈进行判断的。因此，相关领域的技术涉及这样的一
个问题如果频谱被反转，则与频谱未被反转的情形相比，将花费很长时 间来获得正确的解码数据。
此外，在一些情形中，同步状态和差错检测结果除了受频谱反转的影 响以外，还受诸如传输路径上的噪声之类的因素的影响。因此，当不能获 得同步或者当发现出现了很多差错时，即使同相轴和正交轴被交换，解调 通常也会失效。
为了解决这个问题，可以应用一种根据各种因素来改变解调处理的细 节的机制。然而，需要这种机制针对频谱被反转的情形和频谱未被反转的 情形来改变解调处理的细节，因此又涉及一个问题需要花费更长的时间 来获得正确的解码数据。
需要本发明即使在频谱被反转时也允许高速同步而无需再次尝试同步
"根据本发明的一个实施例，提供了一种对通过解调从载波的数字调制 产生的正交调制信号而获得的解调数据进行解码并检测同步的解码设备。 该解码设备包括解码器，该解码器被配置为对第一解调数据进行解码，所 述第一解调数据是通过解调所述正交调制信号获得的并且由同相轴数据和 正交轴数据组成的所述解调数据，并且所述解码器对通过交换所述第一解 调数据的所述同相轴数据和所述正交轴数据而获得的第二解调数据进行解 码。该解码设备还包括同步检测器，该同步检测器被配置为从通过解码所 述第一解调数据获得的第一解码数据检测预定信息符号序列之间的边界，并且从通过解码所述第二解调数据获得的第二解码数据检测所述边界。所 述同步检测器基于对所述边界的检测结果选择并输出所述第一解码数据和 所述第二解码数据之一。
根据本发明的实施例，还提供了一种用于解码设备的解码方法，该解 码设备对通过解调从载波的数字调制产生的正交调制信号而获得的解调数 据进行解码并检测同步。该解码方法包括以下步骤对第一解调数据进行 解码，所述第一解调数据是通过解调所述正交调制信号获得的并由同相轴 数据和正交轴数据组成的所述解调数据，并且对通过交换所述第一解调数 据的所述同相轴数据和所述正交轴数据而获得的第二解调数据进行解码。 该解码方法还包括以下步骤从通过解码所述第一解调数据获得的第一解 码数据检测预定信息符号序列之间的边界，并且从通过解码所述第二解调 数据获得的第二解码数据检测所述边界，以及基于对所述边界的检测结果 选择并输出所述第一解码数据和所述第二解码数据之一。
根据本发明的实施例，还提供了一种对应于根据本发明的第一方面的 上述解码方法的程序。
在根据本发明的第一方面的解码设备、解码方法以及程序中，作为通 过解调所述正交调制信号获得的并由同相轴数据和正交轴数据组成的所述 解调数据的第一解调数据被解码，并且通过交换所述第一解调数据的所述 同相轴数据和所述正交轴数据而获得的第二解调数据被解码。此外，从通 过解码所述第一解调数据获得的第一解码数据检测预定信息符号序列之间 的边界，并且从通过解码所述第二解调数据获得的第二解码数据检测所述 预定信息符号序列之间的所述边界。基于边界检测的结果，选择并输出第 一解码数据和第二解码数据的任一个。
根据本发明的另一实施例，提供了一种接收从载波的数字调制产生的 正交调制信号的接收设备。该接收设备包括解码器，该解码器被配置为对 第一解调数据进行解码，所述第一解调数据是通过解调所述正交调制信号 获得的并且由同相轴数据和正交轴数据组成的解调数据，并且所述解码器 对通过交换所述第一解调数据的所述同相轴数据和所述正交轴数据而获得 的第二解调数据进行解码。该接收设备还包括同步检测器，该同步检测器被配置为从通过解码所述第一解调数据获得的第一解码数据检测预定信息 符号序列之间的边界，并且从通过解码所述第二解调数据获得的第二解码 数据检测所述边界。所述同步检测器基于对所述边界的检测结果选择并输 出所述第一解码数据和所述第二解码数据之一。
根据本发明的实施例，还提供了一种用于接收设备的接收方法，该接 收设备接收从载波的数字调制产生的正交调制信号。该接收方法包括以下 步骤对第一解调数据进行解码，所述第一解调数据是通过解调所述正交 调制信号获得的并且由同相轴数据和正交轴数据组成的解调数据，并且对 通过交换所述第一解调数据的所述同相轴数据和所述正交轴数据而获得的 第二解调数据进行解码。该接收方法还包括以下步骤从通过解码所述第 一解调数据获得的第一解码数据检测预定信息符号序列之间的边界，并且 从通过解码所述第二解调数据获得的第二解码数据检测所述边界，以及基 于对所述边界的检测结果选择并输出所述第一解码数据和所述第二解码数 据之一。
根据本发明的实施例，还提供了 一种对应于根据本发明的实施例的上 述接收方法的程序。
在根据本发明的实施例的接收设备、接收方法以及程序中，作为通过 解调所述正交调制信号获得的并由同相轴数据和正交轴数据组成的所述解 调数据的第一解调数据被解码，并且通过交换所述第一解调数据的所述同 相轴数据和所述正交轴数据而获得的第二解调数据被解码。此外，从通过 解码所述第一解调数据获得的第一解码数据检测预定信息符号序列之间的 边界，并且从通过解码所述第二解调数据获得的第二解码数据检测所述预 定信息符号序列之间的所述边界。基于边界检测的结果，选择并输出第一 解码数据和第二解码数据的任一个。
以上述方式，本发明的实施例允许即使在频谱被反转时也进行高速的 同步。


图1是示出了根据本发明的一个实施例的解码设备的配置的框9图2是示出了输入到解码设备的解调数据的信号星座的示例的示图3是示出了当频谱被反转时的解调数据的信号星座的示例的示图4是示出了未编码数据选择器的详细配置的示例的框图5是示出了编码数据解码器的详细配置的示例的框图6是示出了编码数据解码器的另一详细配置的示例的框图7是示出了同步检测器的输入/输出数据的示例的示图8是示出了同步检测器的详细配置的示例的框图9是用于说明解码处理的流程图10是用于说明图4的未编码数据选择器对未编码数据的选择处理 的流程图11是用于说明图5的编码数据解码器对编码数据的解码处理的流 程图12是用于说明图6的编码数据解码器对编码数据的解码处理的流 程图13是用于说明图8的同步检测器的同步检测处理的流程图；以及 图14是示出了根据本发明的实施例的基于软件执行解码处理的计算 机的配置示例的框图。
具体实施例方式
下面将参考附图描述本发明的实施例。
图l是示出了根据本发明的实施例的解码器的配置的框图。
图1的解码设备1可以应用到接收正交调制信号的接收设备，该正交
调制信号从由诸如QAM之类的多电平正交幅度调制对载波的数字调制中产生。
具体而言，如图1所示，解码设备1包括未编码数据候选者检测器 11、延迟器12、未编码数据选择器13、分支度量(branch metric)计算器 14、 Viterbi解码器15、巻积编码器16、编码数据解码器17、并行/串行 (P/S)转换器18以及同步检测器19。
同相轴数据I和正交轴数据Q作为例如通过64-QAM解调所获得的解调数据被输入解码设备l。
下面将按随机顺序来描述解码设备1中的各个单元。如果输入解调数 据是巻积编码数据，则分支度量计算器14计算分支度量，用于后续级的
Viterbi解码器15进行Viterbi解码。分支度量计算器14将计算出来的分支 度量输出到Viterbi解码器15。
Viterbi解码器15利用来自分支度量计算器14的分支度量执行Viterbi 解码，以由此生成Viterbi解码数据V。 Viterbi解码器15将生成的Viterbi 解码数据V输出到巻积编码器16以及编码数据解码器17。
巻积编码器16例如具有上述文献1中所示的配置，并且对来自 Viterbi解码器15的Viterbi解码数据V进行编码。巻积编码器16将通过对 Viterbi解码数据V进行编码而获得的巻积编码数据E输出到未编码数据选 择器13。
如果来自Viterbi解码器15的Viterbi解码数据V是事先经编码的数 据，则编码数据解码器17对该Viterbi解码数据V执行另外的预定解码处 理。
具体而言，编码数据解码器17对来自Viterbi解码器15的Viterbi解 码数据V执行预定解码处理，并将从解码处理得到的解码数据CI输出到 P/S转换器18。另外，编码数据解码器17将解码数据C2与解码数据CI 同时输出到P/S转换器18。解码数据C2对应于通过对解调数据的编码数 据进行解码所获得的数据，所述解调数据对应于同相轴数据I和正交轴数 据Q被交换的情形。
后面将参考图5和图6描述编码数据解码器17的解码处理的细节。
未编码数据候选者检测器11对输入到解码设备1的解调数据作出硬 决策(hard decision)，并且从该解调数据检测未编码位候选者。未编码数 据候选者检测器11将检测出的未编码数据候选者输出到延迟器12。
延迟器12对来自未编码数据候选者检测器11的未编码数据候选者进 行延迟，以使得这些未编码数据候选者与对应于这些未编码数据候选者的 巻积编码数据E被同时输入到未编码数据选择器13。延迟器12将经延迟 的未编码数据候选者S输出到未编码数据选择器13。来自延迟器12的未编码数据候选者S和来自巻积编码器16的巻积编 码数据E被输入未编码数据选择器13。
未编码数据选择器13基于巻积编码数据E从未编码数据候选者S选 择未编码数据U1，并将未编码数据U1输出到P/S转换器18。另外，未编 码数据选择器13将未编码数据U2与未编码数据Ul同时输出到P/S转换 器18。未编码数据U2对应于这样的解调数据，该解调数据对应于同相轴 数据I和正交轴数据Q被交换的情形。
后面将参考图4对未编码数据选择器13的选择处理的细节进行描述。
来自未编码数据选择器13的未编码数据Ul和未编码数据U2以及来 自编码数据解码器17的解码数据Cl和解码数据C2被输入到P/S转换器18。
P/S转换器18将未编码数据Ul和解码数据Cl按照预定顺序从并行数 据转换为串行数据，并将转换得到的串行数据Dl输出到同步检测器19。 另外，P/S转换器18将未编码数据U2和解码数据C2按照预定顺序从并行 数据转换为串行数据，并将转换得到的串行数据D2输出到同步检测器19。
同步检测器19尝试对来自P/S转换器18的串行数据Dl和串行数据 D2检测信息符号序列(information symbol sequence)之间的边界。同步检 测器19将从中可以检测到边界的串行数据Dl和串行数据D2的串行数据 D与信号F—起输出到后续级的电路(未示出)，该信号F指示信息符号 序列之间的边界(在下文中称作边界信号)。
后面将参考图7和图8来描述同步检测器19的检测处理的细节。
基于上述配置构成了解码设备1。
上面已经参考图1描述了解码设备1的配置的概要。接下来，将参考 图2到图8描述解码设备1的详细配置。在下文中，将主要描述作为本实 施例的特有配置的图1中的未编码数据选择器13、编码数据解码器17和 同步检测器19的配置。
首先，将参考图2和图3描述输入到解码设备1的解调数据的信号星座。
图2是示出了输入到解码设备1的解调数据的信号星座的示例的示
图。在图2中，为了简化描述示出了 16-QAM星座作为信号星座示例。
参考图2，在呈现在由黑色圆和白色圆指示的各个信号点下面的值 (ili0， qlq0)当中，il和i0表示同相轴(I轴)数据的两位值，而ql和 q0表示正交轴(Q轴)数据的两位值。在il和i0当中，il表示未编码位 而iO表示己编码位。在ql和q0当中，ql表示未编码位而q0表示已编码 位。
在图2的IQ平面上，在第一象限到第四象限的每个中呈现了四个 圆。这四个圆表示信号点。由白色圆指示的四个信号点的每个存在于各自 的一个象限中，这四个信号点位于通过每次旋转90度而获得的位置处。 所有这四个信号点的未编码位il和未编码位ql对的值彼此相等，而所有 这四个点的己编码位i0和已编码位q0对的值彼此不同。此外，各个象限 中位于通过每次旋转90度的相位旋转而获得的位置处的由黑色圆指示的 四个信号点也具有与白色圆表示的信号点的特性相同的特性。
在这种信号星座示例中，如果例如输入到解码设备1的解调数据对应 于图2的IQ平面上的十字标记，则图1的未编码数据候选者检测器11输 出(0， 0) 、 (0， 1) 、 (1， 0)和(1， 1)四对作为用于未编码数据 (il， ql)的候选者。
另一方面，如果基于图2的信号星座示例从调制产生的16-QAM信号 的频谱被反转，则如图3所示，解调数据相对于经过同相轴和正交轴的原 点的45度直线而关于直线对称地(line-symmetrically)被交换，以变成等 同于图3的IQ平面上所示的信号星座的数据。如果频谱被反转，则例如 被传输的信号点(01， 11)在信号点(11， 01)的位置处被解调，而被传 输的信号点(10， 10)在信号点(10， 10)的位置处被解调。即，在图3 的IQ平面上，如果成关于直线对称关系的信号点之一的未编码数据是 (il， ql)，则另一个信号点的未编码数据是(ql， il)。
如图1所示，来自未编码数据候选者检测器11的未编码数据(il， ql)在被延迟器12延迟预定延迟量之后，作为未编码数据候选者S被输入到未编码数据选择器13。另外，如上所述，来自巻积编码器16的巻积 编码数据E (i0， q0)也被输入到未编码数据选择器13。
图4是示出图1的未编码数据选择器13的详细配置的示例的框图。
如图4所示，未编码数据选择器13包括未编码位选择器31和反转IQ (IQ-inverted)未编码位生成器32。
对于图2的信号星座示例，未编码位选择器31基于来自巻积编码器 16的巻积编码数据E从来自延迟器12的四对未编码数据候选者S选择一 对。未编码位选择器31将所选择的未编码数据Ul输出到P/S转换器18 以及反转IQ未编码位生成器32。
反转IQ未编码位生成器32基于由未编码位选择器31所选择的未编 码数据Ul生成对应于频谱被反转的情形的未编码位U2。
下面的描述例如将处理这样的情形，其中，输入到解码设备1的解调 数据对应于图2的信号星座中的十字标记。
如果来自巻积编码器16的巻积编码数据E (i0， q0)是(0， 0)，则 未编码位选择器31输出(0， 1)作为未编码数据Ul。类似地，如果巻积 编码数据E (i0， q0)是(0， 1) 、 (1, 0)或(1， 1)，则未编码位选 择器31分别输出(1， 1) 、 (0， 0)或(1， 0)作为未编码数据U1。
如果来自未编码位选择器31的未编码数据Ul是(0， 0),则反转 IQ未编码位生成器32输出(0， 0)作为未编码数据U2。类似地，如果未 编码数据U1是(0， 1) 、 (1， 0)或(1， 1)，则反转IQ未编码位生成 器32分别输出(1， 0) 、 (0， 1)或(1， 1)作为未编码数据U2。
以这种方式，对应于频谱被反转的情形的未编码数据U2可以通过交 换未编码数据选择器13中的未编码数据U1的位来生成。因此，未编码数 据选择器13可以生成由频谱的反转产生的未编码数据U2以及正常的未编 码数据U1。即，未编码数据选择器13总是也生成未编码数据U2，并且将 其与未编码数据U1的输出同时地输出到后续级的P/S转换器18。
为了描述方便而将16-QAM系统用作本实施例的示例。但是，在诸如 64-QAM或256-QAM之类的另外的正交调制系统的情形中，也可以通过 类似的处理生成未编码数据U2。当然，如果未编码数据Ul和未编码数据
14U2之间的关系是这样的，即除了位交换之外还需要预定转换来生成未编
码数据U2，则可以通过针对未编码数据Ul执行这种预定转换来生成未编 码数据U2。
另一方面，如上面参考图l所述的，由Viterbi解码器15利用来自分
支度量计算器14的分支度量通过Viterbi解码生成的Viterbi解码数据V除
了输入巻积编码器16之外，还输入编码数据解码器17。
图5是示出了编码数据解码器17的详细配置的示例的框图。
图5的编码数据解码器17对应于来自图1的Viterbi解码器15的
Viterbi解码数据V由两位组成的情形，并且包括差分解码器41和差分解
码器42。
在图5的编码数据解码器17中，在图5上边的差分解码器41对 Viterbi解码数据V执行正常的差分解码(差分解码对应于频谱未被反转的 情形)，并将差分解码得到的解码数据Cl输出到P/S转换器18。另一方 面，图5下边的差分解码器42在交换Viterbi解码数据V的同相轴位和正 交轴位之后执行差分解码，并将差分解码得到的解码数据C2输出到P/S 转换器18。在差分解码器41和差分解码器42的每个中，执行对应于上述 文献1中所公开的差分编码的差分解码。
以这种方式，图5的编码数据解码器17可以在输出正常的解码数据 Cl的同时输出对应于频谱被反转的情形的解码数据C2。因此，如果频谱 未被反转，则由差分解码器41通过差分解码获得的解码数据Cl是正确的 解码数据。另一方面，如果频谱被反转，则差分解码器42可以正确地对 Viterbi解码数据V进行解码，并且因此解码数据C2是正确的解码数据。 图5的编码数据解码器17将解码数据Cl和解码数据C2都输出到后续级 的P/S转换器18，而不管哪一个是正确的解码数据。
在图5的编码数据解码器17中，提供了两个差分解码器，即差分解 码器41和差分解码器42，并且针对频谱被反转的情形和频谱未被反转的 情形这两者并行地执行对Viterbi解码数据的差分解码。但是，显然下面的 配置也是可用的。具体而言，例如，仅仅提供一个差分解码器并根据双倍 速度的操作来共享电路，以由此允许该差分解码器对频谱未被反转的情形和频谱被反转的情形这两者的Viterbi解码数据V执行差分解码。
图1的编码数据解码器17的配置不限于图5中所示的配置，而例如可 以是图6中所示的配置。对于图6的编码数据解码器17，与图5的编码数 据解码器17中的相同部分被赋予相同的标号，并且省略对执行相同处理 的部分的描述，以避免冗余的重复性说明。
图6的编码数据解码器17与图5中的不同之处在于提供了反转IQ解 码数据生成器43来代替差分解码器42。来自差分解码器41的解码数据 Cl被输入反转IQ解码数据生成器43。
反转IQ解码数据生成器43对来自差分解码器41的解码数据Cl执行 对应于差分解码器41的配置的预定处理，以由此生成解码数据C2。反转 IQ解码数据生成器43将所生成的解码数据C2输出到P/S转换器18。
所述预定处理指等同于图5中的从差分解码器41输出的解码数据Cl 到差分解码器42输出的解码数据C2的转换的处理。因此，图6的编码数 据解码器17可以在输出正常的解码数据Cl的同时输出对应于频谱被反转 的情形的解码数据C2。
以这种方式，在本实施例中，对应于频谱被反转的情形的编码数据可 以被解码，或者，可以在对没有频谱反转的正常编码数据进行解码的同时 生成这种解码数据。
如图1所示，从未编码数据选择器13输出的未编码数据Ul和未编码 数据U2以及从编码数据解码器17输出的解码数据Cl和解码数据C2被输 入P/S转换器18。 P/S转换器18将由来自未编码数据选择器13的未编码 数据Ul和来自编码数据解码器17的解码数据Cl构成的并行数据按照预 定的位顺序转换为串行数据，并输出该数据作为串行数据Dl。除了输出 串行数据Dl以外，P/S转换器18还将由来自未编码数据选择器13的未编 码数据U2和来自编码数据解码器17的解码数据C2构成的并行数据按照 预定的位顺序转换为串行数据，并输出该数据作为串行数据D2。
由于这种操作，如果串行数据D1和串行数据D2不包含位差错，则来 自P/S转换器18的串行数据Dl和串行数据D2作为由如图7上边的 "D1/D2"所示的一连串帧(例如帧l，帧2，...)构成的数据被输入到同步检测器19， 一连串帧的每个由信息符号序列和指示帧边界的同步字构 成。
同步检测器19检测指示帧边界(预定信息符号序列之间的边界)的 同步字，并从串行数据Dl和串行数据D2选择可以从中检测同步字的数据 作为串行数据D。如图7下边的"F"和"D"所示，同步检测器19将所 选择的串行数据D与指示帧边界的边界信号F—起输出到后续级的电路。
下面将参考图8描述同步检测器19的详细配置。
如图8所示，同步检测器19包括同步字生成器51、相关计算器52、 相关计算器53、控制器54和选择器55。
同步字生成器51生成被包括在图7所示的不含有位差错的串行数据 中的同步字。同步字生成器51将所生成的同步字输出到相关计算器52和 相关计算器53。
来自P/S转换器18的串行数据Dl和由同步字生成器51生成的同步 字被输入到相关计算器52。相关计算器52计算串行数据Dl和同步字之间 的相关性，并将相关值作为计算结果输出到控制器54。
来自P/S转换器18的串行数据D2和由同步字生成器51生成的同步 字被输入到相关计算器53。类似于相关计算器52，相关计算器53计算串 行数据D2和同步字之间的相关性，并将相关值输出到控制器54。
来自相关计算器52和相关计算器53的每个的相关值被输入控制器 54。控制器54将预设相关阈值与从相关计算器52和相关计算器53输入的 两个相关值比较，并将对应于比较结果的选择信号Sc输出到选择器55。
具体而言，例如，如果串行数据Dl的相关值等于或大于相关阈值而 串行数据D2的相关值小于相关阈值，则控制器54将指示选择串行数据 Dl的选择信号Sc输出到选择器55。另一方面，如果串行数据Dl的相关 值小于相关阈值而串行数据D2的相关值等于或大于相关阈值，则控制器 54将指示选择串行数据D2的选择信号Sc输出到选择器55。此外，如果 串行数据Dl的相关值小于相关阈值并且串行数据D2的相关值小于相关阈 值，或者如果串行数据Dl的相关值等于或大于相关阈值并且串行数据D2 的相关值等于或大于相关阈值，则控制器54将指示选择预定串行数据(例如，串行数据D1)的选择信号Sc输出到选择器55。或者，如果串行 数据Dl的相关值等于或大于相关阈值并且串行数据D2的相关值等于或大 于相关阈值，则控制器54将指示选择其相关值大于另一串行数据的相关 值的串行数据的选择信号Sc输出到选择器55。
来自P/S转换器18的串行数据Dl和串行数据D2以及来自控制器54 的选择信Sc被输入选择器55。选择器55基于来自控制器54的选择信号 Sc选择串行数据Dl和串行数据D2中的任一个，并将所选择的数据作为 串行数据D输出到后续级的电路(未示出)。
另外，如图7所示，控制器54在将选择信号Sc输出到选择器55的同 时，将与串行数据D同步的、指示对应于选择信号Sc的串行数据中的帧 边界的边界信号F输出到后续级的电路(未示出)。
在图8的同步检测器19中，提供了两个相关计算器，即相关计算器 52和相关计算器53，并且针对频谱被反转的情形和频谱未被反转的情形 计算串行数据和同步字之间的相关性。但是，显然下面的配置也是可用 的。具体而言，例如，仅提供一个相关计算器并基于双倍速度的操作共享 电路，以由此允许该相关计算器针对频谱未被反转的情形和频谱被反转的 情形计算相关性。
以上述方式，针对频谱未被反转的情形的串行数据和频谱被反转的情 形的串行数据，同步检测被同时执行，并且从中可以检测同步的串行数据 被选择。因此，无论频谱是否被反转，同步检测都可以在等同于不考虑频 谱反转而执行正常处理的情形所需要的时间里被执行。 下面将描述解码设备1中所执行的处理。 首先，将参考图9的流程图描述解码设备1的解码处理。 在步骤Sl，未编码数据候选者检测器11对输入解调数据做出硬决 策，并检测针对未编码位的候选者，以便将候选者输出到延迟器12。
在步骤S2，延迟器12将来自未编码数据候选者检测器11的未编码数 据候选者延迟之后，将这些未编码数据候选者输出到未编码数据选择器 13，以使得这些未编码数据候选者可以与对应于这些未编码数据候选者的 巻积编码数据E同时输入到未编码数据选择器13。在步骤S3，如果输入解调数据是巻积编码数据，则分支度量计算器 14计算分支度量并将其输出到Viterbi解码器15。
在步骤S4， Viterbi解码器15利用来自分支度量计算器14的分支度量 执行Viterbi解码，并将由Viterbi解码获得的Viterbi解码数据V输出到巻 积编码器16和编码数据解码器17。
在步骤S5，巻积编码器16对来自Viterbi解码器15的Viterbi解码数 据V进行编码，并将通过编码获得的巻积编码数据E输出到未编码数据选 择器13。
在步骤S6，未编码数据选择器13执行如下处理基于巻积编码数据 E从未编码数据候选者S选择未编码数据Ul，并生成与对应于同相轴数据 I和正交轴数据Q被交换的情形的解调数据相对应的未编码数据U2 (在下 文中，将这种处理称为未编码数据选择处理)。未编码数据选择器13将 未编码数据Ul和未编码数据U2输出到P/S转换器18。
稍后将参考图IO的流程图描述未编码数据选择处理的细节。 在步骤S7，编码数据解码器17执行以下处理通过对来自Viterbi解 码器15的Viterbi解码数据V执行预定解码处理而获得解码数据CI ，并且 获得与通过对对应于同相轴数据I和正交轴数据Q被交换的情形的解调数 据的编码数据进行解码而获得的数据相对应的解码数据C2 (在下文中将 这种处理称为编码数据的解码处理)。编码数据解码器17将解码数据CI 和解码数据C2输出到P/S转换器18。
稍后将参考图11和12的流程图描述编码数据的解码处理的细节。 在步骤S8， P/S转换器18将未编码数据Ul和解码数据Cl构成的对 以及未编码数据U2和解码数据C2构成的对按照预定顺序从并行数据转换 为串行数据，并将转换得到的串行数据Dl和串行数据D2输出到同步检测 器19。
在步骤S9，同步检测器19执行以下处理尝试检测来自P/S转换器 18的串行数据Dl和串行数据D2的信息符号序列边界，并将串行数据Dl 和串行数据D2当中能从中检测边界的串行数据D与边界信号F —起输出 到后续级的电路(未示出)(在下文中，将这种处理称为同步检测处理)，由此结束解码处理。
稍后将参考图13的流程图描述同步检测处理的细节。
参考图10的流程图，下面将描述由图4的未编码数据选择器13执行
的对应于图9中的步骤S6的处理的未编码数据选择处理。
在步骤Sll，未编码位选择器31基于来自巻积编码器16的巻积编码
数据E例如从来自延迟器12的四组未编码数据候选者S选择一组，并将
所选择的未编码数据Ul输出到P/S转换器18以及反转IQ未编码位生成
器32。
在步骤S12，反转IQ未编码位生成器32基于由未编码位选择器31选 择的未编码数据Ul，生成对应于频谱被反转的情形的未编码位U2，并将 未编码位U2输出到P/S转换器18。
由于这种操作，未编码位U2与未编码数据Ul同时地也被输入到P/S 转换器18。此后，处理序列返回到图9中的步骤S6的处理。
参考图11的流程图，下面将描述由图5的编码数据解码器17执行的 对应于图9中的步骤S7的处理的编码数据的解码处理。
在步骤S21，差分解码器41对Viterbi解码数据V执行正常的差分解 码处理，并将从该处理得到的解码数据Cl输出到P/S转换器18。
在步骤S22，差分解码器42在交换了 Viterbi解码数据V的同相轴位 和正交轴位之后执行差分解码，并将从差分解码得到的解码数据C2输出 到P/S转换器18。
由于这种操作，解码数据C2与解码数据Cl同时地也被输入到P/S转 换器18。此后，处理序列返回到图9中的步骤S7的处理。
参考图12的流程图，下面将描述由图6的编码数据解码器17执行的 对应于图9中的步骤S7的处理的编码数据的解码处理。
在步骤S31，类似于图11中的步骤S21的处理，由差分解码器41执 行正常的差分解码处理，并将从该处理得到的解码数据Cl输出到P/S转 换器18和反转IQ解码数据生成器43。
在步骤S32，反转IQ解码数据生成器43对来自差分解码器41的解码 数据Cl执行对应于差分解码器41的配置的预定处理，并将由这种处理生
20成的解码数据C2输出到P/S转换器18。
由于这种操作，类似于图11的流程图的处理，解码数据C2与解码数 据Cl同时地也被输入到P/S转换器18。此后，处理序列返回到图9中的 步骤S7的处理。
参考图13的流程图，下面将描述由图8的同步检测器19执行的对应 于图9中的步骤S9的处理的同步检测处理。
在步骤S41，同步字生成器51生成被包括在不包含位差错的串行数据 中的同步字，并将同步字输出到相关计算器52和相关计算器53。
在步骤S42，相关计算器52计算来自P/S转换器18的串行数据Dl和 来自同步字生成器51的同步字之间的相关性，并将相关值作为计算结果 输出到控制器54。
在步骤S43，相关计算器53计算来自P/S转换器18的串行数据D2和 来自同步字生成器51的同步字之间的相关性，并将相关值作为计算结果 输出到控制器54。
在步骤S44，控制器54将预设相关阈值与从相关计算器52和相关计 算器53输入的两个相关值进行比较，并将对应于比较结果的选择信号Sc 输出到选择器55。
在步骤 S45，选择器55基于来自控制器54的选择信号Sc从来自P/S 转换器18的串行数据Dl和串行数据D2中选择任一个，并将所选择的数 据作为串行数据D输出到后续级的电路(未示出)。
在步骤S46，控制器54与串行数据D同步地将指示对应于输出到选 择器55的选择信号Sc的串行数据中的帧边界的边界信号F输出到后续级 的电路(未示出)。此后，处理序列返回到图9中的步骤S9的处理。
如上所述，根据本发明的实施例，即使当调制和解调之间的频谱被反 转，也允许在等同于不考虑频谱反转而执行正常处理的情形所需要的时间 里进行高速同步，而无需再次尝试同步检测等。
上述的处理序列可以由硬件执行，或者可替代地可以由软件执行。如 果处理序列由软件执行，则该软件的程序从程序记录介质被安装在包括在 专用硬件中的计算机，或者例如通过将各种程序安装在其中而允许执行各种功能的通用个人计算机中。
图14是示出基于程序执行上述处理序列的个人计算机的配置的示例
的框图。中央处理单元(CPU) 111根据记录在只读存储器(ROM) 112 或记录单元118中的程序执行各种处理。要由CPU 111执行的程序、数据 等存储在随机存取存储器(RAM) 113中。CPU 111、 ROM 112和RAM 113经由总线114彼此连接。
输入/输出(I/O)接口 115也经由总线114连接到CPU 111。由麦克 风等构成的输入单元116以及由显示装置、扬声器等构成的输出单元117 被连接到I/0接口 115。 CPU111响应于经由输入单元116输入的命令执行 各种处理。CPU111将处理结果输出到输出单元117。
连接到1/0接口 115的记录单元U8例如由硬盘以及记录在其中的各 种数据和要由CPU lll执行的程序构成。通信单元119经由诸如因特网或 局域网之类的网络与外部设备通信。
经由通信单元119获得的程序可以记录在记录单元118中。
当诸如磁盘、光盘、磁光盘或半导体存储器之类的可移除介质121被 装在连接到1/0接口 115的驱动器120中时，驱动器120驱动可移除介质 121，以便获取记录在其中的程序、数据等。所获取的程序和数据按照需 要被传送到记录单元118并被记录在其中。
用于存储被安装在计算机中并被设置为可由该计算机执行的状态的程 序的程序记录介质例如由如图14所示的下面的实体构成作为封装介质 (package medium)的由磁盘(包括软盘)、光盘(包括致密盘只读存储 器(CD-ROM)和数字通用光盘(DVD))、磁光盘、半导体存储器等构 成的可移除介质121;程序在其中临时或永久存储的ROM 112;以及用作 记录单元118的硬盘。根据需要，在程序记录介质中存储程序是通过利用 诸如局域网、因特网或数字卫星广播之类的有线或无线通信介质经由作为 接口的诸如路由器或调制解调器之类的通信单元119来执行的。
在本说明书中，描述存储在记录介质中的程序的步骤不仅包括按时间 序列(time-series)方式沿着所描述的顺序执行的处理，而且也包括不必按 时间序列方式执行而是并行或单独执行的处理。应当注意，本发明的实施例不限于上述实施例，而是可以将各种修改 包括在其中，而不脱离本发明的范围和精神。
本发明包含与2008年1月30日向日本专利局提交的日本专利申请JP 2008-018536相关的主题，通过引用将其整个内容结合于此。
权利要求
1. 一种对解调数据进行解码并检测同步的解码设备，所述解调数据是通过解调从载波的数字调制产生的正交调制信号而获得的，该解码设备包括解码器，该解码器被配置为对第一解调数据进行解码，所述第一解调数据是通过解调所述正交调制信号获得的并且由同相轴数据和正交轴数据组成的所述解调数据，并且所述解码器对通过交换所述第一解调数据的所述同相轴数据和所述正交轴数据而获得的第二解调数据进行解码；以及同步检测器，该同步检测器被配置为从通过解码所述第一解调数据获得的第一解码数据检测预定信息符号序列之间的边界，并且从通过解码所述第二解调数据获得的第二解码数据检测所述边界，所述同步检测器基于对所述边界的检测结果选择并输出所述第一解码数据和所述第二解码数据之一。
2. 根据权利要求1所述的解码设备，其中 所述解调数据的至少一位是差分编码位，以及所述解码器执行对所述第一解调数据的差分解码以由此输出所述第一 解码数据，并且执行对所述第二解调数据的差分解码以由此输出所述第二 解码数据。
3. 根据权利要求1所述的解码设备，其中 预定同步字被包括在所述解调数据中，以及所述同步检测器计算所述第一解码数据和同步字之间的相关性以及所 述第二解码数据和所述同步字之间的相关性，并且基于通过所述计算获得的相关值和预定阈值之间的比较结果，选择并输出所述第一解码数据和所 述第二解码数据之一。
4. 根据权利要求1所述的解码设备，其中 所述解调数据的至少一位是差分编码位，以及所述解码器执行对所述第一解调数据的差分解码以由此生成所述第一 解码数据，并从生成的第一解码数据生成所述第二解码数据。
5. 根据权利要求1所述的解码设备，还包括未编码数据检测器，该未编码数据检测器被配置为从所述解调数据检 测未编码位，其中所述未编码数据检测器基于所述第一解调数据和通过对所述第一解调 数据的已编码位的解码数据进行再次编码而获得的数据，选择第一未编码 数据并生成对应于所述第二解调数据的第二未编码数据。
6. —种用于解码设备的解码方法，该解码设备对通过解调从载波的数 字调制产生的正交调制信号而获得的解调数据进行解码并检测同步，所述解码方法包括以下步骤对第一解调数据进行解码，所述第一解调数据是通过解调所述正交调 制信号获得的并由同相轴数据和正交轴数据组成的所述解调数据，并且对 通过交换所述第一解调数据的所述同相轴数据和所述正交轴数据而获得的第二解调数据进行解码；以及从通过解码所述第一解调数据获得的第一解码数据检测预定信息符号 序列之间的边界，并且从通过解码所述第二解调数据获得的第二解码数据 检测所述边界，以及基于对所述边界的检测结果选择并输出所述第一解码 数据和所述第二解码数据之一。
7. —种用于使计算机执行以下解码处理的程序对通过解调从载波的数字调制产生的正交调制信号而获得的解调数据进行解码并检测同步，所 述程序包括以下步骤-对第一解调数据进行解码，所述第一解调数据是通过解调所述正交调 制信号获得的并由同相轴数据和正交轴数据组成的所述解调数据，并且对 通过交换所述第一解调数据的所述同相轴数据和所述正交轴数据而获得的第二解调数据进行解码；以及从通过解码所述第一解调数据获得的第一解码数据检测预定信息符号 序列之间的边界，并且从通过解码所述第二解调数据获得的第二解码数据 检测所述边界，以及基于对所述边界的检测结果选择并输出所述第一解码 数据和所述第二解码数据之一。
8. —种接收从载波的数字调制产生的正交调制信号的接收设备，该接收设备包括解码器，该解码器被配置为对第一解调数据进行解码，所述第一解调 数据是通过解调所述正交调制信号获得的并且由同相轴数据和正交轴数据 组成的解调数据，并且所述解码器对通过交换所述第一解调数据的所述同相轴数据和所述正交轴数据而获得的第二解调数据进行解码；以及同步检测器，该同步检测器被配置为从通过解码所述第一解调数据获 得的第一解码数据检测预定信息符号序列之间的边界，并且从通过解码所 述第二解调数据获得的第二解码数据检测所述边界，所述同步检测器基于 对所述边界的检测结果选择并输出所述第一解码数据和所述第二解码数据 之一。
9. 一种用于接收设备的接收方法，该接收设备接收从载波的数字调制 产生的正交调制信号，该接收方法包括以下步骤-对第一解调数据进行解码，所述第一解调数据是通过解调所述正交调 制信号获得的并且由同相轴数据和正交轴数据组成的解调数据，并且对通 过交换所述第一解调数据的所述同相轴数据和所述正交轴数据而获得的第 二解调数据进行解码；以及从通过解码所述第一解调数据获得的第一解码数据检测预定信息符号 序列之间的边界，并且从通过解码所述第二解调数据获得的第二解码数据 检测所述边界，以及基于对所述边界的检测结果选择并输出所述第一解码 数据和所述第二解码数据之一。
10. —种用于使计算机执行以下接收处理的程序接收从载波的数字 调制产生的正交调制信号，该程序包括以下步骤对第一解调数据进行解码，所述第一解调数据是通过解调所述正交调 制信号获得的并且由同相轴数据和正交轴数据组成的解调数据，并且对通 过交换所述第一解调数据的所述同相轴数据和所述正交轴数据而获得的第二解调数据进行解码；以及从通过解码所述第一解调数据获得的第一解码数据检测预定信息符号 序列之间的边界，并且从通过解码所述第二解调数据获得的第二解码数据检测所述边界，以及基于对所述边界的检测结果选择并输出所述第一解码 数据和所述第二解码数据之一。
全文摘要
本发明涉及解码设备和方法、接收设备和方法以及程序。在此公开了一种对通过解调从载波的数字调制产生的正交调制信号而获得的解调数据进行解调并检测同步的解码设备，该解码设备包括解码器，被配置为对作为通过解调正交调制信号获得的并且由同相轴数据和正交轴数据组成的解调数据的第一解调数据进行解码，并且对通过交换第一解调数据的同相轴数据和正交轴数据而获得的第二解调数据进行解码；以及同步检测器，被配置为从通过解码第一解调数据获得的第一解码数据检测预定信息符号序列之间的边界，并且从通过解码第二解调数据获得的第二解码数据检测边界，该同步检测器基于对边界的检测结果选择并输出第一解码数据和第二解码数据之一。
文档编号H04L27/38GK101499992SQ200910005819
公开日2009年8月5日 申请日期2009年2月1日 优先权日2008年1月30日
发明者南野孝范, 宫内俊之, 横川峰志, 羽田直也, 萩原崇史, 饭田康博 申请人:索尼株式会社