具有积分图像输出的图像感测器的制作方法

专利名称：具有积分图像输出的图像感测器的制作方法
技术领域：
本发明涉及一种图像感测器，且特别涉及一种具有积分图像输出的图像感测器。
背景技术：
愈来愈多的图像识别(Image recognition)技术应用在小型的嵌入式系统上，例 如数字相机中的脸部检测(Face detection)功能。这样的嵌入式系统除了图像感测器之 外，还搭配一个高速的嵌入式处理器，用以对图像感测器所提取的图像进行处理，而识别出 图像特征。近年来，类哈尔(Haar-like)图像特征广泛用于图像识别领域，尤其是脸部检 测。使用类哈尔图像特征并结合适应性增益(Adaptive Boost, AdaBoost)演算法，即能够 粗略但快速地将图像划分为两个群组，而经由反复地执行此分类处理程序，则可将图像快 速划分为多个图像丛集(image cluster)，达到图像识别的目的。AdaBoost演算法为目前最常用的一种分类器融合(Classifier Fusion)方 法，其可将多个弱势的分类器(weak classifier)合并为一个强健的分类器(strong classifier) 0详细地说，AdaBoost演算法是针对原始图像集中的每一笔数据给予一个权 重，并依据其所建立的子分类器的分类结果更新数据的权重，再依权重产生下一次建立子 分类器所需的数据。因新的子分类器主要是针对前个分类器不足(分类错误)的部分做补 强，故将前一次分类错误的数据权重加重；反之，将分类正确的数据权重降低。即依此重新 建立新的子分类器。其详细步骤如下假设Dt (i)为第t次迭代(iteration)后的数据重要性分布，i指第i个数据。一 开始假设各个数据的重要性均等，故(f) = 1/m (1)其中，m为数据样本数。假设h为子分类器函数，x为数据点，则ht(x)即此子分类器将数据点x归类 的结果。此外，假设y为其正确应属的分类结果(+/-1，二分法)，其中若分类正确h(x) =y，y*h(x) =+1，则该数据点重要性可降低；若分类错误h(x)兴y，y*h(x) =_1，则 该数据点重要性需增加。再者，假设a为修正数据重要性分布所需的权重，Z为正规化 (Normalization)因子，利用错误率^可计算出迭代后的权重a，再利用a与分类是否 正确来修正数据重要性分布D(i)
1 , \~￡tCC, =-ln--(2)
2 stDt+lii) = ^-——(3)再利用Dt+1 (i)来训练新的子分类函数ht+1，经过T次迭代之后，最终的分类器函数 为
/ T \ H(x) = sign ^ atht (x)(4)
VJ
7
最后，根据得票数(即分类结果H(X))的多寡，来决定测试数据是属于何种类别。 图1(a) (d)所绘示为已知类哈尔图像特征的示意图。请参照图1(a) (d)，类 哈尔图像特征可视为是多个方块组成的群组，例如2个方块(图1 (a))、3个方块(图1 (b)) 及4个方块(图1 (c))，而其特征值即为这些方块在图像中所涵盖区域的所有像素的像素值 总和，白色为+1，黑色为-1。例如三个方块群组中中间白色方块在图像100中所涵盖区域 的所有像素的像素值总和扣除左右两块黑色方块在图像100中所涵盖区域的所有像素的 像素值总和(如图1(d))，此特征值一般可由积分图像计算而得。举例来说，图2(a)及图2(b)所绘示为已知特征值计算方法的示意图。请先参照 图2(a)，图像200中像素P(x2，y2)的积分值即为左上角像素0(Xl，Yl)至像素P(x2，y2)所 围成的方块内所有像素的像素值的总和。接着，请参照图2(b)，方块ABCD的特征值则为 A-B-C+D，其中，A为像素0至像素A所围成的方块的特征值、B为像素0至像素B所围成的 方块的特征值、C为像素0至像素C所围成的方块的特征值、D为像素0至像素D所围成的 方块的特征值。由上述可知，在识别图像特征时必需仰赖高速的处理器进行积分图像的运算，而 后运用此积分图像进行特征值计算以及执行图像识别、脸部检测等功能。繁琐的运算过程 将需要大量消耗处理器的运算效能，例如，对于数字相机中需要同时支持处理多项功能的 嵌入式处理器来说，势必造成极大的负担。

发明内容
有鉴于此，本发明提供一种具有积分图像输出的图像感测器，可提供积分图像的 输出格式。本发明提出一种具有积分图像输出的图像感测器，其包括像素电路、线累加器及 体累加器。其中，像素电路中包括多个像素，而用以提取图像中多个像素的像素值。线累加 器耦接于像素电路，而用以累加图像的目标像素线中第一像素至目标像素的像素值，而获 得线像素累加值。体累加器耦接于线累加器，而用以将线累加器输出的线像素累加值累加 至目标像素线的前一条像素线中对应于目标像素的像素的像素积分值以作为目标像素的 像素积分值，并输出目标像素的像素积分值。本发明提出一种具有积分图像输出的图像感测器，其包括像素电路、线累加器及N 个体累加器。其中，像素电路中包括多个像素，而用以提取图像中多个像素的像素值，像素 电路可分割为MxN个方形区域，其中M、N为正整数。线累加器耦接于像素电路，而用以累加 图像各个方形区域的目标像素线中第一像素至目标像素的像素值，而获得线像素累加值。N 个体累加器则耦接于线累加器，用以分别将线累加器输出的线像素累加值累加至各个方形 区域的目标像素线的前一条像素线中对应于目标像素的像素的像素积分值以作为目标像 素的像素积分值，并输出目标像素的像素积分值。本发明提出一种具有积分图像输出的图像感测器，其包括像素电路、线累加器及 体累加器。其中，像素电路包括多个像素，而用以提取图像中多个像素的像素值，其中像素 电路可分割为MxN个方形区域，其中M、N为正整数。线累加器耦接像素电路，用以累加图像 各个方形区域的目标像素线中第一像素至目标像素的像素值，而获得线像素累加值。体累 加器则耦接于线累加器，用以将线累加器输出的线像素累加值累加至各个方形区域的目标像素线的前一条像素线中对应于目标像素的像素的像素积分值以作为目标像素的像素积 分值，并输出目标像素的像素积分值。
本发明提出一种具有积分图像输出的图像感测器，其包括像素电路、线累加器及 体累加器。其中，像素电路包括多个像素，而用以提取图像中多个像素的像素值，其中像素 电路可分割为多个方形区域，分割区域不限定为等大小。线累加器耦接像素电路，用以累加 图像各个方形区域的目标像素线中第一像素至目标像素的像素值，而获得线像素累加值。 体累加器则耦接于线累加器，用以将线累加器输出的线像素累加值累加至各个方形区域的 目标像素线的前一条像素线中对应于目标像素的像素的像素积分值以作为目标像素的像 素积分值，并输出目标像素的像素积分值。其中，线累加器包括在跨越上述方形区域的纵向 边界或横向边界时重设，而体累加器则包括在跨越上述方形区域的横向边界时重设。基于上述，本发明的具有积分图像输出的图像感测器通过在图像感测器中增加一 组积分电路，而可针对图像感测器所接收到的像素值逐条像素线地进行累加动作，并将累 加后的积分图像输出给后端处理器运用。据此，可减轻处理器运算积分图像上的负担。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详 细说明如下。


图1(a) (d)所绘示为已知类哈尔图像特征的示意图。图2(a)及图2(b)所绘示为已知特征值计算方法的示意图。图3是依照本发明一实施例所绘示的具有积分图像输出的图像感测器的方块图。图4(a)及图4(b)是依照本发明一实施例所绘示的计算积分图像的范例。图5 (a)及图5 (b)是依照本发明一实施例所绘示的计算特征值的范例。图6是依照本发明一实施例所绘示的具有积分图像输出的图像感测器的方块图。图7是依照本发明一实施例所绘示的具有积分图像输出的图像感测器的方块图。图8是依照本发明一实施例所绘示的计算积分图像的范例。图9A是依照本发明一实施例所绘示的具有积分图像输出的图像感测器的方块 图。图9B是依照本发明一实施例所绘示的具有积分图像输出的图像感测器的方块 图。图10是依照本发明一实施例所绘示的计算积分图像的范例。图11 (a)及图11 (b)是依照本发明一实施例所绘示的计算积分图像的范例。图12(a)及图12(b)是依照本发明一实施例所绘示的计算积分图像的范例。图13(a)及图13(b)是依照本发明一实施例所绘示的计算积分图像的范例。图14是依照本发明一实施例所绘示的计算积分图像的范例。图15是依照本发明一实施例所绘示的计算积分图像的范例。图16是依照本发明一实施例所绘示的线累加器数值随时间变化的示意图。图17则是依照本发明一实施例所绘示的体累加器数值随时间变化的示意图。主要元件符号说明100、200、800、1000、1210、1310、1400、1500 图像
310、610、710、910 像素电路320,630,730,810,930,1010 线累加器
322、632、732、932 第一加法器324,634,734,934 第一缓冲器330、640、940、1020 体累加器332,642,742,942 第二加法器334,644,744,944 第二缓冲器510、1221、1225 右下角像素520、1222、1226 左下角像素530、1223 右上角像素540、1224 左上角像素620、720、920 前处理单元650 多工器740,820 第一体累加器750,830 第二体累加器752 第三加法器754 第三缓冲器760 多工器936:第一多工器946 第二多工器950 第三多工器1110、1220、1320 子积分图像Il2O:还原后积分图像
具体实施例方式图像感测器中包含了上百万像素，其设计上则采用以逐条像素线传输的图场 (field)整合读取系统。其中，图像感测器的色彩滤波器包括RGB色彩空间等以线交错方式 排列的彩色像素电路。图像感测器的输出端口则提供多种输出格式以因应后端装置不同的 应用需求，例如RGB、YCrCb、YUV等格式。本发明即通过在图像感测器中增加一个积分电路， 用以计算图像感测器所提取图像的积分图像，而可提供一种新的积分图像输出格式给后端 的处理器作为脸部检测的参考之用。详细地说，ADAB00ST演算法通常是以软件来实现，而难以由硬件来实现，这是因为 此演算法相当复杂，且需要庞大的电路来处理数据。据此，本发明直接在图像感测器中配置 一个简单的累加器电路来计算积分数据，并将所计算的数据输出作为积分图像。而基于此 积分数据，后端的处理器仅需做简单的加减计算即可获得目标区域内所有像素的累加像素 值，并用以执行脸部检测，可加速特征比对的进行。为了使本发明的内容更为明了，以下则 分别就计算单一图像或分割图像的积分图像的情况，各举实施例说明本发明具有积分图像 输出的图像感测器的详细实施方式。图3是依照本发明一实施例所绘示的具有积分图像输出的图像感测器的方块图。请参照图3，本实施例的图像感测器包括像素电路310、线累加器320及体累加器330，其功 能分述如下像素电路310中包括多个像素，而用以提取图像中多个像素的像素值。此像 素电路310中的像素可以是由电荷耦合元件(Charge Coupled Device, CCD)或是互补 ζ ^ M fl ^ iIU ^ # (Complementary Metal-OxideSemiconductor Device, CMOS) jt 件所构成，而不限制其范围。此外，这些像素所提取的图像信号可经由模拟数字转换器 (Analog-to-DigitalConverter, ADC)转换为数字类型的像素值而输出至后端装置以供后 端装置处理运用。值得一提的是，所述的像素电路310除了包含多个像素外，亦包含扫描 线、数据线、栅极驱动器与源极驱动器等元件，这些元件均为已知像素电路中常用的元件， 故其功能在此不再赘述。 线累加器320耦接在像素电路310之后，用以从像素电路310接收图像中各个像 素的像素值，并针对图像中目标像素线中第一像素至目标像素的像素值进行累加动作，而 获得线像素累加值。详细地说，线累加器320包括第一加法器322及第一缓冲器324。其 中，第一加法器322将其所接收的目标像素的像素值累加至第一缓冲器324所记录的线像 素累加值，而第一缓冲器324即用以记录目标像素线中到目标像素为止所累加的线像素累 加值，并输出此线像素累加值。其中，第一缓冲器324在第一加法器322每累加完一条像素 线中所有像素的像素值后即重设，而由第一加法器322继续累加下一条像素线的像素值， 如此逐条像素线的累加，即可实现如线积分的效果。 体累加器330耦接在线累加器320之后，而用以将线累加器320输出的线像素累 加值累加至目标像素线的前一条像素线中对应于目标像素的像素的像素积分值以作为目 标像素的像素积分值。其中，体累加器330所输出图像的像素的像素积分值即形成图像的 积分图像。详细地说，体累加器330中包括第二加法器332及第二缓冲器334。其中，第二 缓冲器334中记录目标像素线的前一条像素线中各个像素的像素积分值，其容量仅需可容 纳一条像素线的像素积分值的数据即可，如果目标像素线为图像的第一条像素线，则其所 记录的像素积分值则从零开始累加起。第二加法器332是将线累加器320输出的目标像素 线中到目标像素为止的线像素累加值累加至第二缓冲器334所记录的前一条像素线中对 应于目标像素的像素的像素积分值，而获得此目标像素的像素积分值。值得一提的是，此处所谓前一条像素线中对应于目标像素的像素即是与目标像素 为同一行的像素，也就是目标像素上面的那一个像素，待第二加法器332计算出目标像素 的像素积分值后，即将其输出，同时也将第二缓冲器334中所记录前一条像素线中对应于 目标像素的像素的像素积分值取代为目标像素的像素积分值，以作为下次计算下一条扫描 线的像素积分值之用。此外，本实施例的目标像素的像素积分值是在体累加器330中的第二加法器332 计算完成后即直接输出。而在另一实施例中，目标像素的像素积分值也可以是先存储在第 二缓冲器334中，再由第二缓冲器334循序输出，或是等待第二缓冲器334记录满一整条目 标扫描线中各个像素的像素积分值后，再一次输出，而不限制其范围。针对上述图像感测器计算积分图像的过程，以下则举一实例说明。图4(a)及图 4(b)是依照本发明一实施例所绘示的计算积分图像的范例。请同时参照图4(a)及图4(b)， 假设图4(a)为图像感测器所提取的原始图像(Rawimage)，而图4(b)则为图4(a)的原始图像的积分图像(Integral image) 0其中，图像感测器在计算第4条扫描线的第3个像素的像素积分值时，则先由线累加器累加原始图像中第4条扫描线的第1个像素至第3个像 素的像素值(即1、4、0)，而获得线像素累加值1+4+0 = 5。接着再由体累加器将此线像素 累加值累加至前一条扫描线(即第3条扫描线)中对应像素(即第3个像素)的像素积分 值，而获得目标像素的像素积分值5+14 = 19。此像素积分值则更新体累加器中所记录的前 一条扫描线中对应像素的像素积分值，而作为计算下一条(即第5条扫描线)中对应像素 (即第3个像素)的像素积分值之用。上述范例所计算出的积分图像随即输出至后端处理器，此时后端处理器就只需要 再经由简单的加减运算，即可获得所欲求取的图像特征的特征值。图5(a)及图5(b)是依 照本发明一实施例所绘示的计算特征值的范例。请同时参照图5(a)及图5(b)，假设处理器 欲求取原始图像中方块A的特征值，则可分别从积分图像中找出对应于方块A四个角落的 边缘像素，即右下角像素510、左下角像素520、右上角像素530及左上角像素540的像素积 分值，并进行加减运算，即可得到方块A的特征值0+18-6-6 = 6。此积分值即为原始图像中 方块A所有像素的像素值总和0+2+1+1+1+1 = 6。通过上述图像感测器的架构，即可在图像感测器提取像素值的第一时间计算出像 素积分值，进而输出积分图像的格式，以供后续的处理器运用。值得一提的是，为了提升图 像感测器输出图像的弹性，本发明还包括在图像感测器中配置前处理单元及多工器，而可 提供多种不同的输出图像格式，以下则再举一实施例详细说明。图6是依照本发明一实施例所绘示的具有积分图像输出的图像感测器的方块图。 请参照图6，本实施例的图像感测器包括像素电路610、前处理单元620、线累加器630、体累 加器640及多工器650，其功能分述如下像素电路610用以提取图像中多个像素的像素值，而前处理单元620则针对像素 电路610所输出的像素的像素值进行空间校正或扭曲校正等前置处理。线累加器630包括第一加法器632及第一缓冲器634，其耦接在前处理单元620之 后，用以从前处理单元620接收已经过前置处理后的像素的像素值，并针对图像中目标像 素线中第一像素至目标像素的像素值进行累加动作，而获得线像素累加值。体累加器640包括第二加法器642及第二缓冲器644，其耦接在线累加器630之 后，而用以将线累加器630输出的线像素累加值累加至目标像素线的前一条像素线中对应 于目标像素的像素的像素积分值以作为目标像素的像素积分值。 多工器650则耦接至前处理单元620与体累加器640，其可根据使用者或后端处理 器所设定的输出图像格式，选择直接输出图像中各个像素的像素值，或是输出已经过累加 后的像素积分值。通过上述图像感测器的架构，即可提供多种输出图像的格式供使用者或后端处理 器选择，即在选择一般模式时，输出所提取的原始图像，而在选择脸部检测模式时，则输出 所提取图像的积分图像，而可提供输出图像选择上的弹性。以上实施例的图像感测器均针对其所提取的单一颜色的图像进行积分运算，而在 另一实施例中，图像感测器还可进一步针对图像中不同色彩空间(例如RGB、YCrCb及YUV 等色彩空间)的数据进行积分运算，进而获得多个色彩空间的积分图像。详细地说，图像感 测器中可针对像素电路所提取的每一个色彩空间的原始图像配置一组线累加器及体累加器，用以计算图像在该色彩空间上的积分图像，并输出给后端处理器运用。其中，线累加器及体累加器运算积分图像的方式与前述实施例相同或相似，故在此不再赘述。此外，为了减少图像感测器中线累加器及体累加器的运算量，藉以加快其运算积分图像的速度，本发明还包括将图像分割为多个方形区域，再针对各个方形区域计算其积 分图像，并合并为一种新的积分图像格式输出给后端处理器运用。处理器在取得此格式的 积分图像后，也仅需进行简单的加减运算，同样可以求得图像中特定方块的特征值，以下则 再举一实施例详细说明。图7是依照本发明一实施例所绘示的具有积分图像输出的图像感测器的方块图。 请参照图7，本实施例的图像感测器包括像素电路710、前处理单元720、线累加器730、第一 体累加器740、第二体累加器750及多工器760，其功能分述如下像素电路710用以提取图像中多个像素的像素值，而前处理单元720则针对像素 电路710所输出的像素的像素值进行空间校正或扭曲校正等前置处理。其中，像素电路710 可等分为左上区域、右上区域、左下区域及右下区域，而用以提取各个区域的像素的像素 值。同理，在另一实施例中，像素电路710也可等分为MxN个方形区域，M、N为正整数，在此 不限制其范围。线累加器730包括第一加法器732及第一缓冲器734，其耦接在前处理单元720之 后，用以从前处理单元720接收已经过前置处理后的像素的像素值，并针对图像中各个区 域的目标像素线中第一像素至目标像素的像素值进行累加动作，而获得线像素累加值。第一体累加器740包括第二加法器742及第二缓冲器744，其耦接在线累加器730 之后，而用以将线累加器730输出的各个区域的线像素累加值累加至相同区域中目标像素 线的前一条像素线中对应于目标像素的像素的像素积分值以作为此区域中目标像素的像 素积分值。详细地说，线累加器730可先累加图像的左上区域的目标像素线中第一像素至目 标像素的像素值，而获得线像素累加值，而由第一体累加器740将此线像素累加值累加至 左上区域的目标像素线的前一条像素线中对应于目标像素的像素的像素积分值，以作为左 上区域的目标像素的像素积分值。此外，线累加器730可累加图像的右上区域的目标像素线中第一像素至目标像素 的像素值，而获得线像素累加值，而由第一体累加器740将此线像素累加值累加至右上区 域的目标像素线的前一条像素线中对应于目标像素的像素的像素积分值，以作为右上区域 的目标像素的像素积分值。据此，第一体累加器740即完成图像的左上区域与右上区域的 积分图像的运算。第二体累加器750包括第三加法器752及第三缓冲器754，其耦接在线累加器730 之后，而用以将线累加器730输出的各个区域的线像素累加值累加至相同区域中目标像素 线的前一条像素线中对应于目标像素的像素的像素积分值以作为此区域中目标像素的像 素积分值。详细地说，线累加器730可先累加图像的左下区域的目标像素线中第一像素至目 标像素的像素值，而获得线像素累加值，而由第二体累加器750将此线像素累加值累加至 左下区域的目标像素线的前一条像素线中对应于目标像素的像素的像素积分值，以作为左 下区域的目标像素的像素积分值。
此外，线累加器730可累加图像的右下区域的目标像素线中第一像素至目标像素 的像素值，而获得线像素累加值，而由第二体累加器750将此线像素累加值累加至右下区 域的目标像素线的前一条像素线中对应于目标像素的像素的像素积分值，以作为右下区域 的目标像素的像素积分值。据此，第二体累加器750即完成图像的左下区域与右下区域的 积分图像的运算。多工器760则分别耦接至前处理单元720第一体累加器740和第二体累加器750， 其可根据使用者或后端处理器所设定的输出图像格式，选择直接输出图像中各个像素的像 素值，或是输出已经过累加后图像的左下区域与右下区域的像素积分值。针对上述图像感测器计算积分图像的过程，以下则举一实例说明。图8是依照本 发明一实施例所 绘示的计算积分图像的范例。请同时参照图8，左方的图像800为图像感测 器所提取的原始图像，此图像可等分为2x2个方形区域。其中，图像感测器在计算右上区域 的第2条扫描线的第2个像素的像素积分值时，先由线累加器810累加原始图像中第2条 扫描线的第5个像素至第6个像素的像素值(即5、0)，而获得线像素累加值5+0 = 5。接着再由第一体累加器820将此线像素累加值累加至前一条扫描线(即第1条扫 描线)中对应像素(即第6个像素)的像素积分值，而获得目标像素的像素积分值5+1 = 6。此像素积分值则更新第一体累加器820中所记录的前一条扫描线中对应像素的像素积 分值，而作为计算下一条(即第3条扫描线)中对应像素(即第6个像素)的像素积分值 Z用ο同理，图像感测器在计算左下区域的第4条扫描线的第4个像素的像素积分值时， 则先由线累加器810累加原始图像中第8条扫描线的第1个像素至第4个像素的像素值 (即1、4、0、2)，而获得线像素累加值1+4+0+2 = 7。接着再由第二体累加器830将此线像素累加值累加至前一条扫描线(即第7条扫 描线)中对应像素(即第4个像素)的像素积分值，而获得目标像素的像素积分值7+18 = 25。此像素积分值则更新第二体累加器830中所记录的前一条扫描线中对应像素的像素积 分值。值得一提的是，上述图像感测器的架构是利用两个体累加器分别对图像中上半部 及下半部的像素进行累加动作。然而，在一实施例中，如果于体累加器中再加入一个重置电 路，并在体累加器累加完上半部像素的像素积分值之后即重设/重设/重新累加，则可再继 续使用同一个体累加器来累加下半部像素的像素积分值，藉此可节省硬件成本。以下则再 举一实施例详细说明。图9A是依照本发明一实施例所绘示的具有积分图像输出的图像感测器的方块 图。请参照图9A，本实施例的图像感测器包括像素电路910、前处理单元920、线累加器930、 第一体累加器940及第三多工器950，其功能分述如下像素电路910用以提取图像中多个像素的像素值，而前处理单元920则针对像素 电路910所输出的像素的像素值进行空间校正或扭曲校正等前置处理。其中，像素电路910 可等分为左上区域、右上区域、左下区域及右下区域，而用以提取各个区域的像素的像素 值。同理，在另一实施例中，像素电路910也可等分为MxN个方形区域，M、N为正整数，在此 不限制其范围。线累加器930包括第一加法器932、第一缓冲器934及第一多工器936，其耦接在前处理单元920之后，用以从前处理单元920接收已经过前置处理后的像素的像素值，并针 对图像中各个区域的目标像素线中第一像素至目标像素的像素值进行累加动作，而获得线 像素累加值。值得注意的是，每当第一加法器932累加完图像各个区域的一条像素线中所 有像素的像素值后，即可通过发送信号0至第一多工器936，而由第一多工器936将第一缓 冲器934的值重设，而继续使用第一缓冲器934来累加下一条像素线中像素的像素值。体累加器940包括第二加法器942、第二缓冲器944及第二多工器946，而用以将 线累加器930输出的各个区域的线像素累加值累加至相同区域中目标像素线的前一条像 素线中对应于目标像素的像素的像素积分值以作为此区域中目标像素的像素积分值。详细地说，线累加器930可先累加图像的左上区域的目标像素线中第一像素至目 标像素的像素值，而获得线像素累加值，而由体累加器940将此线像素累加值累加至左上 区域的目标像素线的前一条像素线中对应于目标像素的像素的像素积分值，以作为左上区 域的目标像素的像素积分值。此外，线累加器930可重新累加图像的右上区域的同一条目标像素线中该区域第 一像素至目标像素的像素值，而获得线像素累加值，而由体累加器940将此线像素累加值 累加至右上区域的目标像素线的前一条像素线中对应于目标像素的像素的像素积分值，以 作为右上区域的目标像素的像素积分值。据此，体累加器940即完成图像的左上区域与右 上区域的积分图像的运算。
值得注意的是，当体累加器940累加完左上区域与右上区域的像素的像素积分值 之后，即可通过发送信号0至第二多工器946，而由第二多工器946将第二缓冲器944的值 重设，而继续使用第二缓冲器944来累加左下区域与右下区域的像素的像素积分值。当体累加器940重设之后，线累加器930即可累加图像的左下区域的目标像素线 中第一像素至目标像素的像素值，而获得线像素累加值，而由体累加器940将此线像素累 加值累加至左下区域的目标像素线的前一条像素线中对应于目标像素的像素的像素积分 值，以作为左下区域的目标像素的像素积分值。此外，线累加器930还可重新累加图像的右下区域的同一条目标像素线中第一像 素至目标像素的像素值，而获得线像素累加值，而由体累加器940将此线像素累加值累加 至右下区域的目标像素线的前一条像素线中对应于目标像素的像素的像素积分值，以作为 右下区域的目标像素的像素积分值。据此，体累加器940即完成图像的左下区域与右下区 域的积分图像的运算。第三多工器950则分别耦接至前处理单元920及体累加器940，其可根据使用者或 后端处理器所设定的输出图像格式，选择直接输出图像中各个像素的像素值，或是输出已 经过累加后图像的左下区域与右下区域的像素积分值。图9B是依照本发明另一实施例所绘示的具有积分图像输出的图像感测器的方块 图。请参照图9B，本实施例的图像感测器包括像素电路910、前处理单元920、线累加器930、 第一体累加器940及第三多工器950。与图9A的图像感测器不同的是，本实施例的图像感 测器是将第一多工器936配置在第一加法器932及第一缓冲器934之间，以及将第二多工 器946配置在第二加法器942及第二缓冲器944之间，藉以达到将第一缓冲器934与第二 缓冲器944重设的功效。除此之外，这些元件的功能均与图9A中的元件相同或相似，故在 此不再赘述。
针对上述图像感测器计算积分图像的过程，以下则举一实例说明。图10是依照本 发明一实施例所绘示的计算积分图像的范例。请同时参照图10，左方的图像1000为图像感 测器所提取的原始图像，此图像可等分为2x2个方形区域。其中，图像感测器在计算右上区 域的第2条扫描线的第2个像素的像素积分值时，先由线累加器1010累加原始图像中第1 条扫描线的第5个像素至第6个像素的像素值(即5、0)，而获得线像素累加值5+0 = 5。
接着再由体累加器1020将此线像素累加值累加至前一条扫描线(即第1条扫描 线)中对应像素(即第6个像素)的像素积分值，而获得目标像素的像素积分值5+1 = 6。 此像素积分值则更新体累加器1020中所记录的前一条扫描线中对应像素的像素积分值， 而作为计算下一条(即第3条扫描线)中对应像素(即第6个像素)的像素积分值之用。值得注意的是，图像感测器在计算完右上区域的第4条扫描线的第4个像素的像 素积分值之后，即将体累加器1020中累加的像素积分值重设，而可用于累加左下区域的像 素积分值。而当图像感测器在计算左下区域的第1条扫描线的第2个像素的像素积分值时， 则先由线累加器1010累加原始图像中第5条扫描线的第1个像素至第2个像素的像素值 (即0、1)，而获得线像素累加值0+1 = 1。接着再由体累加器1020将此线像素累加值累加 至前一条扫描线中对应像素的像素积分值(已重设)或直接载入新值来重新累加，而获得 目标像素的像素积分值为1。同理，图像感测器在计算左下区域的第4条扫描线的第4个像素的像素积分值时， 则先由线累加器1010累加原始图像中第8条扫描线的第1个像素至第4个像素的像素值 (即1、4、0、2)，而获得线像素累加值1+4+0+2 = 7。接着再由体累加器1020将此线像素累加值累加至前一条扫描线(即第7条扫描 线)中对应像素(即第4个像素)的像素积分值，而获得目标像素的像素积分值7+18 = 25。此像素积分值则更新体累加器1020中所记录的前一条扫描线中对应像素的像素积分值。上述范例所计算出子积分图像即输出至后端处理器，此时后端处理器就只需要再 经由简单的加减运算，即可还原出积分图像，并用以求取图像特征的特征值。图11(a)及 图11(b)是依照本发明一实施例所绘示的计算积分图像的范例。请同时参照图11(a)及 图11(b)，其中图11(a)为经由上述图像感测器的计算后所获得的子积分图像1110，而图 1Kb)则为还原后的积分图像1120。其中，积分图像1120的左上区域与子积分图像1110的 左上区域相同，故处理器可直接套用子积分图像1110的左上区域中的像素积分值。然而， 如果处理器欲求取积分图像1120的左下区域的第1条扫描线的第2个像素的像素积分值 时，则除了需参考左下区域对应位置的像素(即第1条扫描线的第2个像素)的像素积分 值之外，还需参考左上区域下缘同一行的像素(即第4条扫描线的第2个像素)的像素积 分值，而将两者相加以还原出积分图像1120的目标像素的像素积分值，即1+13 = 14。同理，如果处理器欲求取积分图像1120的右下区域的第3条扫描线的第3个像素 的像素积分值时，则除了需参考右下区域对应位置的像素(即第3条扫描线的第3个像素) 的像素积分值之外，还需参考左上区域右下角的像素(即第4条扫描线的第4个像素)的 像素积分值、右上区域下缘同一行的像素(即第4条扫描线的第3个像素)的像素积分值 以及左下区域右缘同一列的像素(即第3条扫描线的第4个像素)的像素积分值，而将三 者相加以还原出积分图像1120的目标像素的像素积分值，即14+25+19+18 = 76。
此外，上述新的积分图像也可用以求得原始积分图像中特定区域的特征值。针对 仅涵括单一个分割区域的特定区域的特征值计算，图12(a)及图12(b)是依照本发明一实 施例所绘示的计算积分图像的范例。其中，图12(a)为原始图像1210，而图12(b)为经由上 述图像感测器的计算后所获得的子积分图像1220。由图12(a)可知，原始图像1210的方块A所包含所有像素的像素积分值为 0+2+1+1 = 4。接着，请参照图12(b)，如果欲利用子积分图像1220求得原始图像1210中方 块A所包含所有像素的像素积分值，则需找出子积分图像1220中的对应方块A’，并以方块 A’的右下角像素1221、左下角像素1222、右上角像素1223、左上角像素1224的像素积分值 来计算方块A所包含所有像素的像素积分值14+0-4-6 = 4。同理，由图12(a)可知，原始图像1210中方块B所包含所有像素的像素积分值为 1+0+1+4 = 6。接着，请参照图12(b)，如果欲利用子积分图像1220求得原始图像1210中方 块B所包含所有像素的像素积分值，则需找出子积分图像1220中的对应方块B’，并以位于 方块B’的右下角像素1225及左下角像素1226的像素积分值来计算方块B所包含所有像 素的像素积分值13+0-0-7 = 6，其中由于右上角像素及左上角像素位于右下区域之外，其 像素积分值均设为0。针对涵括多个分割区域的特定区域的特征值计算，图13(a)及图13(b)是依照本 发明一实施例所绘示的计算积分图像的范例。其中，图13(a)为原始图像1310，而图13(b) 为经由上述图像感测器的计算后所获得的子积分图像1320。
由图13(a)可知，原始图像1310中方块A所包含所有像素的像素积分值为 12+7+12+6 = 37。接着，请参照图12 (b)，如果欲利用子积分图像1320求得原始图像1310 中方块A所包含所有像素的像素积分值，则由于方块A涵括4个子分割区域，此时则需将方 块A切分别方块Al、方块A2、方块A3及方块A4，并通过上述方式分别计算这些方块的所包 含所有像素的像素积分值，最后再将这些方块的像素积分值相加，即可获得方块A所包含 所有像素的像素积分值(25+0-6-7)+ (7+0-0-0)+ (18+0-6-0)+ (6+0-0-0) = 12+7+12+6 = 37。值得一提的是，上述图像感测器的架构是将图像分割成MxN个方形区域。然而，在 一实施例中，可将图像分割成若干个方形子区域，每个子区域均由2个纵向边界(Vertical boundary)和2个横向边界(Horizontalboundary)所分割/包围。分割方式可由使用者设 定，不限定为棋盘状分割，亦不限定各子区域必须等大小，惟各子区域必须是长方形，藉此 可有更多使用上的弹性。针对上述图像感测器计算积分图像/分割的过程，以下则举一实例说明。图14是 依照本发明一实施例所绘示的计算积分图像的范例。请参照图14，左方的图像1400为图像 感测器所提取的原始图像，此图像可分割为左区域A、右上区域B、中区域C、右中区域D及右 下区域E等5个不等大小的子区域，而每个子区域均为长方形，且被2个纵向边界和2个横 向边界所分割/包围。同理，在另一实施例中，像素电路也可分割成若干个方形子区域，分 割方式可由使用者设定，不限定为棋盘状分割，亦不限定各子区域必须等大小，惟各子区域 必须均是长方形。值得注意的是，图像感测器在计算各像素积分值时，是在图像上依序扫瞄计算的， 不受分割的影响。在依序扫瞄时，每当跨越纵向边界时，即将线累加器重设来重新累加该子区域于该段像素线的线像素累加值。而在依序扫瞄时，如果发现该目标像素较前一条扫描 线中对应像素跨越了横向边界时，即将体累加器重新累加或用直接载入新值覆盖的方式， 而获得目标像素的子像素积分值。 针对上述图像感测器计算积分图像的过程，以下则举一实例说明。图15是依照本 发明一实施例所绘示的计算积分图像的范例，图16是依照本发明一实施例所绘示的线累 加器数值随时间变化的示意图，图17则是依照本发明一实施例所绘示的体累加器数值随 时间变化的示意图。请同时参照图15、16、17，图像感测器在计算图像1500中第1条扫描线 的第3个像素的像素积分值时，因跨越纵向边界，所以线累加器重新累加，获得线像素累加 值为3，而该像素的子积分图像值即为3。而当图像感测器在计算图像1500中第4条扫描线的第2个像素的像素积分值时， 因均未跨越纵向与横向的边界，所以线累加器与体累加器均持续累加。是故，线累加器的累 加值为1+4 = 5，而此线像素累加值累加至体累加器中此像素(即第2个像素)的旧值，即 前一条扫描线(即第3条扫描线)中对应像素(即第2个像素)的子像素积分值，而获得 目标像素的子像素积分值8+5 = 13，并更新为体累加器中对应像素的子像素积分值。而当图像感测器在计算图像1500中第4条扫描线的第3个像素的像素积分值时， 因均跨越纵向与横向的边界，所以线累加器与体累加器均重新累加。是故，线累加器的累加 值为该像素值，即为0，而体累加器的累加值则为该像素的线像素累加值0，因此获得目标 像素的子像素积分值为0，并更新为体累加器中对应像素的子像素积分值。同理，当计算到图像1500中的第4像素线时，因第3像素到第8像素均跨越横向 边界，是故，体累加器的第3像素到第8像素均需重新累加，即载入新的数据覆盖旧累加值。 以此类推，待图像1500中每一条像素线的像素均扫瞄过后，即可获得图像1500的积分图 像。依照上述实施例的做法，无论图像被分割成不同种类或形状的方形，图像感测器 都能在只使用一个线累加器以及一个体累加器的情况下，计算出积分图像。综上所述，在本发明的具有积分图像输出的图像感测器中，即通过将一组线累加 器及体累加器结合至图像感测器，而能够在图像感测器提取到图像的第一时间，计算出所 提取图像的积分图像，而减少处理器运算资源的消耗，并加快图像处理的速度。此外，通过 将图像切分为多个区域，并利用体累加器分别运算各个区域的积分图像，也可快速取得积 分图像。上述的线累加器仅需用到存储一组累加像素值的容量，而体累加器亦仅需用到存 储一条像素线中的像素值的容量，因此可在节省图像感测器的成本的余，让图像感测器多 了一种积分图像的输出格式可提供给后端处理器运用。虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员，在 不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附 权利要求书所界定者为准。
权利要求
一种具有积分图像输出的图像感测器，包括一像素电路，包括多个像素，用以提取一图像中多个像素的像素值；一线累加器，耦接该像素电路，用以累加该图像的一目标像素线中一第一像素至一目标像素的这些像素值，而获得一线像素累加值；以及一体累加器，耦接该线累加器，用以将该线累加器输出的该线像素累加值累加至该目标像素线的前一条像素线中对应于该目标像素的该像素的一像素积分值以作为该目标像素的该像素积分值，并输出该目标像素的该像素积分值。
2.如权利要求1所述的具有积分图像输出的图像感测器，其中该线累加器包括一第一缓冲器，用以记录该目标像素线中这些像素累加的该线像素累加值；以及一第一加法器，用以接收该目标像素的该像素值并累加至该第一缓冲器所记录的该线 像素累加值。
3.如权利要求1所述的具有积分图像输出的图像感测器，其中该体累加器包括一第二缓冲器，用以记录该目标像素线的前一条像素线中各这些像素的该像素积分值；以及一第二加法器，用以将该线累加器输出的该线像素累加值累加至该第二缓冲器所记录 的该前一条像素线中对应于该目标像素的该像素的该像素积分值以作为该目标像素的该 像素积分值，并输出该目标像素的该像素积分值。
4.如权利要求3所述的具有积分图像输出的图像感测器，其中该第二加法器还包括将 累加后的该目标像素的该像素积分值写入该第二缓冲器，以取代该前一条像素线中对应于 该目标像素的该像素的该像素积分值。
5.如权利要求1所述的具有积分图像输出的图像感测器，还包括一多工器，耦接至该像素电路及该体累加器，用以输出该图像中各这些像素的该像素 值及该像素积分值。
6.如权利要求1所述的具有积分图像输出的图像感测器，还包括一前处理单元，配置于该像素电路及该线累加器之间，用以对该像素电路输出的这些 像素的像素值进行一前置处理。
7.如权利要求6所述的具有积分图像输出的图像感测器，其中该前置处理包括空间校 正或扭曲校正。
8.如权利要求1所述的具有积分图像输出的图像感测器，其中该线累加器还包括在每 累加完该图像的一条像素线中所有像素的像素值后重设。
9.如权利要求1所述的具有积分图像输出的图像感测器，其中该体累加器包括循序输 出该目标像素线中各这些像素的像素积分值。
10.如权利要求1所述的具有积分图像输出的图像感测器，其中该体累加器包括在取 得该目标像素线中所有像素的像素积分值后，一次输出该目标像素线中所有像素的像素积 分值。
11.如权利要求1所述的具有积分图像输出的图像感测器，其中该体累加器所输出该 图像的这些像素的像素积分值形成该图像的一积分图像。
12.如权利要求1所述的具有积分图像输出的图像感测器，其中该像素电路还包括分 别提取该图像中多个像素的多个色彩空间的像素值。
13.如权利要求12所述的具有积分图像输出的图像感测器，其中该线累加器还包括累 加该图像的该目标像素线中该第一像素至该目标像素的各这些色彩空间的这些像素值，而 获得各这些色彩空间的该线像素累加值。
14.如权利要求13所述的具有积分图像输出的图像感测器，其中该体累加器还包括将 该线累加器输出的各这些色彩空间的该线像素累加值分别累加至该目标像素线的前一条 像素线中对应于该目标像素的该像素的各这些色彩空间的一像素积分值以作为该目标像 素的各这些色彩空间的该像素积分值，并输出该目标像素的各这些色彩空间的该像素积分 值。
15.如权利要求12所述的具有积分图像输出的图像感测器，其中该色彩空间包括RGB、 YCrCb及YUV其中之一。
16.如权利要求1所述的具有积分图像输出的图像感测器，其中该目标像素线的前一 条像素线中对应于该目标像素的该像素为该前一条像素线中与该目标像素为同一行的像素。
17.一种具有积分图像输出的图像感测器，包括一像素电路，包括多个像素，用以提取一图像中多个像素的像素值，其中该像素电路可 分割为MxN个方形区域，其中M、N为正整数；一线累加器，耦接该像素电路，用以累加该图像各这些方形区域的一目标像素线中一 第一像素至一目标像素的这些像素值，而获得一线像素累加值；以及N个体累加器，耦接该线累加器，用以分别将该线累加器输出的该线像素累加值累加至 各这些方形区域的该目标像素线的前一条像素线中对应于该目标像素的该像素的一像素 积分值以作为该目标像素的该像素积分值，并输出该目标像素的该像素积分值。
18.如权利要求17所述的具有积分图像输出的图像感测器，其中该像素电路包括等分 为一左上区域、一右上区域、一左下区域及一右下区域。
19.如权利要求18所述的具有积分图像输出的图像感测器，其中该线累加器包括累加 该图像该左上区域的该目标像素线中该第一像素至该目标像素的这些像素值，而获得该线 像素累加值，而由这些体累加器中的一第一体累加器累加该线像素累加值至该左上区域的 该目标像素线的前一条像素线中对应于该目标像素的该像素的该像素积分值以作为该左 上区域的该目标像素的一子像素积分值。
20.如权利要求19所述的具有积分图像输出的图像感测器，其中该线累加器包括累加 该图像该右上区域的该目标像素线中该第一像素至该目标像素的这些像素值，而获得该线 像素累加值，而由这些体累加器中的该第一体累加器累加该线像素累加值至该右上区域的 该目标像素线的前一条像素线中对应于该目标像素的该像素的该像素积分值以作为该右 上区域的该目标像素的该子像素积分值。
21.如权利要求20所述的具有积分图像输出的图像感测器，其中该线累加器包括累加 该图像该左下区域的该目标像素线中该第一像素至该目标像素的这些像素值，而获得该线 像素累加值，而由这些体累加器中的一第二体累加器累加该线像素累加值至该左下区域的 该目标像素线的前一条像素线中对应于该目标像素的该像素的该像素积分值以作为该左 下区域的该目标像素的该子像素积分值。
22.如权利要求21所述的具有积分图像输出的图像感测器，其中该线累加器包括累加该图像该右下区域的该目标像素线中该第一像素至该目标像素的这些像素值，而获得该线 像素累加值，而由这些体累加器中的该第二体累加器累加该线像素累加值至该右下区域的 该目标像素线的前一条像素线中对应于该目标像素的该像素的该像素积分值以作为该右 下区域的该目标像素的该子像素积分值。
23.如权利要求17所述的具有积分图像输出的图像感测器，其中该像素电路包括可等 分为MxN个方形区域。
24.如权利要求17所述的具有积分图像输出的图像感测器，其中该线累加器包括一第一缓冲器，用以记录该目标像素线中各这些方形区域的这些像素累加的该线像素 累加值；以及一第一加法器，用以接收各这些方形区域中该目标像素的该像素值并累加至该第一缓 冲器所记录的该线像素累加值。
25.如权利要求17所述的具有积分图像输出的图像感测器，其中各这些体累加器包括一第二缓冲器，用以记录各这些方形区域中该目标像素线的前一条像素线中各这些像 素的该像素积分值；以及一第二加法器，用以将该线累加器输出的该线像素累加值累加至该第二缓冲器所记录 的各这些方形区域中该前一条像素线中对应于该目标像素的该像素的该像素积分值以作 为该目标像素的该像素积分值，并输出该目标像素的该像素积分值。
26.如权利要求25所述的具有积分图像输出的图像感测器，其中该第二加法器还包括 将累加后的该目标像素的该像素积分值写入该第二缓冲器，以取代该前一条像素线中对应 于该目标像素的该像素的该像素积分值。
27.如权利要求17所述的具有积分图像输出的图像感测器，还包括一多工器，耦接至这些体累加器，用以输出该图像中各这些方形区域中像素的像素积 分值。
28.如权利要求17所述的具有积分图像输出的图像感测器，还包括一前处理单元，配置于该像素电路及该线累加器之间，用以对该像素电路输出的这些 像素的像素值进行一前置处理。
29.如权利要求28所述的具有积分图像输出的图像感测器，其中该前置处理包括空间 校正或扭曲校正。
30.如权利要求17所述的具有积分图像输出的图像感测器，其中该线累加器还包括在 每累加完该图像的各这些方形区域的一条像素线中所有像素的像素值后重设。
31.如权利要求17所述的具有积分图像输出的图像感测器，其中各这些体累加器包括 循序输出各这些方形区域的该目标像素线中各这些像素的像素积分值。
32.如权利要求17所述的具有积分图像输出的图像感测器，其中该体累加器包括在取 得各这些方形区域的该目标像素线中所有像素的像素积分值后，一次输出该目标像素线中 所有像素的像素积分值。
33.如权利要求17所述的具有积分图像输出的图像感测器，其中这些体累加器所输出 该图像的各这些方形区域的这些像素的像素积分值形成该图像的一积分图像。
34.一种具有积分图像输出的图像感测器，包括一像素电路，包括多个像素，用以提取一图像中多个像素的像素值，其中该像素电路可 分割为多个方形区域；一线累加器，耦接该像素电路，用以累加该图像各这些方形区域的一目标像素线中一 第一像素至一目标像素的这些像素值，而获得一线像素累加值；以及一体累加器，耦接该线累加器，用以将该线累加器输出的该线像素累加值累加至各这 些方形区域的该目标像素线的前一条像素线中对应于该目标像素的该像素的一像素积分 值以作为该目标像素的该像素积分值，并输出该目标像素的该像素积分值。
35.如权利要求34所述的具有积分图像输出的图像感测器，其中该线累加器包括在跨 越这些方形区域的一纵向边界或换扫描的像素线时重设。
36.如权利要求35所述的具有积分图像输出的图像感测器，其中该体累加器包括在跨 越这些方形区域的该横向边界时重设。
37.如权利要求34所述的具有积分图像输出的图像感测器，其中该像素电路包括等分 为一左上区域、一右上区域、一左下区域及一右下区域。
38.如权利要求37所述的具有积分图像输出的图像感测器，其中该线累加器包括累加 该图像该左上区域的该目标像素线中该第一像素至该目标像素的这些像素值，而获得该线 像素累加值，而由该体累加器累加该线像素累加值至该左上区域的该目标像素线的前一条 像素线中对应于该目标像素的该像素的该像素积分值以作为该左上区域的该目标像素的 一子像素积分值。
39.如权利要求38所述的具有积分图像输出的图像感测器，其中该线累加器包括累加 该图像该右上区域的该目标像素线中该第一像素至该目标像素的这些像素值，而获得该线 像素累加值，而由该体累加器累加该线像素累加值至该右上区域的该目标像素线的前一条 像素线中对应于该目标像素的该像素的该像素积分值以作为该右上区域的该目标像素的 该子像素积分值。
40.如权利要求39所述的具有积分图像输出的图像感测器，其中该线累加器包括累加 该图像该左下区域的该目标像素线中该第一像素至该目标像素的这些像素值，而获得该线 像素累加值，而由该体累加器累加该线像素累加值至该左下区域的该目标像素线的前一条 像素线中对应于该目标像素的该像素的该像素积分值以作为该左下区域的该目标像素的 该子像素积分值。
41.如权利要求40所述的具有积分图像输出的图像感测器，其中该线累加器包括累加 该图像该右下区域的该目标像素线中该第一像素至该目标像素的这些像素值，而获得该线 像素累加值，而由该体累加器累加该线像素累加值至该右下区域的该目标像素线的前一条 像素线中对应于该目标像素的该像素的该像素积分值以作为该右下区域的该目标像素的 该子像素积分值。
42.如权利要求34所述的具有积分图像输出的图像感测器，其中该像素电路包括可分 割为MxN个方形区域，其中M、N为正整数。
43.如权利要求34所述的具有积分图像输出的图像感测器，其中该线累加器包括一第一缓冲器，用以记录该目标像素线中各这些方形区域的这些像素累加的该线像素 累加值；以及一第一加法器，用以接收各这些方形区域中该目标像素的该像素值并累加至该第一缓冲器所记录的该线像素累加值。
44.如权利要求43所述的具有积分图像输出的图像感测器，其中该线累加器还包括 一第一多工器，用以在该第一缓冲器每累加完该图像的各这些方形区域的一条像素线中所有像素的像素值后将该第一缓冲器重设。
45.如权利要求34所述的具有积分图像输出的图像感测器，其中该体累加器包括一第二缓冲器，用以记录各这些方形区域中该目标像素线的前一条像素线中各这些像 素的该像素积分值；以及一第二加法器，用以将该线累加器输出的该线像素累加值累加至该第二缓冲器所记录 的各这些方形区域中该前一条像素线中对应于该目标像素的该像素的该像素积分值以作 为该目标像素的该像素积分值，并输出该目标像素的该像素积分值。
46.如权利要求45所述的具有积分图像输出的图像感测器，其中该第二加法器还包括 将累加后的该目标像素的该像素积分值写入该第二缓冲器，以取代该前一条像素线中对应 于该目标像素的该像素的该像素积分值。
47.如权利要求45所述的具有积分图像输出的图像感测器，其中该第二加法器还包括一第二多工器，用以在该第二加法器累加完该图像的该目标像素线的所有像素的子像 素积分值后将该第二缓冲器重设。
48.如权利要求34所述的具有积分图像输出的图像感测器，还包括一第三多工器，耦接至该体累加器，用以输出该图像中各这些方形区域中像素的像素 积分值。
49.如权利要求34所述的具有积分图像输出的图像感测器，还包括一前处理单元，配置于该像素电路及该线累加器之间，用以对该像素电路输出的这些 像素的像素值进行一前置处理。
50.如权利要求49所述的具有积分图像输出的图像感测器，其中该前置处理包括空间 校正或扭曲校正。
51.如权利要求34所述的具有积分图像输出的图像感测器，其中该体累加器包括循序 输出各这些方形区域的该目标像素线中各这些像素的像素积分值。
52.如权利要求34所述的具有积分图像输出的图像感测器，其中该体累加器包括在取 得各这些方形区域的该目标像素线中所有像素的像素积分值后，一次输出该目标像素线中 所有像素的像素积分值。
53.如权利要求34所述的具有积分图像输出的图像感测器，其中该体累加器所输出该 图像的各这些方形区域的这些像素的像素积分值形成该图像的一积分图像。
全文摘要
一种具有积分图像输出的图像感测器，其包括像素电路、线累加器及体累加器。其中，像素电路中包括多个像素元件，用以提取图像中多个像素的像素值。线累加器耦接于像素电路，用以累加图像的目标像素线中第一像素至目标像素的像素值，而获得线像素累加值。体累加器耦接于线累加器，用以将线累加器输出的线像素累加值累加至目标像素线的前一条像素线中对应于目标像素的像素积分值以作为目标像素的像素积分值，并输出目标像素的像素积分值以形成积分图像。
文档编号H04N3/15GK101848343SQ200910128248
公开日2010年9月29日 申请日期2009年3月24日 优先权日2009年3月24日
发明者庄国煜, 李子芳, 林建宏, 梁菁珊 申请人:财团法人工业技术研究院