专利名称：一种高分辨率行频控制方法
技术领域：
本发明涉及一种高分辨率行频控制方法，具体涉及一种利用增减逆程法实现高分 辨率TDICCD相机行频控制的方法。
背景技术：
在航空摄影测量领域，为得到高清晰度的数字图象，常采用高分辨率TDICCD相 机。TDICCD相机的象元输出信号是地面同一景物在不同时刻多次曝光得到的信号 的叠加。为保证图象质量，必须保证TDICXD的行扫速率与景物像移速率相匹配，即要求 TDIC⑶的行扫描周期等于景物像在焦平面上移动一个行间距的时间。实现TDICXD行扫速率与像移速率匹配，也就是实现行扫速率的同步控制。在实际 测量系统中，景物的像移速率与TDICCD行扫速率的匹配与否将对系统的图像质量产生很 大的影响。目前，实现行频控制多常采用数字频率合成法，该方法采用数字频率合成的方法 来改变主时钟的频率，以改变每个像元的读出时间，使行扫周期发生改变，即改变了行扫速 率，达到同步控制的目的。但是像元读出时间改变后，CCD输出信号处理电路中的器件参数 如箝位电容、滤波电容等参数必须跟着改变，否则会降低输出信号量。同时，CCD驱动时序是一组周期性的，关系比较复杂的时序脉冲信号，而且具有特 定的电压电平，它是直接影响CCD转换效率，信噪比等光电转换特性的一个重要因素。精确 的驱动时序是CCD器件正常稳定工作的保证，CCD时序脉冲产生电路的设计可以有很多种 方法，主要有直接数字电路驱动法，单片机驱动法，可擦可编程只读存储器驱动法和专用IC 驱动法。直接数字电路驱动法这种时序电路通常由振荡电路、逻辑门电路、计数器、电路、 单稳态电路等构成。这种方法可以产生出高频的驱动脉冲，稳定性较好，但是逻辑设计较复 杂，电路设计周期长，电路元气件多，电路板面积大，调试非常困难。单片机驱动法该方法是通过对单片机进行编程，由单片机的I/O端口来输出CCD 驱动脉冲信号。这种方法灵活性好，对不同的CCD器件只需要修改程序即可，但是由于时序 的产生完全依赖程序指令的延时来实现，而目前的单片机时钟频率较低，因此由指令产生 多路脉冲时，其最高频率不过几百千赫，无法达到兆赫级的CCD驱动频率。可擦可编程只读存储器驱动法(EPROM)该方法是在EPROM中事先存放好驱动CCD 工作的所有时序信号数据，由计数电路产生EPROM地址，从而使EPROM输出特定的时序信 号，但编制EPROM程序单调繁冗，易出现错误，给调试带来困难，不适合设计大面阵的CCD的 驱动时序电路。专用IC驱动法该方法利用专门为某型号或某种类的CCD设计的时序高分辨率全 帧CCD驱动电路技术研究脉冲芯片来设计驱动时序电路，这种方法具有很多优点，如设计 和调试较为简单，只需通过软件设置其工作参数即可。电路的集成度也很高，可靠性好，功耗很低，但是与可编程逻辑器件驱动法相比，该方法最大的缺点就是灵活性不够好。
发明内容
本发明提供一种高分辨率行频控制方法，主要解决了现有方法同步精度低的问 题，该方法主要是当速高比变化时，通过增减行频的逆程时间实现行扫描速率的同步控制。本发明的技术解决方案如下根据TDICXD相机光学系统焦距、像元尺寸、速高比、像元个数估算出TDICXD驱动 电路的时钟脉冲频率。保持时钟脉冲频率不变，在光学系统焦距和像元尺寸一定时，根据 速高比的变化计算出TDICCD行扫描速率，得到行扫描周期。结合时钟脉冲频率和行扫描 周期，计算出一个行扫描周期内的脉冲总数，保持正程脉冲数不变，调节出所需逆程脉冲的 个数；使用可编程逻辑器件FPGA，采用硬件描述语言设计输入法，产生时序脉冲。从而实现 TDICCD行扫速率与像移速率匹配，也就是实现行扫速率的同步控制。本发明优点在于1、本发明能达到较高的同步精度。2、本发明的高分辨率行频控制方法采用复杂可编程逻辑器件FPGA进行设计，通 用性高，可靠性高，缩小了系统的体积，降低了整个系统功耗，节约了系统成本。3、本发明的高分辨率行频控制方法，减少电路的复杂性，TDICCD输出信号后续处 理电路的时序简单，提高图像质量。
图1为本发明的原理示意图；图2为本发明的TDICXD相机工作时序图。
具体实施例方式下面结合附图对本发明进行详述。根据TDICXD相机光学系统焦距、像元尺寸、速高比、像元个数估算出TDICXD驱动 电路的时钟脉冲频率。保持时钟脉冲频率不变，在光学系统焦距和像元尺寸一定时，根据速 高比的变化计算出TDICCD行扫描速率，得到行扫描周期。速高比变化时，像移速度改变， CXD的工作频率也要随着改变。由于TDICXD驱动时序电路准确度高，工作频率误差很小，而 像移速度的误差由引入速高比即飞机飞行速度和摄影高度决定，所以速高比误差影响同步 控制准确度，从而影响成像质量。结合时钟脉冲频率和行扫描周期，计算出一个行扫描周期内的脉冲总数，保持正 程脉冲数不变，调节出所需逆程脉冲的个数；使用可编程逻辑器件FPGA，采用硬件描述语 言设计输入法，产生时序脉冲。从而实现TDICCD行扫速率与像移速率匹配，也就是实现行 扫速率的同步控制。为保证成像质量，根据TDICXD图象传感器的特性，驱动TDICXD时序电路的行扫速 率与像移速率要严格同步，即经过TDIC⑶的一个行周期时间，景物的像恰好移动一行。飞机运动时，像在移动，其像移速度为V = FW/H。式中W为飞机飞行速度；H为摄 影高度；F为光学系统焦距。
如像元尺寸为a，移动一行的时间V’ (延迟积分时间，象移速率)与CXD的行周期 相等，即 V’ =T= (a/F)H/W。在光学系统焦距和像元尺寸一定时，TDIC⑶的工作频率与飞机的飞行速度和摄影 高度有关，W/H称为速高比。从TDICCD的时序要求可知，一个行周期可分成正程时间(主要是象元读出时间) 和逆程时间，正程时间所占的脉冲数是固定的。当主频(也即时钟频率)不变时，增加或者 减少逆程脉冲个数，即可降低或者提高行扫速率。根据速高比的变化来确定增加或减少的 逆程脉冲的个数。就可达到行扫速率的同步控制。TDICCD相机的时序脉冲是采用计数器对时钟脉冲计数，每行结束时，产生清零脉 冲。使计数器清零，接受新的积分时间，重新开始下一行的时序。TDICCD时序脉冲产生电路使用可编程逻辑器件FPGA，采用硬件描述语言设计输 入法。CCD驱动时序是一组周期性的，关系比较复杂的时序脉冲信号，而且具有特定的电压 电平，它是直接影响CCD转换效率、信噪比等光电转换特性的一个重要因素。精确的驱动时 序是CCD器件正常稳定工作的保证，所以如何设计出可靠的CCD驱动时序电路，就成为CCD 应用的关键问题之一。CCD时序脉冲产生电路的设计可以有很多种方法，主要有直接数字电路驱动法，单 片机驱动法，EPROM (可擦可编程只读存储器)驱动法，可编程逻辑器件驱动法和专用IC驱 动法。 可编程逻辑器件驱动法中的可编程逻辑器件可以采用FPGA，这种方法的器件集成 度高，电路板面积小，灵活性好，频率也可以很高。在应用该方法设计TDICXD的时序电路时，主要有两种输入方法，原理图设计输入 法和硬件描述语言设计输人法。原理图设计法采用自下向上的设计方法。利用已有的逻辑元器件来构造成硬件电 路。原理图输人法要求设计人员按照设计数字电路的过程，逐步进行原理图的设计，特别是 当CCD芯片需要复杂的三相或四相交迭驱动脉冲时，整个驱动电路的原理图设计将变得非 常复杂，这样不但对设计人员要求苛刻，而且继承性差。与原理图输入法相比，硬件描述语言法则与电路的结构有关，数字系统的设计直 接面向用户需求，根据系统的行为和功能要求，自上向下地逐层完成相应的描述、综合、优 化、仿真与验证，直到生成最终的硬件电路，可以省去大量时序电路的设计，继承性好。
权利要求
1.一种高分辨率行频控制方法，其特征在于，包括以下步骤(1)设定TDICCD驱动电路的时钟脉冲频率；(2)根据速高比的变化计算出TDICCD行扫描速率，得到行扫描周期；(3)根据上述时钟脉冲频率和行扫描周期，计算出一个行扫描周期内的脉冲总数，保持 正程脉冲数不变，调整所需逆程脉冲的个数；(4)根据步骤(3)的脉冲总数设置时序脉冲；(5)当速高比发生变化，返回步骤(2)对行逆程脉冲个数进行调节。
2.根据权利要求1所述的高分辨率行频控制方法，其特征在于所述步骤(4)中时序 脉冲的脉冲产生电路使用可编程逻辑器件FPGA，采用硬件描述语言设计输入法。
3.根据权利要求1或2所述的高分辨率行频控制方法，其特征在于所述时序脉冲是 采用计数器对时钟脉冲计数，每行结束时，产生清零脉冲，使计数器清零，接受新的积分时 间，重新开始下一行的时序；所述的积分时间为步骤(3)中所述的行扫描周期。
4.根据权利要求3所述的高分辨率行频控制方法，其特征在于步骤(1)所述的时钟 脉冲频率的值根据TDICCD相机光学系统焦距、像元尺寸、速高比、像元个数估算得到。
全文摘要
本发明提供的高分辨率行频控制方法，主要是利用增减逆程法实现高分辨率TDICCD相机行频控制，当速高比变化时，通过增减行频的逆程时间实现行扫描速率的同步控制。该方法能达到较高的同步精度，并采用复杂可编程逻辑器件FPGA进行设计，通用性高，可靠性高，缩小了系统的体积，降低了整个系统功耗，节约了系统成本，同时它还减少了电路的复杂性，TDICCD输出信号后续处理电路的时序简单，提高了图像质量。
文档编号H04N5/225GK102006429SQ20091030643
公开日2011年4月6日 申请日期2009年9月1日 优先权日2009年9月1日
发明者张伯珩, 李露瑶, 边川平, 黄美玲 申请人:中国科学院西安光学精密机械研究所