专利名称：一种视频去抖设备及方法
技术领域：
本发明涉及视频信号处理电路及视频信号处理方法。
背景技术：
现有技术中所使用的液晶显示器显示隔行电视信号的需要，而市场上相应的产品不能满足实际的需求。 随着液晶技术的迅速发展，现在液晶显示器作为视频接收设备应用越来越广泛，如果视频源为逐行的VESA信号则显示效果非常理想，而实际中我们还经常遇到要求将摄像头等设备产生的隔行电视信号送到液晶显示器进行显示，这样就需要对隔行电视信号进行处理后送给液晶显示器，而如果处理方法不当，就会出现显示效果不佳的情况，常见的现象是噪点多，图像抖动(静态图像上下跳，动态图像边缘跳动)等现象。之所以出现这些现象，主要原因有两个第一，电视信号数字化(解码)电路处理不好，出现数字化后偏差太大，造成图像忽明忽暗给人感觉图像在抖动；第二，由于电视信号为隔行信号，而液晶显示器需要的信号一般为逐行信号，而且场频也不同，这样如果直接把隔行信号奇偶场"拼接"成逐行信号，由于相邻两场的时间差表现为运动对象在平面空间上的位置差，因而当画面运动，特别是在水平方向上快速运动时就会在物体轮廓周围出现明显的参差不齐的现象，使人感觉图像抖动
发明内容
本发明目的是提供一种视频去抖设备及方法，以克服现有技术中存在的噪点多，
图像抖动的技术问题。 本发明的技术方案为 —种视频去抖设备，其特殊之处是包括视频信号解码电路、视频转换电路、液晶屏驱动电路、I2C总线控制单元以及至少三片随机存储器；所述I2C总线控制单元用于视频信号解码电路的初始化，所述视频信号解码电路用于将输入的视频信号转换成数字视频信号并送入视频转换电路；所述视频转换电路对转换后的数字视频信号进行奇偶场拼接处理及调度，所述三片随机存储器用于临时存储拼接处理后的数字视频信号，所述液晶屏驱动电路用于将视频转换电路处理后的数字视频信号送入液晶屏。 上述存储器的数量为4个RAM，所述视频转换电路(U2)还要对转换后的数字视频信号进行平滑处理。 上述视频去抖设备包括先进先出存储器，所述先进先出存储器用于临时存储频信号解码电路转换后的数字视频信号并将该信号送入视频转换电路。 上述I2C总线控制单元为I2C总线控制器；所述视频转换电路、液晶屏驱动电路、I2C总线控制单元和先进先出存储器由FPGA芯片实现。 上述I2C总线控制单元为I2C总线控制单片机；所述视频转换电路、液晶屏驱动电路和先进先出存储器由FPGA芯片实现。
—种实现视频去抖的方法，其特殊之处是，包含如下步骤
1)通过I2C总线控制单片机初始化视频解码电路； 2)将原始的输入视频信号通过视频解码电路进行数字化后送入视频转换电路中； 3)通过视频转换电路对数字化后的视频信号进行奇偶场拼接处理； 4)将拼接后的视频信号送入随机存储器进行调度，所述调度过程依次包括如下步
骤 41)将第一帧视频信号写入第一片RAM即RAMI ; 42)将第二帧视频信号写入第二片RAM即RAM2 ;从第一片RAM中读出第一帧视频信号并显示； 43)将第三帧视频信号写入第三片RAM即RAM3，继续从第一片RAM中读出第一帧视频信号并显示直至其显示周期结束； 44)从第二片RAM中读出第二帧视频信号并显示；继续将第三帧视频信号写入RAM3直至写入完毕； 45)继续从第二片RAM中读出第二帧视频信号并显示直至其显示周期结束；将第四帧视频信号写入第一片RAM即RAMI ; 46)三片RAM循环以上写入和读出步骤，直至送入视频转换电路的视频信号通过
三片RAM的调度显示完毕。 上述步骤3)的具体步骤如下 将原始的输入视频信号通过视频解码电路进行数字化后送入先进先出存储器
FIFO暂时存储，然后送入FPGA芯片的视频转换电路中。 —种实现视频去抖的方法，其特殊之处是，包含如下步骤 1)通过I2C总线控制单片机初始化视频解码电路； 2)将原始的输入视频信号通过视频解码电路进行数字化后送入视频转换电路中； 3)通过视频转换电路对数字化后的视频信号进行奇偶场拼接处理； 4)将拼接后的视频信号送入随机存储器进行调度，所述调度过程依次包括如下步
骤 411)将第一帧视频信号写入第一片RAM即RAMI ;
412)将第二帧视频信号写入第二片RAM即RAM2 ;对第一片RAM中的第一帧视频信号进行平滑处理； 413)对第二帧视频信号进行平滑处理；将第三帧视频信号写入RAM3 ;从RAMI中读出第一帧视频信号并显示； 414)从RAMI中继续读出第一帧视频信号并显示直至其显示周期结束；对第三帧视频信号进行平滑处理；将第四帧视频信号写入第四片RAM即RAM4 ; 415)从RAM2中读出第二帧视频信号并显示；继续对第三帧视频信号进行平滑处理直至处理结束；继续将第四帧视频信号写入RAM4直至写入完毕； 416)将第五帧视频信号写入第一片RAM即RAMI ;从RAM2中继续读出第二帧视频信号并显示直至其显示周期结束；对第四帧视频信号进行平滑处理；
417)继续将第五帧视频信号写入第一片RAM ;从RAM3中读出第三帧视频信号并显示；继续对第四帧视频信号进行平滑处理直至处理结束； 418)四片RAM循环以上写入、处理和读出步骤，直至送入视频转换电路的视频信号通过四片RAM的调度显示完毕。
上述步骤3)的具体步骤如下 将原始的输入视频信号通过视频解码电路进行数字化后送入先进先出存储器FIFO暂时存储，然后送入FPGA芯片的视频转换电路中。
上述平滑处理所采用的算法为差值算法。 本发明主要通过多片RAM对视频信号的调度实现视频图像的稳定。
图l为本发明设备第
图2为本发明设备第
图3为本发明方法第
图4为本发明方法第
具体实施例方式
参见图1及图2，本发明包括视频信号解码电路U1、视频转换电路U2、液晶屏驱动电路U3、 I2C总线控制单元U4以及至少三片随机存储器RAM1、 RAM2、 RAM3 ;I2C总线控制单元用于视频信号解码电路的初始化，视频信号解码电路用于将输入的视频信号转换成数字视频信号并送入视频转换电路；视频转换电路U2对转换后的数字视频信号进行奇偶场拼接处理及调度，三片随机存储器用于临时存储拼接处理后的数字视频信号，液晶屏驱动电路U3用于将视频转换电路处理后的数字视频信号送入液晶屏。 当存储器的数量为4个RAM时，即RAM1、 RAM2、 RAM3、 RAM4，视频转换电路U2还可对转换后的数字视频信号进行平滑处理。 视频去抖设备可以包括先进先出存储器FIFO，所述先进先出存储器FIFO用于临
时存储频信号解码电路转换后的数字视频信号并将该信号送入视频转换电路。 fC总线控制单元U4可以为fC总线控制器；所述视频转换电路U2、液晶屏驱动电
路U3、 I2C总线控制单元U4和先进先出存储器FIFO由FPGA芯片实现。 fC总线控制单元U4也可以为fC总线控制单片机；所述视频转换电路U2、液晶屏
驱动电路U3和先进先出存储器FIFO由FPGA芯片实现。 以输入的视频信号为PAL视频信号为例，描述本发明的实现视频去抖方法。
参见图3，为本发明一种实现视频去抖的方法，包含如下步骤
1)通过I2C总线控制单片机初始化视频解码电路； 2)将原始的输入视频信号通过视频解码电路进行数字化后送入视频转换电路中； 3)通过视频转换电路对数字化后的视频信号进行奇偶场拼接处理； 4)将拼接后的视频信号送入随机存储器进行调度，所述调度过程依次包括如下步
骤
一种结构原理图。二种结构原理图。一种调度过程示意图。二种调度过程示意图。
41)将第一帧视频信号写入第一片RAM即RAMI,需40ms ; 42)将第二帧视频信号写入第二片RAM即RAM2，需40ms ;从第一片RAM中读出第一帧视频信号并显示；由于显示周期约为16. 6ms，因此在向RAM2写入信号的40ms中，存储于RAMI的视频信号显示2次，并且正在进行第3次显示； 43)将第三帧视频信号写入第三片RAM即RAM3，继续从第一片RAM中读出第一帧视频信号并显示直至其显示周期结束；同时由RAMI读出视频信号继续显示于液晶屏上直至RAMI中视频信号的一个显示周期结束，由于在上一步骤中存储于RAMI的视频信号剩余的显示周期时间为16. 6ms-7ms = 9. 6ms，约为10ms，因此只需10ms本步骤结束；
44)从第二片RAM中读出第二帧视频信号并显示；继续将第三帧视频信号写入RAM3直至写入完毕；由于上一步骤中RAM3已写入10ms的时间，因此此步骤中写入RAM3的时间约为30ms ; 45)继续从第二片RAM中读出第二帧视频信号并显示直至其显示周期结束；由于上一步骤中从RAM2读出的视频信号约为30ms，因此此步骤中只需再显示约3. 3ms即可完成一次显示周期；同时再将第四帧视频信号写入第一片RAM即RAMI ; 46)三片RAM循环以上写入和读出步骤，直至送入视频转换电路的视频信号通过三片RAM的调度显示完毕。 在步骤3)中可以将原始的输入视频信号通过视频解码电路进行数字化后送入先
进先出存储器FIFO暂时存储，然后送入FPGA芯片的视频转换电路中。 参见图4，本发明所涉及的实现视频去抖的方法，还可以通过如下步骤更好的实
现 1)通过I2C总线控制单片机初始化视频解码电路； 2)将原始的输入视频信号通过视频解码电路进行数字化后送入视频转换电路中； 3)通过视频转换电路对数字化后的视频信号进行奇偶场拼接处理； 4)将拼接后的视频信号送入随机存储器进行调度，所述调度过程依次包括如下步
骤 411)将第一帧视频信号写入第一片RAM即RAMI,需40ms ; 412)将第二帧视频信号写入第二片RAM即RAM2，需40ms ;对第一片RAM中的第一帧视频信号进行平滑处理，处理时间少于40ms ; 413)对第二帧视频信号进行平滑处理；将第三帧视频信号写入RAM3，需40ms ;从RAMI中读出第一帧视频信号并显示，由于显示周期约为16. 6ms，因此在向RAM3写入信号的40ms中，存储于RAMI的视频信号显示2次，并且正在进行第3次显示；
414)从RAMI中继续读出第一帧视频信号并显示直至其显示周期结束，由于在上一步骤中存储于RAMI的视频信号剩余的显示周期时间为16. 6ms-7ms = 9. 6ms，约为10ms，因此本步骤中，只需再显示10ms即可完成一个显示周期；同时对第三帧视频信号进行平滑处理；将第四帧视频信号写入第四片RAM即RAM4 ; 415)从RAM2中读出第二帧视频信号并显示；继续对第三帧视频信号进行平滑处理直至处理结束；继续将第四帧视频信号写入RAM4直至写入完毕；由于上一步骤中以进行约10ms的处理和写入时间，因此本步骤需要约30ms完成处理和写入的过程；同时在此30ms中将存储于RAM2的视频信号通过视频转换电路读出至液晶屏驱动电路，进而显示于 液晶屏上； 416)将第五帧视频信号写入第一片RAM即RAMI ;从RAM2中继续读出第二帧视频 信号并显示直至其显示周期结束，由于上一步骤中现实的时间约为30ms，因此此步骤中只 需再显示约3. 3ms即可完成一次显示周期；并在此3. 3ms中对第四帧视频信号进行平滑处 理； 417)继续对第四帧视频信号进行平滑处理直至处理结束，由于上一步骤中已进行 了约3. 3ms的平滑处理时间，因此本步骤中只需处理约36. 7ms的时间即可完成对RAM4中 视频信号平滑处理的工作；并在此36. 7ms中继续将第五帧视频信号写入第一片RAM ;同时 将存储于RAM3的视频信号通过视频转换电路读出至液晶屏驱动电路，进而显示于液晶屏 上 418)四片RAM循环以上写入、处理和读出步骤，直至送入视频转换电路的视频信 号通过四片RAM的调度显示完毕。 在步骤3)中可以将原始的输入视频信号通过视频解码电路进行数字化后送入先 进先出存储器FIFO暂时存储，然后送入FPGA芯片的视频转换电路中。
上述的平滑处理所采用的算法为差值算法。 本发明主要采用1个PAL解码器，1片FPGA芯片和4片RAM实现，整个方案的整体 结构如附图所示。其中PAL解码器负责把电视信号进行数字化，FPGA芯片实现隔行电视信 号奇偶场"拼接"、平滑处理及调度，4片RAM用于存放原始解码数据及处理中及处理后的帧 数据。 由于PAL视频本身为50Hz隔行扫描方式，而最终显示为60Hz逐行扫描方式，因此 显示是需要进行频率转换，为了达到最短的延迟和最优的显示效果，本方案采用了 4个可 独立访问RAM。 在正常工作阶段，1片RAM用于存储原始数据(需要进行奇场和偶场数据拼接形成 1幅完整的画面)，1片RAM用于存储经硬件縮放和平滑(去抖动)处理时的临时数据，1片 RAM用于做显示缓冲去(处理后的数据)，1片RAM用于调度处理。 三个工作中的RAM按各自的频率进行并行工作，当存储完1个完整PAL帧时，存储 地址切换到空闲的那片RAM ;当处理工作结束时判断是否有新数据(新的完整帧)，没有的 话一直等待到有新数据为止，然后切换到存储结束的那片RAM进行处理；当显示完1帧画面 后，显示流程也进行判断是否有新数据(处理后的数据帧)，没有的话再次显示当前帧，有 的话进行切换。
权利要求
一种视频去抖设备，其特征在于包括视频信号解码电路(U1)、视频转换电路(U2)、液晶屏驱动电路(U3)、I2C总线控制单元(U4)以及至少三片随机存储器(RAM1、RAM2、RAM3)；所述I2C总线控制单元用于视频信号解码电路的初始化，所述视频信号解码电路用于将输入的视频信号转换成数字视频信号并送入视频转换电路；所述视频转换电路(U2)对转换后的数字视频信号进行奇偶场拼接处理及调度，所述三片随机存储器用于临时存储拼接处理后的数字视频信号，所述液晶屏驱动电路(U3)用于将视频转换电路处理后的数字视频信号送入液晶屏。
2. 根据权利要求1所述的视频去抖设备，其特征在于所述存储器的数量为4个 RAM(RAM1、 RAM2、 RAM3、 RAM4)，所述视频转换电路(U2)还要对转换后的数字视频信号进行 平滑处理。
3. 根据权利要求1或2所述的视频去抖设备，其特征在于所述视频去抖设备包括先 进先出存储器(FIFO)，所述先进先出存储器(FIFO)用于临时存储频信号解码电路转换后 的数字视频信号并将该信号送入视频转换电路。
4 根据权利要求3所述的视频去抖设备，其特征在于所述I2C总线控制单元(U4)为 12C总线控制器；所述视频转换电路(U2)、液晶屏驱动电路(U3)、I2C总线控制单元(U4)和 先进先出存储器(FIFO)由FPGA芯片实现。
5. 根据权利要求3所述的视频去抖设备，其特征在于所述I2C总线控制单元(U4) 为12C总线控制单片机；所述视频转换电路(U2)、液晶屏驱动电路(U3)和先进先出存储器 (FIFO)由FPGA芯片实现。
6. —种实现视频去抖的方法，其特征在于，包含如下步骤1) 通过I2C总线控制单片机初始化视频解码电路；2) 将原始的输入视频信号通过视频解码电路进行数字化后送入视频转换电路中；3) 通过视频转换电路对数字化后的视频信号进行奇偶场拼接处理；4) 将拼接后的视频信号送入随机存储器进行调度，所述调度过程依次包括如下步骤41) 将第一帧视频信号写入第一片RAM即RAMI ;42) 将第二帧视频信号写入第二片RAM即RAM2 ;从第一片RAM中读出第一帧视频信号 并显示；43) 将第三帧视频信号写入第三片RAM即RAM3，继续从第一片RAM中读出第一帧视频 信号并显示直至其显示周期结束；44) 从第二片RAM中读出第二帧视频信号并显示；继续将第三帧视频信号写入RAM3直 至写入完毕；45) 继续从第二片RAM中读出第二帧视频信号并显示直至其显示周期结束；将第四帧 视频信号写入第一片RAM即RAMI ;46) 三片RAM循环以上写入和读出步骤，直至送入视频转换电路的视频信号通过三片 RAM的调度显示完毕。
7. 根据权利要求6所述的实现视频去抖的方法，其特征在于，所述步骤3)的具体步骤 如下将原始的输入视频信号通过视频解码电路进行数字化后送入先进先出存储器FIFO 暂时存储，然后送入FPGA芯片的视频转换电路中。
8. —种实现视频去抖的方法，其特征在于，包含如下步骤1) 通过I2C总线控制单片机初始化视频解码电路；2) 将原始的输入视频信号通过视频解码电路进行数字化后送入视频转换电路中；3) 通过视频转换电路对数字化后的视频信号进行奇偶场拼接处理；4) 将拼接后的视频信号送入随机存储器进行调度，所述调度过程依次包括如下步骤411) 将第一帧视频信号写入第一片RAM即RAMI ;412) 将第二帧视频信号写入第二片RAM即RAM2 ;对第一片RAM中的第一帧视频信号进 行平滑处理；413) 对第二帧视频信号进行平滑处理；将第三帧视频信号写入RAM3 ;从RAMI中读出 第一帧视频信号并显示；414) 从RAM1中继续读出第一帧视频信号并显示直至其显示周期结束；对第三帧视频 信号进行平滑处理；将第四帧视频信号写入第四片RAM即RAM4 ;415) 从RAM2中读出第二帧视频信号并显示；继续对第三帧视频信号进行平滑处理直 至处理结束；继续将第四帧视频信号写入RAM4直至写入完毕；416) 将第五帧视频信号写入第一片RAM即RAMI ;从RAM2中继续读出第二帧视频信号 并显示直至其显示周期结束；对第四帧视频信号进行平滑处理；417) 继续将第五帧视频信号写入第一片RAM ;从RAM3中读出第三帧视频信号并显示； 继续对第四帧视频信号进行平滑处理直至处理结束；418) 四片RAM循环以上写入、处理和读出步骤，直至送入视频转换电路的视频信号通 过四片RAM的调度显示完毕。
9. 根据权利要求8所述的实现视频去抖的方法，其特征在于，所述步骤3)的具体步骤 如下将原始的输入视频信号通过视频解码电路进行数字化后送入先进先出存储器FIFO 暂时存储，然后送入FPGA芯片的视频转换电路中。
10. 根据权利要求8或9所述的视频去抖的方法，其特征在于所述平滑处理所采用的 算法为差值算法。
全文摘要
本发明涉及一种视频去抖设备及方法，克服了现有技术中存在的噪点多，图像抖动的技术问题。包括视频信号解码电路、视频转换电路、液晶屏驱动电路、I2C总线控制单元以及至少三片随机存储器。经过解码、转换、奇偶场拼接以及调度过程后完成整个视频去抖的步骤。通过多片RAM对视频信号的调度实现视频图像的稳定。
文档编号H04N5/14GK101710940SQ20091031218
公开日2010年5月19日 申请日期2009年12月24日 优先权日2009年12月24日
发明者田波 申请人:中国航空工业集团公司第六三一研究所