专利名称：影像处理电路的制作方法
技术领域：
本实用新型涉及一种影像处理电路，尤指一种对交错(Interlacing)影像数 据进行解交错的影像处理电路。
背景技术：
一般影像数据传输时，例如电视画面，通常以交错(Interlace)的图场 (Field)方式进行传输，意即将每一个图框画面(Frame)分解成一个奇图场(Odd Field)及一个偶图场(Even Field)。在传输时，第一图框画面仅需传送一个奇 图场，第二图框画面仅传送一个偶图场，后续图框画面以奇图场与偶图场交替 传送，此种方式可以节省一半的图框画面数据传输量。因此，影像接收端所接 收到的影像数据为奇图场或偶图场数据，非完整的一图框画面，需透过解交错 (De-Interlace)的处理，产生完整的图框画面，进而显示在影像显示器上。
举例来说，请参照图1，其为传统影像接收端影像处理电路的方块图。影 像处理电路10包括解交错模块110及运动插补(Motion Interpolation)模块 120。解交错模块110中包括记忆单元112与解交错单元114。记忆单元112用 以接收并储存图场数据fi中的目前图场数据fi一P、前一图场数据fi—P-1及次 前一图场数据fi_P-2。解交错单元114则根据记忆单元112所提供的目前及前 一图场数据fi—P及fi—P-1或前一及次前一图场数据fi—P-1及fi—p-2来产生 图框数据fr。
运动插补(Motion Interpolation)模块120包括记忆单元122、运动估算 (Motion Estimation)单元124及运云力补偿(Motion Compensation)单元126。 记忆单元122用以储存图框数据fr中的目前图框数据fr—p与前一图框数据 fr_p-1。运动估算单元124用以根据目前与前一图框数据fr_p与fr—p_l运算得到运动向量MV(Motion Vector)。运动补偿单元126根据运动向量MV、目前 及前一图框数据fr_p及fr—p-1插补得到插补图框fr—in。
然而，在传统影像处理电路10中，记忆单元112及122中至少需分别具有 可储存三笔图场(Field)数据及二笔图框(Frame)数据的内存容量，以分别储存 解交错处理及运动插补处理时需使用到的数据。如此，将使得传统影像处理电 路IO有需使用的内存容量及频宽较大、及内存成本较高的缺点。
实用新型内容
本实用新型所要解决的技术问题是提供一种影像处理电路，具有需使用的 内存容量较低、减少处理时间及内存的成本较低的优点。
为了解决以上技术问题，本实用新型提供了如下技术方案 本实用新型提供了一种影像处理电路，用以根据多笔图场数据产生输出图 框数据。影像处理电路包括接收单元、内存单元及解交错单元。接收单元用以 接收图场数据。内存单元与接收单元耦接，用以接收从接收单元输出的图场数 据，且至少储存两笔图场数据。解交错单元与接收单元及内存单元耦接，用以 接收从接收单元及内存单元输出的多笔图场数据，并据以运算得到第一图框 (Frame)数据。
本实用新型还提供了一种影像处理电路，用以根据多笔图场数据产生输出 图框数据。影像处理电路包括接收单元、内存单元、第一频率单元、第二频率 单元、解交错单元(De-interlaced运动插补单元及图框处理单元。接收单元， 用以接收图场数据。内存单元与接收单元耦接，用以接收接收单元输出的图场 数据，且至少储存三笔图场数据。第一频率单元用以产生第一频率，提供内存 单元接收图场数据使用。第二频率单元用以产生第二频率，提供内存单元输出 图场数据使用。解交错单元与内存单元耦接，用以接收从内存单元输出的图场 数据，并据以运算产生第一图框数据。运动插补单元与内存单元耦接，用以接 收从内存单元输出的多笔图场数据，并据以运算产生第二图框数据。图框处理 单元与解交错单元及运动插补单元耦接，用以根据第一及第二图框数据产生一第三图框数据，该输出图框数据系对应至该第三图框数据。
最后，本实用新型进一步提供了一种影像处理电路，用以根据多笔图场数 据产生输出图框数据。影像处理电路包括接收单元、内存单元、第一频率单元、
第二频率单元、解交错单元(De-interlace)、运动插补单元及图框处理单元。 接收单元，用以接收多笔图场数据。内存单元与接收单元耦接，用以接收从接 收单元输出的图场数据，且至少储存三笔图场数据。第一频率单元用以产生并 提供第一频率至内存单元，以控制内存单元的数据写入操作。第二频率单元用 以产生并提供第二频率至内存单元，以控制内存单元的数据读取操作。解交错 单元与内存单元耦接，用以接收从内存单元输出的多笔图场数据，并据以运算 得到第一图框数据。运动插补单元与解交错单元及内存单元耦接，用以接收第 一图框数据及内存单元输出的多笔图场数据，并据以进行运算得到第二图框数 据。图框处理单元系与解交错单元及运动插补单元耦接，用以根据第一图框数 据及第二图框数据产生一第三图框数据。输出图框数据系对应至第三图框数据。
本实用新型采用的影像处理电路，影像处理电路的解交错单元与运动补偿 单元可共享内存单元的储存资源，来对输入影像数据进行影像处理操作。如此， 相较于传统影像处理电路，本实施例的影像处理电路需使用的内存容量较低、 需占用内存的数据传输频宽较低及内存的成本较低。
图1为传统影像处理电路的方块图。
图2为依照本实用新型第一实施例的影像处理电路的方块图。 图3为图2的解交错单元的详细方块图。
图4为依照本实用新型第一实施例的运动参数产生单元的示意图。 图5为依照本实用新型第二实施例的影像处理电路的方块图。 图6为图5的运动插补单元的详细方块图。 图7为图6的运动估算单元的详细方块图。
图8为本实用新型第二实施例的以电视画面为例的影像处理电路的操作示意图的一例。
图9为本实用新型第二实施例的以电影画面为例的影像处理电路的操作示 意图的一例。
图10为本实用新型第二实施例的影像处理电路的另一方块图。 图11为图10的运动插补单元的方块图。
图12为依照本实用新型第三实施例的影像处理电路的方块图。
图13为依照本实用新型第三实施例的影像处理电路的另一方块图。
主要组件符号说明
10、 20、 30、 30'、 40、 50:影像处理电路
110:解交错模块
112、 122:记忆单元
114:解交错单元 120:运动插补模块
124、 38a、 38a':运动估算单元 126、 38b、 38b，:运动补偿单元 22、 32、 32，、 42 24、 34、 34，、 44 26、 36、 36，、 46 26a:图场处理器 26b:移动适性解交错单元 27:运动参数产生单元
38、 38'、 48、 58:运动插补单元
39、 39，、 49、 59:图框处理单元 38al、 38a2、 38al'、 38bl:数据插补单元 38a3、 38a3'、 38b2:运算单元 45a、 45b、 55a、 55b:频率单元
、52、 62:接收单元 、54、 64:内存单元 、56、 66:解交错单元具体实施方式
本实用新型之一种影像处理电路系用以根据多笔图场数据产生一输出影像 数据。此影像处理电路包括一接收单元、 一内存单元及一解交错单元。接收单 元用以接收此些图场数据。内存单元系与接收单元耦接，用以接收从接收单元 输出的图场数据，且至少储存两笔图场数据。而解交错单元则与接收单元及内 存单元耦接，用以接收从接收单元及内存单元输出的图场数据，并据以运算得
到一第一图框(Frame)数据。输出影像数据系对应至该第一图框数据。如此，可 有效地节省内存单元的内存容量。 第一实施例
本实施例的内存单元较佳地系用以储存两笔先前的图场数据，影像处理电 路并根据所储存的两笔先前图场数据及目前图场数据来进行解交错影像处理。 请参照图2，其为依照本实用新型第一实施例的影像处理电路的方块图。影像 处理电路20用以接收多笔图场数据，并依据该图场数据解交错(de-interlace) 产生图框数据。影像处理电路20包括接收单元22、内存单元24及解交错单元 26。接收单元22用以接收多笔图场数据。内存单元24与接收单元22耦接，以 接收从接收单元22输出的图场数据。内存单元24用以至少储存两笔图场数据。 解交错单元26与接收单元22及内存单元24耦接，用以接收从内存单元24及 接收单元22输出的图场数据，并据以运算得到图框数据。输出影像数据系对应 至此图框数据。
举例来说，于目前的一个操作期间内，接收单元22用以接收输入影像数据 中的目前图场数据fi一n，并将目前图场数据fi一n输出至解交错单元26及内存 单元24，内存单元24用以储存前一笔及次前一笔图场数据fi_n_l及fi一n-2。 解交错单元26用以接收记体单元24及接收单元22提供的目前、前一笔及次前一笔图场数据fi_n、 fi_n_l及fi—n-2，来运算得到图框数据fr—a，并将其做 为输出影像数据输出。
请参照图3，其为图2的解交错单元26的详细方块图。本实施例的解交错 单元26包括图场处理器26a及移动适性解交错(Motion Adaptive De-interlace， MADi)电路26b。图场处理器26a用以接收接收单元22提供的 目前图场数据f i_n及内存单元24提供的次前一笔图场数据f i—n-2，选择输出 前一笔及次前一笔图场数据fi_n及fi—n-2 二者之一或混和fi一n及fi—n-2输 出。MADi电路26b用以接收图场处理器26a提供的图场数据及从内存单元24 输出的前一笔图场数据fi—n-1，并据以产生图框数据fr—a。
在本实施例中虽仅以MADi电路26b经由组合对应的图场数据来组合得到对 应的图框数据的操作为例作说明，然，本实施例的MADi电路26b并不局限于透 过组合两个对应的图场数据来得到图框数据。举例来说，请参照图4，其为依 照本实用新型第一实施例的运动参数产生单元的示意图。本实施例的MADi电路 26b更可响应于一运动参数MR来参考图场数据所对应的影像运动情形，来产生 图框数据fr—a。本实施例的解交错单元26中更具有运动参数产生单元27，用 以响应于目前及次前一笔图场数据f i一n及f i_n_2来运算得到运动参数MR。运 动参数MR例如用以指示目前及次前一笔图场数据fi_n及fi_n-2相关性的高 低，以作为解交错单元26选择产生图框数据fr—a的方式的依据。
本实施例的影像处理电路的内存单元仅需储存两 先前的图场数据，影像 处理电路并根据两笔先前图场数据及目前图场数据来进行解交错影像处理。如 此，相较于传统影像处理电路，本实施例的影像处理电路需使用的内存容量较 低、需占用内存的数据传输频宽较低及内存的成本较低。本实施例的影像处理电路的内存单元系储存两笔先前的图场数据，影像处 理电路并根据两笔先前图场数据及目前图场数据来进行解交错及运动插补影像 处理。请参照图5，其为依照本实用新型第二实施例的影像处理电路的方块图。
本实施例的影像处理电路30与第一实施例的影像处理电路20不同之处在于本 实施例的影像处理电路30更具有运动补偿电路38及图框处理单元39。
运动插补电路38与接收单元32及内存单元34耦接，用以接收从内存单元 34及接收单元32输出的图场数据，并据以进行运算得到图框数据frj)。请参 照图6，其为图5的运动插补(Motion Interpolation)单元38的详细方块图。 运动补偿电路38包括运动估算(Motion Estimation)单元38a及运动补偿 (Motion Compensation)单元38b。运动估算单元38a用以根据内存单元34输 出的前一笔图场数据fi—n-1及该接收单元输出的目前图场数据fi—n进行运动 估算，以产生一个或一个以上的运动向量(Motion Vector)MV。
举例来说，运动估算单元38a例如包括数据插补单元38al、 38a2及运算单 元38a3，如图7所示。数据插补单元38al及38a2例如分别用以对前一笔与目 前图场数据fi_n_l与fi—n进行插补，以分别得到完整的图框数据fr—xl与 fr—x2。运算单元38a3用以根据图框数据fr一xl及fr一x2进行运动估算，以得 到运动向量MV。
运动补偿单元38b用以根据运动向量MV及下一个时序周期的次前一笔图场
数据finext—n-2及下一个时序周期的前一笔图场数据finext—n-l进行运动补偿，
以得到图框数据fr一b。与运动估算单元38a相同，运动补偿单元38b亦具有数 据插补单元(未绘示)来将下一个时序周期的次前一笔及前一笔图场数据finext』-2及finext—n-1插补形成对应的图框数据，并根据插补得到的图框数 据与运动像量MV来插补得到图框数据fr_b。
图框处理单元39与解交错单元36及运动插补单元38耦接，用以根据图框 数据fr一a及fr_b产生图框数据fr—op输出。更详细地说，图框处理单元39 可以是一图框选择单元，用以选择图框数据fr—a及fr—b其中之一做为一图框 数据fr一op输出。图框处理单元39亦可以是一图框混合单元，用以依据图框数 据fr一a及fr—b，进行混和运算产生一图框数据fr—op输出。
兹以电视画面为例，来对本实施例做进一步的说明。请参考图8，其为本 实施例的以电视画面为例的影像处理电路的操作示意图的一例。假设电视画面 的数据系以每秒60张画面(每个画面对应至一笔图场数据)的方式传送至接收 单元32，而图框处理单元39系产生每秒120张画面的图框数据(每个画面系对 应至一笔图框数据)。假设于目前的时序周期中，接收单元32接收的图场数据 fi—n为图场数据fi一3。此时，图场数据fi一n-2, fi一n-l及fi—n分别为图场数 据fij、 fi一2及fij，其中图场数据fi—l及fi—3例如为偶图场数据，而图 场数据fi一2则为奇图场数据。
解交错单元36系选择图场数据f i一l及f i—3 二者之一，或混和f i—1及f i—3 后，再依据图场数据f i—2产生图框数据fr—a2。运动估算单元38a根据图场数 据fi—2(此时的fi—n-l)及图场数据fij(此时的fi—n)进行运动估算，以产生 运动向量MV2。
于下一个时序周期中，接收单元接收的图场数据fi_n为图场数据fi一4(未 绘示于图中)。此时，图场数据fi一n-2， fi一n-l及fUi分别为图场数据fi一2、 fi一3及fi一4。运动补偿单元38b根据运动向量MV2及此下一个时序周期的次前一笔图场数据finext—n-2(亦即为fi—2)及此下一个时序周期的前一笔图场数据 finext—n-1 (亦即为fi—3)进行运动补偿，以得到图框数据fr—b2。
兹以图框处理单元39为图框选择单元为例说明之。图框处理单元39将选 择图框数据fr—a2及fr—b2其中之一做为一图框数据fr—op输出，举例来说， 图框处理单元39系依序地输出图框数据fr一a2及fr一b2。如此，图框处理单元 39输出的图框数据fr一op的频率将为接收单元32接收的图场数据fi—n的两倍， 而可使对应的显示器每秒产生120个画面。
另举一例以电影画面进一步地详细说明之。电影画面系为每秒25张画面的 方式传送，本实施例的以电影画面为例的影像处理电路的操作示意图的一例如 图9所示。图场数据fi一2与fi—1为对应至相同图框画面的奇图场与偶图场数 据、图场数据fi—4与fi—3为对应至相同图框画面的奇图场与偶图场数据，而 图场数据fi_6与fi一5为对应至相同图框画面的奇图场与偶图场数据。
在奇数序期间TP1、 TP3、及TP5中，解交错单元36系根据对应至相同图 框数据的两笔图场数据组合产生对应的图框数据fr一al、 fr—a2、及fr_a3。例 如，根据图场数据fij及f;L2产生图框数据fr一al。运动估算单元38a并对 应地产生运动向量MV1、MV2及MV3。例如，运动估算单元38a根据图场数据fi一2 及fi—3产生运动向量MV1。在偶数序期间TP2及TP4中，运动补偿单元38b系 根据对应的图场数据产生对应的图框数据fr一bl及fr一b2。例如，运动补偿单 元38b根据图场数据fi一2及fi一3及运动向量MV1，产生图框数据fr一bl。本实 施例的图框处理单元39例如用以分别在奇数序期间TP1、 TP3、及TP5及偶数 序期间TP2及TP4中，分别选择图框数据fr一a (例如是fr—al、 fr一a2及fr一a3) 及fr一b (例如是fr—bl及fr—b2)做为图框数据fr一op输出。在上例中，系以图框处理单元39为图框选择单元为例作说明，然，当图框
处理单元39为图框混和单元时，图框处理单元39所执行的混合运算例如是根 据特定权重值，将图框数据fr一a及fr—b相加，以得到图框数据fr一叩。
在本实施例中，虽仅以运动插补单元38根据接收单元32及内存单元34 提供的目前、前一笔及次前一笔图场数据fi一n、 fi—n-1及fi一n-2来插补产生 图框数据fr一b的情形为例作说明，然，运动插补单元38并不局限于本实施例 所提及的实施架构。举例来说，运动插补单元38亦可根据解交错单元36产生 的图框数据fr_a、目前及次前一笔图场数据fi—n及fi一n-2来运算得到图框数 据fr一b，如图10所示，其为本实用新型第二实施例的影像处理电路的另一方 块图。请同时参照图ll，其为图10的运动插补单元38'的一例的方块图。
图10的运动插补单元38'与图5中的运动插补单元38不同之处在于，运 动插补单元38'具有的运动估算单元38a'及运动补偿单元38b'，运动估算单 元38a'具有数据插补单元38al，及运算单元38a3'，而运动补偿单元38b'具 有数据插补单元38bl及运算单元38b2。数据插补单元38al'及38bl用以分别 根据目前图场数据fi—n及次前一笔图场数据fi』-2插补产生图框数据fr_x2' 及fr一x3。运算单元38a3，根据图框数据fr—x2'及图框数据fr一a进行运动估 算，以得到运动向量MV，而运算单元38b2则根据图框数据fr_x3及图框数据 fr—a来产生图框数据fr_b。
在本实施例中，解交错单元36与运动补偿单元38系根据接收单元32及记 体单元34提供的目前、前一笔及次前一笔图场数据fi—n、 fi—n-1及fi—n-2 来分别地运算得到图框数据fr_a及fr—b。如此，本实施例的影像处理电路的 解交错单元36与运动补偿单元38可共享内存单元34的储存资源，来对输入的图框数据进行影像处理操作。同样地，解交错单元36'与运动补偿单元38，可 共享内存单元34'。这样一来，相较于传统影像处理电路，本实施例的影像处 理电路具有需使用的内存容量较低、需占用内存的数据传输频宽较低及内存的 成本较低的优点。 第三实施例
本实施例的影像处理电路系具有内存单元，用以储存目前图场数据、前一 笔及次前一笔图场数据，并根据此三笔图场数据来进行解交错及运动插补影像 处理。请参照图12，其为依照本实用新型第三实施例的影像处理电路的方块图。 本实施例的影像处理电路40与第二实施例的影像处理电路30不同之处在于， 本实施例的影像处理电路40中的内存单元44用以储存目前图场数据、前一笔 图场数据及次前一笔图场数据。此外，本实施例的影像处理单元40更包括频率 单元45a及45b。
于影像处理电路40中，接收单元42用以接收图场数据fi—n。内存单元44 与接收单元42耦接，用以接收从接收单元输出的图场数据，且至少储存三笔图 场数据fi—n、 fi一n-1、 fi—n-2。频率产生器45a用以产生频率Clk—Wr，提供内 存单元44接收图场数据使用。频率单元45b用以产生频率Clk—Rd，提供内存 单元44输出图场数据使用。解交错单元46与内存单元44耦接，用以接收从内 存单元44输出的图场数据fi—n、 fi—n-l及fi—n-2，并据以运算产生图框数据 fr—a。频率Clk_Wr及Clk_Rd的频率可以不同。
运动插补单元48与内存单元44耦接，用以接收从内存单元44输出的图场 数据fi_n、 fi—n_l、 fi—n-2,并据以运算产生图框数据fr—b。图框处理单元 49与解交错单元46及运动插补单元48耦接，用以根据图框 据fr一a及图框数据fr一b来产生一图框数据，并作为输出影像数据fr—op输出。
如此，本实施例的影像处理电路40系仅需设置可储存目前、前一笔及次前 一笔图场数据fi—n、 fUi-l及fi—n-2的内存单元44，即可有效地得到对应的 图框数据fr—叩。而本实施例的影像处理电路40亦不局限于如图12所示的方 块图，举例来说，本实施例的影像处理电路亦可如图13所示的方块图。
图13的电路与图12的电路不同之处在于，运动插补单元58与图框处理单 元59的设计。于图13中，运动插补单元58与解交错单元46及内存单元44 耦接，用以接收图框数据fr一a及内存单元44输出的图场数据fi—n及fi—n-2， 并据以进行运算得到图框数据fr_b。而图框处理单元59则与解交错单元46及 运动插补单元58耦接，用以根据图框数据fi^a及fr—b来产生一图框数据，并 作为输出影像数据fr一叩输出。
由以上叙述可知，本实施例的影像处理电路的解交错单元与运动补偿单元 可共享内存单元的储存资源，来对输入影像数据进行影像处理操作。如此，相 较于传统影像处理电路，本实施例的影像处理电路需使用的内存容量较低、需 占用内存的数据传输频宽较低及内存的成本较低。
综上所述，虽然本实用新型已以实施例揭露如上，然其并非用以限定本实 用新型。本实用新型所属技术领域中具有通常知识者，在不脱离本实用新型的 精神和范围内，当可作各种的更动与润饰。因此，本实用新型的保护范围应当 以权利要求所界定者为准。
权利要求1.一种影像处理电路，用以根据复数笔图场数据产生一输出图框数据，其特征在于，该影像处理电路包括一接收单元，用以接收该图场数据；一内存单元，与该接收单元耦接，用以接收从该接收单元输出的该图场数据，且至少储存两笔图场数据；以及一解交错单元，与该接收单元及该内存单元耦接，用以接收从该接收单元及该内存单元输出的该图场数据，并据以运算得到一第一图框数据。
2. 如权利要求1所述的影像处理电路，其特征在于，当所述接收单元接收 并输出一 目前图场数据f i—n时，该内存单元至少储存一前一笔图场数据f ij-l 及一次前一笔图场数据fi一n-2。
3. 如权利要求2所述的影像处理电路，其特征在于，在所述内存单元中， 写入与读出的频率相同。
4. 如权利要求2所述的影像处理电路，其特征在于，所述解交错单元包括 一多任务器，用以接收该目前图场数据fi一n及该次前一笔图场数据fi一n-2，并依据一图场索引值，选择输出该目前图场数据fi一n或该次前一笔图 场数据fi』-2二者之一；及一移动适性解交错电路，用以接收该多任务器输出的图场数据，及该内存 单元输出的该前一笔图场数据fi_n_l，并据以产生该第一图框数据。
5. 如权利要求4所述的影像处理电路，其特征在于，所述解交错单元还包括一运动参数产生单元，用以根据该目前图场数据fi_n及该次前一笔图场数 据fi一n-2，产生一运动参数-,其中，该运动适性解交错单元依据该运算参数来产生该第一图框数据。
6. 如权利要求1所述的影像处理电路，其特征在于，它进一步包括 一运动插补单元，与该接收单元及该内存单元耦接，用以接收从该接收单元及该内存单元输出的该图场数据，并根据该图场数据，运算产生一第二图框数据；及一图框处理单元，与该解交错单元及该运动插补单元耦接，用以根据该第 一图框数据及该第二图框数据来产生一第三图框数据，该输出图框数据对应至 该第三图框数据。
7. 如权利要求6所述的影像处理电路，其特征在于，所述运动插补单元包括一运动估算单元，用以根据该前一笔图场数据fi_n-1及该目前图场数据 fi—n进行运动估算，以产生至少一运动向量；及一运动补偿单元，用以根据该至少一运动向量及由该该次前一笔图场数据 fi一n-2及该前一笔图场数据fi_n-l进行运动补偿，以产生该第二图框数据。
8. 如权利要求6所述的影像处理电路，其特征在于，所述图框处理单元为 一图框选择单元，用以选择该第一图框数据及该第二图框数据二者之一做为该
9. 如权利要求6所述的影像处理电路，其特征在于，所述图框处理单元为 一图框混和单元，用以对该第一图框数据及该第二图框数据进行混合运算，以 产生该第三图框数据。
10. 如权利要求1所述的影像处理电路，其特征在于，它进一步还包括 一运动插补单元，与该接收单元、该内存单元及该解交错单元耦接，用以接收该接收单元与该内存单元输出的该图场数据及该解交错单元输出的该第一 图框数据，并根据该图场数据及该第一图框数据，运算产生一第二图框数据； 及一图框处理单元，与该解交错单元及该运动插补单元耦接，用以根据该第 一图框数据及该第二图框数据来产生一第三图框数据，该输出图框数据对应至该第三图框数据。
11. 如权利要求10所述的影像处理电路，其特征在于，所述运动插补单元 包括一运动估算单元，用以根据该第一图框数据及该目前图场数据f i一n进行运 动估算，以产生至少一运动向量；及一运动补偿单元，用以根据该至少一运动向量及由该该次前一笔图场数据 fi一n-2及该第一图框数据进行运动补偿，以产生该第二图框数据。
12. 如权利要求IO所述的影像处理电路，其特征在于，所述图框处理单元 为一图框选择单元，用以选择该第一图框数据及该第二图框数据二者之一做为 该第三图框数据。
13. 如权利要求10所述的影像处理电路，其特征在于，所述图框处理单元 为一图框混和单元，用以对该第一图框数据及该第二图框数据进行混合运算， 以产生该第三图框数据。
14. 一种影像处理电路，用以根据复数笔图场数据产生一输出图框数据，其 特征在于，该影像处理电路包括一接收单元，用以接收该图场数据；一内存单元，与该接收单元耦接，用以接收该接收单元输出的该图场数据，且至少储存三笔图场数据；第一频率单元，用以产生第一频率，提供该内存单元接收图场数据使用； 第二频率单元，用以产生第二频率，提供该内存单元输出图场数据使用； 一解交错单元，与该内存单元耦接，用以接收从该内存单元输出的该图场数据，并据以运算产生一第一图框数据；一运动插补单元，与该内存单元耦接，用以接收从该内存单元输出的该些图场数据，并据以运算产生一第二图框数据；以及--图框处理单元，与该解交错单元及该运动插补单元耦接，用以根据该第--图框数据及该第二图框数据产生一第三图框数据，该输出图框数据对应至该第三图框数据。
15. 如权利要求14所述的影像处理电路，其特征在于，所述第一频率与该 第二频率的频率不同。
16. 如权利要求14所述的影像处理电路，其特征在于，所述图框处理单元为一图框选择单元，用以选择该第一图框数据及该第二图框数据二者之一做为 该第三图框数据。
17. 如权利要求14所述的影像处理电路，其特征在于，所述图框处理单元 为一图框混和单元，用以对该第一图框数据及该第二图框数据进行混合运算， 以产生该第三图框数据。
18. —种影像处理电路，用以根据复数笔图场数据产生一输出图框数据，其特征在于，该影像处理电路包括一接收单元，用以接收该些图场数据；一内存单元，与该接收单元耦接，用以接收从该接收单元输出的该图场数据，且至少储存三笔图场数据；第一频率单元，用以产生第一频率，提供该内存单元接收图场数据使用； 第二频率单元，用以产生第二频率，提供该内存单元输出图场数据使用； 一解交错单元，与该内存单元耦接，用以接收该内存单元输出的该些图场数据，并据以运算得到一第一图框数据；一运动插补单元，与该解交错单元及该内存单元耦接，用以接收该第一图框数据及该内存单元输出的该图场数据，并据以进行运算得到一第二图框数据；以及一图框处理单元，与该解交错单元及该运动插补单元耦接，用以根据该第 一图框数据及该第二图框数据产生一第三图框数据，该输出图框数据对应至该 第三图框数据。
19. 如权利要求18所述的影像处理电路，其特征在于，所述第一频率与所 述第二频率的频率不同。
20. 如权利要求18所述的影像处理电路，其特征在于，所述图框处理单元为一图框选择单元，用以选择该第一图框数据及该第二图框数据二者之一做为 该第三图框数据。
21. 如权利要求18所述的影像处理电路，其特征在于，所述图框处理单元 为一图框混和单元，用以对该第一图框数据及该第二图框数据进行混合运算， 以产生该第三图框数据。
专利摘要本实用新型公开了一种影像处理电路，具有需使用的内存容量较低、减少处理时间及内存的成本较低的优点。影像处理电路包括接收单元、内存单元及解交错单元。接收单元用以接收图场数据；内存单元与接收单元耦接，用以接收从接收单元输出图场数据，且至少储存两笔图场数据；解交错单元与接收单元及内存单元耦接，用以接收从接收单元及内存单元输出的图场数据，并据以运算得到第一图框(Frame)数据。
文档编号H04N7/01GK201374770SQ20092000518
公开日2009年12月30日 申请日期2009年3月4日 优先权日2009年3月4日
发明者任立寰, 陈仲怡 申请人:晨星软件研发(深圳)有限公司;晨星半导体股份有限公司