处置并发的多个信道的架构的制作方法

专利名称：处置并发的多个信道的架构的制作方法
技术领域：
本发明涉及无线通信系统。更特定来说，本发明涉及用于提供对信息的下行链路 处理的经改进的吞吐量的系统和方法。
背景技术：
无线通信系统经广泛部署以提供各种类型的通信内容，例如语音、数据等。这些系 统可为能够通过共享可用系统资源(例如，带宽和发射功率)而支持与多个用户的通信的 多址系统。所述多址系统的实例包括码分多址(CDMA)系统、时分多址(TDMA)系统、频分多 址(FDMA)系统、3GPP LTE系统，和正交频分多址(OFDMA)系统。一般来说，无线多址通信系统可同时支持多个无线终端的通信。每一终端经由前 向链路和反向链路上的发射而与一个或一个以上基站通信。前向链路(或下行链路)指代 从基站到终端的通信链路，且反向链路(或上行链路)指代从终端到基站的通信链路。可经 由单输入单输出系统、多输入单输出系统或多输入多输出(MIMO)系统而建立此通信链路。MIMO系统使用多个(&个)发射天线和多个(队个)接收天线以用于数据发射。 由Nt个发射天线和Nk个接收天线形成的MIMO信道可细分为Ns个独立信道，还将所述信道 称作空间信道，其中Ns<min {NT，NK}。Ns个独立信道中的每一者对应于一维度。如果利用 由多个发射天线和接收天线产生的额外维度，则MIMO系统可提供经改进的性能(例如，较 高吞吐量和/或较大可靠性)。MIMO系统支持时分双工(TDD)和频分双工(FDD)系统。在TDD系统中，前向链路 发射与反向链路发射在同一频率区上，以使得互反性原理允许从反向链路信道估计前向链 路信道。此使得接入点能够在多个天线在接入点处可用时提取前向链路上的发射波束成形
增 ο

发明内容
本发明含有与协调用于增加的下行链路数据处理的多个系统相关的描述。在本发明的各方面中的一者中，提供一种用于移动通信系统中的所接收信道的增 强的下行链路处理的设备，所述设备包含缓冲器，其能够含有至少经解调的控制数据和经 解调的业务数据；解映射器引擎，其含有能够对来自所述缓冲器的至少控制数据和业务数 据独立操作的至少两个解映射器；对数似然比(LLR)缓冲器，其能够支持可由所述解映射 器引擎存取的多个存储器区段；含有多个解码器的解码器引擎，所述多个解码器中的每一 者对来自所述LLR缓冲器的选定存储器区段的数据进行操作；以及仲裁器，其提供对解映射器引擎、LLR缓冲器和解码器引擎中的至少一者的控制，其中所述多个解码器中的至少一 者适合用于对控制数据进行解码且所述多个解码器中的至少另一者适合用于对业务数据 进行解码。在本发明的另一方面中，提供一种用于移动通信系统中的所接收信道的增强的下 行链路处理的方法，所述方法包含将经解调的控制数据和经解调的业务数据输入到缓冲 器中；使用能够独立操作的至少两个解映射器来解映射来自缓冲器的控制数据和业务数 据；将经解映射的数据加载到能够支持多个存储器区段的对数似然比(LLR)缓冲器中；使 用多个解码器对LLR缓冲器中的数据进行解码，所述多个解码器中的每一者对来自LLR缓 冲器的选定存储器区段的数据进行操作；以及控制解映射、存取LLR缓冲器和解码中的至 少一者的操作，其中所述多个解码器中的至少一者适合用于对控制数据进行解码且所述多 个解码器中的至少另一者适合用于对业务数据进行解码。在本发明的另一方面中，提供一种用于移动通信系统中的所接收信道的增强的下 行链路处理的设备，所述设备包含用于存储的装置，其用于存储至少经解调的控制数据和 经解调的业务数据；多个用于独立地解映射的装置，其用于独立地解映射来自用于包含的 装置的控制数据和业务数据；用于对数似然比(LLR)存储的装置，其能够支持可由所述多 个用于独立地解映射的装置存取的多个存储器区段；多个用于解码的装置，其对来自所述 用于LLR存储的装置的选定存储器区段的数据进行操作；以及用于提供控制的装置，其用 于提供对多个用于解映射的装置、用于LLR存储的装置和多个用于解码的装置中的至少一 者的控制，其中所述多个用于解码的装置中的至少一者适合用于对控制数据进行解码且所 述多个用于解码的装置中的至少另一者适合用于对业务数据进行解码。在本发明的另一方面中，提供一种计算机程序产品，其包含计算机可读媒体，其 包含用于将经解调的控制数据和经解调的业务数据输入到缓冲器中的代码；用于使用能 够独立操作的至少两个解映射器来解映射来自缓冲器的控制数据和业务数据的代码；用于 将经解映射的数据加载到能够支持多个存储器区段的对数似然比(LLR)缓冲器中的代码； 用于使用多个解码器对LLR缓冲器中的数据进行解码的代码，所述多个解码器中的每一者 对来自LLR缓冲器的选定存储器区段的数据进行操作；以及用于控制解映射、存取LLR缓冲 器和解码中的至少一者的操作的代码，其中所述多个解码器中的至少一者适合用于对控制 数据进行解码且所述多个解码器中的至少另一者适合用于对业务数据进行解码。在本发明的另一方面中，提供一种用于移动通信系统中的所接收信道的增强的下 行链路处理的设备，所述设备包含处理器，其经配置以控制用于以下动作的操作将经解 调的控制数据和经解调的业务数据输入到缓冲器中；使用能够独立操作的至少两个解映射 器来解映射来自缓冲器的控制数据和业务数据；将经解映射的数据加载到能够支持多个存 储器区段的对数似然比(LLR)缓冲器中；使用多个解码器对LLR缓冲器中的数据进行解码， 所述多个解码器中的每一者对来自LLR缓冲器的选定存储器区段的数据进行操作；以及控 制解映射、存取LLR缓冲器和解码中的至少一者的操作，其中所述多个解码器中的至少一 者适合用于对控制数据进行解码且所述多个解码器中的至少另一者适合用于对业务数据 进行解码；以及存储器，其耦合到所述处理器用于存储数据。


在结合图式考虑时，本发明的特征、性质和优点将从下文陈述的详细描述变得更 显而易见，在所述图式中，相同参考字符始终相应地识别，且其中图1说明根据一个实施例的多址无线通信系统。图2为通信系统的框图。图3为用于布置数据的包的发射架构的框图。图4为示范性帧/超帧发射架构。图5描绘OFDM数据的逻辑布置。图6描绘具有支持处理器的示范性硬件接收器架构。图7A到图7B描绘包/子包的布置和其相应瓦片排序。图8描绘图6的示范性硬件接收器的一部分。图9描绘具有软件媒体的示范性系统。
具体实施方式
为了本文献的目的，除非另有注明
AM确认模式
AMD确认模式数据
ARQ自动重复请求
BCCH广播控制信道
BCH广播信道
C-控制_
CCCH共同控制信道
CCH控制信道
CCTrCH经译码的复合输送信道
CP循环前缀
CRC循环冗余校验
CTCH共同业务信道
DCCH专用控制信道
DCH专用信道
DL下行链路
DSCH下行链路共享信道
DTCH专用业务信道
ECI扩展信道信息
FACH前向链路接入信道
FDD频分双工
Ll第一层(物理层)
L2第二层(数据链路层)
L3第三层(网络层)
LI长度指示符
8
MBSFN 多播广播单频网络MCE MBMS 协调实体MCH 多播信道DL-SCH下行链路共享信道MSCH MBMS 控制信道PDCCH 物理下行链路控制信道PDSCH 物理下行链路共享信道本文中所描述的技术可用于各种无线通信网路，例如码分多址(CDMA)网络、时分 多址(TDMA)网络、频分多址(FDMA)网络、正交FDMA (OFDMA)网络、单载波FDMA (SC-FDMA) 网络等。通常可互换地使用术语“网络”和“系统”。CDMA网络可实施例如通用陆上无线电 接入(UTRA)、cdma2000等无线电技术。UTRA包括宽带CDMA (W-CDMA)和低码片速率(LCR)。 cdma2000涵盖IS-2000、IS-95和IS-856标准。TDMA网络可实施例如全球移动通信系统 (GSM)的无线电技术。OFDMA网络可实施例如演进型UTRA(E-UTRA)、IEEE 802. 11、IEEE 802. 16、IEEE 802. 20、Flash-C)FDM 等的无线电技术。UTRA、E_UTRA和GSM为全球移动电信 系统(UMTS)的一部分。长期演进(LTE)为使用E-UTRA的UMTS的即将到来的版本。UTRA、 E-UTRA、GSM、UMTS和LTE描述于来自名为“第三代合作伙伴计划”(3GPP)的组织的文献中。 cdma2000描述于来自名为“第三代合作伙伴计划2”(3GPP2)的组织的文献中。这些各种无 线电技术和标准在此项技术中为已知的。为了清晰起见，下文针对LTE描述技术某些方面， 且LTE术语用于下文描述的大部分中。利用单载波调制和频域均衡化的单载波频分多址(SC-FDMA)是一种技术。SC-FDMA 具有与OFDMA系统的性能类似的性能和与OFDMA系统的复杂性实质上相同的整体复杂性。 SC-FDMA信号由于其固有的单载波结构而具有较低的峰值与平均功率比(PAPR)。SC-FDMA已 受到极大关注，尤其是在较低PAH 在发射功率效率方面对移动终端非常有益的上行链路通 信中。其当前为3GPP长期演进(LTE)或演进型UTRA中的上行链路多址方案的工作设想。参看图1，说明根据一个实施例的多址无线通信系统。接入点IOO(AP)包括多个天 线群组，一个天线群组包括天线104和106，另一天线群组包括天线108和110，且额外天线 群组包括天线112和114。在图1中，针对每一天线群组仅展示两个天线，然而，较多或较 少天线可用于每一天线群组。接入终端116(AT)与天线112和114通信，其中天线112和 114经由前向链路120将信息发射到接入终端116且经由反向链路118从接入终端116接 收信息。接入终端122与天线106和108通信，其中天线106和108经由前向链路126将 信息发射到接入终端122且经由反向链路124从接入终端122接收信息。在FDD系统中， 通信链路118、120、124和126可使用不同频率用于通信。举例来说，前向链路120可使用 不同于反向链路118所使用的频率的频率。每一天线群组和/或所述天线经设计以通信的区域常常被称作接入点的扇区。在 所述实施例中，天线群组各自经设计以通信到由接入点100涵盖的区域的扇区中的接入终端。在经由前向链路120和126的通信中，接入点100的发射天线利用波束成形以便 改进不同接入终端116和122的前向链路的信噪比。而且，与接入点经由单一天线而发射 到其所有接入终端相比，接入点使用波束成形而发射到随机散布于其覆盖范围中的接入终端对相邻小区中的接入终端造成较少干扰。接入点可为用于与终端通信的固定站且还可被称作节点B或某一其它术语。还可 将接入终端称作用户装备(UE)、无线通信装置、终端、接入终端或某一其它术语。图2为MIMO系统200中的发射器系统210(还称为接入点)和接收器系统250(还 称为接入终端)的一实施例的框图。在发射器系统210处，从数据源212将若干数据流的 业务数据提供到发射(TX)数据处理器214。在一实施例中，经由相应发射天线或天线群组发射每一数据流。TX数据处理器 214基于经选择用于每一数据流的特定译码方案而格式化、解码和交错所述数据流的业务 数据以提供经译码的数据。可使用OFDM技术对每一数据流的经译码的数据与导频数据进行多路复用。导频 数据通常为以已知方式处理的已知数据模式，且可在接收器系统处用以估计信道响应。接 着基于经选择用于每一数据流的特定调制方案(例如，BPSK、QSPK、M-PSK、M-QAM等等)来 调制(即，符号映射)所述数据流的经多路复用的导频和经译码的数据，以提供调制符号。 可由处理器230所执行的指令来确定每一数据流的数据速率、译码和调制。接着将所有数据流的调制符号提供到TX MIMO处理器220，所述TX MIMO处理器 220可进一步处理调制符号(例如，对于OFDM)。TX ΜΙΜΟ处理器220接着向Nt个发射器 (TMTR) 222a到222t提供Nt个调制符号流。在某些实施例中，TX MIMO处理器220将波束 成形权重应用于数据流的符号和正从其发射符号的天线。每一发射器222接收并处理相应符号流以提供一个或一个以上模拟信号，且进一 步调节(例如，放大、滤波和上变频转换)所述模拟信号，以提供适合于经由MIMO信道发射 的经调制的信号。接着分别从Nt个天线224a到224t发射来自发射器222a到222t的Nt 个经调制的信号。在接收器系统250处，由Nk个天线252a到252r接收所发射的经调制的信号且将 来自每一天线252的所接收信号提供到相应接收器(RCVR) 254a到254r。每一接收器254 调节(例如，滤波、放大和下变频转换)相应的所接收信号、数字化经调节的信号以提供样 本，且进一步处理所述样本以提供对应的“所接收”符号流。RX数据处理器260接着接收来自Nk个接收器254的Nk个所接收符号流且基于特 定接收器处理技术来处理所述符号流以提供Nt个“经检测的”符号流。RX数据处理器260 接着解调、解交错和解码每一经检测的符号流以恢复数据流的业务数据。由RX数据处理器 260进行的处理与由发射器系统210处的TX MIMO处理器220和TX数据处理器214执行的
处理互补。处理器270周期性地确定待使用哪一预译码矩阵(在下文中论述)。处理器270 制定包含矩阵索引部分和秩值部分的反向链路消息。反向链路消息可包含关于通信链路和/或所接收数据流的各种类型的信息。反向 链路消息接着由TX数据处理器238 (其还从数据源236接收若干数据流的业务数据)处理、 由调制器280调制、由发射器254a到254r调节，且被发射回到发射器系统210。在发射器系统210处，来自接收器系统250的经调制信号由天线224接收，由接收 器222调节，由解调器240解调，且由RX数据处理器242处理，以提取由接收器系统250发 射的反向链路消息。处理器230接着确定将使用哪一预译码矩阵以确定波束成形权重，接着处理所提取的消息。图3描绘示范性发射架构300。如图3中所提出，可将信息的包分裂为若干子包 {0,1,2, ... t-Ι}，其中每一子包接收一 CRC校验和302，接着经受若干标准处理，例如编码 304、交错306、序列重复308和加扰310。接着，可根据OFDM方案且根据帧和超帧的时间架 构(例如图4中所展示的架构)将所得经处理的子包组合为较大架构(下文进一步描述)， 接着进行调制312和发射。图4描绘适合用于OFDM的帧布置，其展示前向链路和反向链路的包/子包定序。 图4的上部处的定序展示附加到前向链路超帧前同步码401的一系列子包402、404和406。 对于帧/超帧架构中的数据的各种块，可将OFDM信号和数据组织为子块(为了本发明的 目的将其称作“瓦片(tile)”)。子包中的每一者将具有与图5中所展示的瓦片结构类似 的OFDM对载频调瓦片结构，其中一个或一个以上瓦片与扇区和/或网络中的不同用户相关 联。含有业务数据的子包将被嵌入控制数据，所述控制数据用以确定所述业务数据位于子 包中何处以及所述子包中存在多少业务数据，和其它相关信息。因为业务数据可置于瓦片 中的不同位置处，所以有必要在试图处理业务数据之前首先处理控制数据。下文论述鉴于 此要求的改进吞吐量的示范性方法。图5展示分解为128个瓦片的OFDM信号的实例，其中每一瓦片由8个OFDM符号 上的16个单独音调(或子信道)形成，以使得每一瓦片可由多达128个符号组成。图5的 格式展示OFDM物理层，其提供可根据块跳跃模式使用的3-D时间-频率-空间栅格，其中 这些瓦片中的一些瓦片可经指派到AT。如图5中所展示，各种瓦片中的每一者可具有数据符号(由经编索引的A、B、C指 定)和导频符号(由X指定)两者，其中数据符号用以载运信息且导频符号用以执行多种 任务，所述任务中的一些任务可在下文加以进一步解释，注意，来自AP Tx天线的正交导频 序列可允许每层的信道和干扰估计。此外，非导频符号可由来自若干子包的数据占用，其中来自子包的一子集的符号 跨越一个或一个以上瓦片以循环的方式“着色”在非导频音调上。依据瓦片到数据的所要指派，可有效地布置有效负载数据。举例来说，在图5中， 瓦片127经展示为已被指派以保持信息的三个子包{A，B, C}，其中子包{A}含有数据符号 {A。，A1, A2, A3, . . . }，子包{B}含有数据符号{B。，BijB2jB3,...!,且子包{C}含有数据符号 {CyCpC^Q，...}。注意，各种符号以可被称作“着色”的过程/格式而散置在一起。着色 模式允许不同子包的解调和解码操作的管线化。图6描绘具有支持的处理器的示范性硬件接收器架构。如图6中所展示，将两个 天线ANT-0601和ANT-1602展示为导向模拟前端610，所述模拟前端610可对所接收信号执 行例如缓冲、滤波、混频和模/数转换等各种处理以将两个数字化数据流提供到接收器硬 件620架构的数字前端622。注意，每一天线601、602可接收来自多个AT的多个信号，其中 每一 AT具有一个或一个以上天线且能够发射多个数据信道。因此，模拟前端610和接收器 硬件620可经设计以提供任何和所有所述所接收信道。一旦经接收、处理并数字化，便可在数字前端622中根据若干所要处理(例如DC 偏移校正、数字滤波、I/Q校正、频率校正、数字增益控制等)来处理经数字化的数据。数字 前端622可接着将经数字处理的数据作为两个或两个以上数据流提供到FFT样本服务器/引擎624。FFT样本服务器624可经设计以缓冲从数字前端622接收的数据，接着对至少两 个单独流执行并发的FFT操作，注意，可以FFT大小可为独立的且还可独立地处置后FFT处 理的程度而彼此独立地处理每一流，以使得可独立地处置时间偏移和滤波失真。举例来说， 如果接收到两个并发的数据流，其中以1微秒的偏移接收到第一流且以5微秒的偏移接收 到第二流，则可提供后FFT处理，以使得正确地考虑/校正每一偏移。应注意，与接收器硬 件620中的其余各种模块一样，可在此处指定为型号QDSP6640的处理器的控制下动态地配 置FFT样本服务器624，所述处理器可为执行软件/固件的任何形式的顺序指令处理机，其 具有板上或板外存储器(未图示)。因此，可根据设计偏好而使用不同于QDSP6 640的其它 处理器。耦合到处理器640的是用于存储数据/指令等的任选存储器645。在一些处理器 中，存储器645可包含在处理器上，而非在处理器外。继续，经后FFT校正的数据可接着存储于FFT符号缓冲器625中，所述数据可接着 被提供到解调引擎626，所述解调引擎626可执行任何数目的解调操作(例如，MMSE或MRC 操作)以产生经双重解调的输出(彼此独立)，其中以与图5的瓦片一致的方式逻辑地布置 每一输出。注意，每一瓦片的每一项可包括三个分量，包括实数部分(I)、复数部分(Q)和相 关SNR。经解调的数据可接着存储于瓦片缓冲器627中，且可以下文较充分论述的方式由解 映射引擎628和解码引擎630进一步处理。可将示范性解映射引擎628划分为四个功能组件，包括对数似然比(LLR)引擎 628a、子包化引擎628b、解扰器628c和解交错器628d。此外，与先前模块一样，解映射引擎 628可同时处置多个信道。LLR引擎628a可负责产生对数似然比，其可传达解码器所需/可使用的软信息。 在本发明的实施例中，可针对MIMO布置中的两个层而独立地产生LLR。输入可包括经解调 的I、Q、SNR数据(每层针对每一音调和调制次序)。输出可包括正交相移键控(QPSK)中 的2位数据、相移键控(8PSK)中的3位数据、正交调幅(16 QAM)中的4位数据和/或6位 数据(64 QAM)以及其它可用或适用方案的对数似然比(LLR)。子包化引擎628b可负责将基于瓦片的OFDM数据转换为经组织为子包的数据。解 扰器628c可负责对子包的数据进行解扰，且解交错器628d可负责以数据碰撞的最小可能 性将数据分类到解码器630的LLR缓冲器630a。LLR数据可接着经由端口发射到图6中所 展示的解码器630。应注意，以有效的方式将所需的所有数据经由端口发射到图6的解码器 630的问题并非无足轻重。此问题可由图7A最佳地说明，图7A —般描绘如首先在图4中所论述的前向链路 发射中的包。此处，用户A、B、C和D的数据经分离为其子包，所述子包具有附加有控制数 据715的业务数据710。接收器通过使用图6中所展示的方法处理包/子包，以产生用于存 储于瓦片缓冲器740中的瓦片的序列，如图7B中所展示。在图7B的实例中，布置用户A的 瓦片，其中第一个瓦片720为用户A的控制数据且接下来的瓦片730为用户A的业务数据。 类似地，用户B、C和D的瓦片将经布置以含有前导控制数据瓦片，后面是业务数据瓦片(未 图示)。然而，可使用维特比(Viterbi)解码器对控制数据进行有效地解码且可使用涡轮解 码器对业务数据进行有效地解码。因此，可通过使单独的维特比解码器主要用于控制数据 并使涡轮解码器主要用于业务数据而获得吞吐量的增加，所述解码器可对瓦片的相应部分
13个别地操作以得到增加的效率。虽然可将本文中所描述的解码器描述为维特比或涡轮解码 器，但应理解，可根据设计偏好而使用其它类型的解码器，例如，低密度奇偶校验(LDPC)解 码器等。如果利用两个维特比解码器和两个涡轮解码器，则问题将是设计存储器架构以满 足以下特性中的一者或一者以上(1)使2个解映射引擎、2个涡轮解码器、2个维特比解码 器和一个DSP处理器能够在所述存储器架构上并行地工作。(2)存储器架构应在其它引擎 正工作时为DSP提供对整个存储器的透明存取。(3)每一解映射引擎应能够以最小碰撞在 每时钟周期并行地写入高达6个LLR和读取高达6个LLR。根据PBRI方法对LLR地址进行 解交错。DCH/ECI包需要高达6个并发的LLR存取。控制包可具有高达2个并发的LLR存 取。(4)对于2个涡轮解码器中的每一者，2个MAP引擎中的每一者应能够在速率1/5模式 中以最小碰撞在每时钟周期获取(U，V0，VO' ,VLVl')的2个集合。每一 MAP引擎应能 够在速率1/3模式中在每时钟周期获取(U，V0，VO')的2个集合。(5)2个维特比解码器 中的每一者应能够以最小碰撞在每时钟周期获取(U，V0，V1)的2个集合。(6)针对8个交 错(interlace)中的每一者的速率1/3和1/5包应能够共存于存储器架构中。(7)存储器 架构应提供在碰撞的情况下对并行存取区分优先次序的机制。(8)存储器架构应提供防止 主控器对属于其它主控器的区段进行未授权存取的机制。虽然以上特性一般涵盖了使用独立或并行操作的多个引擎的下行链路处理的当 前考虑事项，但应理解，在一些例子中，可根据实施方案设计而折衷或扩展各种一个或一个 以上上述特性。举例来说，在一些实施例中，可利用少于或多于6个并发读取/写入(例如， 操作)。而且，可在需要时实施数据的预获取和管线化以增加吞吐量。因此，对上文所提供 的“特性”的变化和修改将理解为处于所属领域的技术人员的范围内且因此可在不脱离本 发明的精神的情况下进行。如下文将展示，本方法的特征包括(1)其满足以上所提及的特性。(2)同类架构 使得能够将6个主控器接口指派到解映射器、涡轮解码器和维特比解码器的任何组合。所 述方法涉及不同主控器的高层级仲裁、适当库化(proper banking)、低层级仲裁和多路复用。参看图8的LLR缓冲器810，将整个存储器在逻辑上分割为8个存储器区段以服 务6个主控器(包括左侧的两个解映射引擎802、804和右侧的四个解码器820、822、830、 832)。LLR缓冲器810可为多区段的高度并行的仲裁存储器，其可处置针对其存储器的不同 部分的请求。在操作中，每一主控器可经由第一仲裁层(在本发明中称作“高层级仲裁”部分) 而获得对8个区段中的一者的控制。一旦主控器具有对区段的控制，所述主控器便可驱动到那个区段的并行的高达6 个写入通道和6个读取通道。所述主控器可能正执行解映射、涡轮解码或维特比解码操作。当解映射引擎802、804根据各种PBRI方法存取LLR时，每一区段在内部经分解为 若干存储库(memory bank)(例如，ClU C12、C21、C22、DlU D12、D21、D22)以支持 0 碰撞 LLR存取。注意，在主控器中的一者或一者以上使用不同于PBRI的模式而存取存储器的某 部分的情况下，在内部仲裁6个写入通道和6个读取通道。为了在6个通道正并行工作时达到0碰撞，存储库化是基于PBRI算法的特定特性。存储器结构还可提供相同循环等待信号以简化主控器中的每一者的接口设计。高层级 仲裁可防止各种主控器获得对当前在另一主控器的控制下的存储器区段的存取。注意，高 层级仲裁在可强制主控器存取存储器区段的次序的锁步模式中可为可编程的。可由DDE任 务列表806、808控制仲裁。为了避免不必要的读取_修改_写入操作，可向每一主控器的每一写入通道提供 每LLR写入控制信号。此特征显著简化了设计。应了解，对于例如UMB的各种电信标准，在同一发射内将不接收到给定子包的所 有LLR。因此，在可将子包传递到解码器之前，应将针对此子包尚未接收到的所有LLR值清 除为零。清除尚未接收到的那些LLR的传统方式为不断逐一地将LLR置零。此方法为耗时 的且增加硬件的复杂性。相比而言，本发明提供一种减少HW循环的数目的清除所有LLR值的快速方法。此 方法依赖于上文所描述的LLR缓冲器810的结构(借此实现解映射器引擎802、804中的一 者的6个并行写入)且依赖于整体的基于任务(806、808)的结构数据输送。S卩，通过在解映射器802、804中的一者或两者中安装专用的“清除LLR装置” 803、 805，清除LLR装置803、805可利用到LLR缓冲器810的所有6个可用通道以在最少时间内 将LLR位置置零。LLR缓冲器810的此结构使得能够一次清除一个以上子包的LLR，此又可 进一步缩短处理时间线。在操作中，应了解，清除LLR装置803、805可在其相应解映射器802、804未正存取 LLR缓冲器810中的特定存储器的时间处对所述存储器进行操作。如应从本发明显而易见的，通过将瓦片缓冲器627中的各种瓦片分配到不同解映 射器802、804而使得下行链路吞吐量的增加为可能的。在多个解映射器802、804对不同瓦 片操作的情况下，来自多个解映射器802、804的结果可经存储/写入以选择示范性LLR缓 冲器810的存储器区域，且通过适当地仲裁和选择LLR缓冲器810的存储器区域而由多个 解码器820、822、830、832进一步处理。通过使控制数据与业务数据“解耦”，多个解映射器 802、804和解码器820、822、830、832可在需要时以类似并行的方式而被有效地利用。在相 应地处理下行链路信息且利用多个处理流的情况下，可实现下行链路操作的显著增加。图9描绘用于指令以上所描述的硬件来执行所描述的过程的一个可能配置，其用 作经译码到媒体上的一个实例软件指令。图9展示接入点100上的天线105，天线105经由 无线下行链路120、126和无线上行链路118、124而对接入终端116、122进行发射并接收。 可使用通信链路915中的任一者将含有用于以上所描述的过程的指令的软件910部分或整 体地上载或并入到接入点100、接入终端116、122、计算机920和/或网络930 (其经由通信 信道925连接到接入点100)以到达接入终端116、122。软件指令还可经译码到驻留于接入 终端116、122上的存储器中，如(可能地)RAM、ROM、可编程存储器或用于对由处理器使用 的指令进行编码的任何可用机构中。本文中所描述的各种方法和系统可适用于LTE、UMB和要求对下行链路信号进行 解映射和解码的其它协议ALI-是否可使用其它特定协议？我需要这些协议中的此所归 属的具体章节，以便我可对其进行参考-QC审议请求。应理解，所揭示的过程中的步骤的特定次序或分级为示范性方法的实例。基于设计偏好，应理解，可重新布置过程中的步骤的特定次序或分级，同时仍在本发明的范围内。 随附方法权利要求以样本次序来呈现各种步骤的要素，且无意限于所呈现的特定次序或分 级。所属领域的技术人员应理解，可使用多种不同技术和技艺中的任一者来表示信息 和信号。举例来说，可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子，或其任何组 合来表示可在整个以上描述中所参考的数据、指令、命令、信息、信号、位、符号和码片。所属领域的技术人员应进一步了解，结合本文中所揭示的实施例而描述的各种说 明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清楚 地说明硬件与软件的此可互换性，上文已大体上在其功能性方面描述了各种说明性组件、 块、模块、电路和步骤。所述功能性是实施为硬件还是软件取决于特定应用和强加于整个系 统的设计约束。所属领域的技术人员可针对每一特定应用以不同方式实施所描述的功能 性，但所述实施决策不应解释为会导致脱离本发明的范围。可使用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门 阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其经设计以 执行本文中所描述的功能的任何组合来实施或执行结合本文中所揭示的实施例而描述的 各种说明性逻辑块、模块和电路。通用处理器可为微处理器，但在替代方案中，处理器可为 任何常规的处理器、控制器、微控制器或状态机。还可将处理器实施为计算装置的组合，例 如，DSP与微处理器的组合、多个微处理器的组合、结合DSP核心的一个或一个以上微处理 器，或任何其它此类配置。结合本文中所揭示的实施例而描述的方法或算法的步骤可直接以硬件、以由处理 器执行的软件模块，或以所述两者的组合来体现。软件模块可驻留于RAM存储器、快闪存储 器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可装卸盘、⑶-ROM或此项技术 中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，以使得处理器可从 存储媒体读取信息且将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体 式。处理器和存储媒体可驻留于ASIC中。ASIC可驻留于接入终端中。在替代方案中，处理 器和存储媒体可作为离散组件而驻留于接入终端中。提供所揭示实施例的先前描述以使得所属领域的任何技术人员能够制作或使用 本发明。所属领域的技术人员将容易明白对这些实施例的各种修改，且本文中所定义的一 般原理可在不脱离本发明的精神或范围的情况下应用于其它实施例。因此，本发明无意限 于本文中所展示的实施例，而是将赋予本发明与本文中所揭示的原理和新颖特征一致的最 广范围。
权利要求
一种用于移动通信系统中的所接收信道的增强的下行链路处理的设备，所述设备包含缓冲器，其能够含有至少经解调的控制数据和经解调的业务数据；解映射器引擎，其含有能够对来自所述缓冲器的所述至少控制数据和业务数据进行独立操作的至少两个解映射器；对数似然比(LLR)缓冲器，其能够支持可由所述解映射器引擎存取的多个存储器区段；解码器引擎，其含有多个解码器，所述多个解码器中的每一者对来自所述LLR缓冲器的选定存储器区段的数据进行操作；以及仲裁器，其提供对所述解映射器引擎、LLR缓冲器和解码器引擎中的至少一者的控制，其中所述多个解码器中的至少一者适合用于对控制数据进行解码且所述多个解码器中的至少另一者适合用于对业务数据进行解码。
2.根据权利要求1所述的设备，其中所述经解调的控制数据和业务数据作为经OFDM格 式化的瓦片而存储于所述缓冲器中。
3.根据权利要求1所述的设备，其中所述解映射器引擎含有LLR引擎、解扰器引擎和解 交错器引擎中的至少一者。
4.根据权利要求1所述的设备，其中所述多个解码器中的至少一者具有不同于所述多 个解码器中的至少另一者的类型。
5.根据权利要求4所述的设备，其中所述多个解码器中的所述至少一者为维特比解码
6.根据权利要求1所述的设备，其中所述LLR缓冲器中的所述存储器区段被指定为控 制区段和业务区段。
7.根据权利要求1所述的设备，其中所述仲裁器含有任务列表，所述任务列表用于指 定所述解映射器引擎、LLR缓冲器和解码器引擎中的至少一者的控制任务。
8.根据权利要求1所述的设备，其中所述仲裁器提供对处于主从式配置中的所述解映 射器引擎、LLR缓冲器和解码器引擎中的所述至少一者的元件的控制。
9.根据权利要求8所述的设备，其中主控器可控制对所述LLR缓冲器的存储器的区段 的存取。
10.根据权利要求8所述的设备，其中可存在高达六个不同的主控器。
11.根据权利要求8所述的设备，其中主控器可控制解映射、涡轮解码和维特比解码操 作中的至少一者。
12.根据权利要求1所述的设备，其中所述存储器区段可经并行地写入和读取。
13.根据权利要求1所述的设备，其中所述至少两个解映射器中的一者含有清除LLR装 置，所述清除LLR装置可使用并行地操作的多个存储器可存取通道来清除所述LLR缓冲器 中的经指定的存储器。
14.根据权利要求1所述的设备，其中所述至少两个解映射器中的一者对经正交相移 键控的数据进行操作，且所述至少两个解映射器中的另一者对经正交调幅的数据进行操 作。
15.一种用于移动通信系统中的所接收信道的增强的下行链路处理的方法，所述方法包含将经解调的控制数据和经解调的业务数据输入到缓冲器中；使用能够独立操作的至少两个解映射器来解映射来自所述缓冲器的所述控制数据和 业务数据；将经解映射的数据加载到对数似然比(LLR)缓冲器中，所述LLR缓冲器能够支持多个 存储器区段；使用多个解码器对所述LLR缓冲器中的数据进行解码，所述多个解码器中的每一者对 来自所述LLR缓冲器的选定存储器区段的数据进行操作；以及控制所述解映射、支持所述多个存储器区段和解码中的至少一者的操作，其中所述多个解码器中的至少一者适合用于对控制数据进行解码且所述多个解码器 中的至少另一者适合用于对业务数据进行解码。
16.根据权利要求15所述的方法，其中将所述经解调的控制数据和业务数据作为经 OFDM格式化的瓦片而存储于所述缓冲器中。
17.根据权利要求15所述的方法，其中所述多个解码器中的至少一者具有不同于所述 多个解码器中的至少另一者的类型。
18.根据权利要求15所述的方法，其中将所述LLR缓冲器中的所述存储器区段加载为 控制区段和业务区段。
19.根据权利要求15所述的方法，其中所述控制是基于在任务列表中呈现的任务。
20.根据权利要求15所述的方法，其中根据主从式配置来仲裁所述控制。
21.根据权利要求20所述的方法，其中主控器控制对所述LLR缓冲器的存储器的区段 的存取。
22.根据权利要求20所述的方法，其中高达六个不同的主控器可处于控制中。
23.根据权利要求20所述的方法，其中主控器可控制所述解映射和解码中的至少一者ο
24.根据权利要求15所述的方法，其中并行地执行所述加载。
25.根据权利要求15所述的方法，其中所述加载包括清除LLR操作，所述清除LLR操作 使用并行地操作的多个存储器可存取通道来清除所述LLR缓冲器中的经指定的存储器。
26.根据权利要求15所述的方法，其中所述至少两个解映射器中的一者对经正交相移 键控的数据进行操作且所述至少两个解映射器中的另一者对经正交调幅的数据进行操作。
27.一种用于移动通信系统中的所接收信道的增强的下行链路处理的设备，所述设备 包含用于存储的装置，其用于存储至少经解调的控制数据和经解调的业务数据；多个用于独立地解映射的装置，其用于独立地解映射来自用于包含的装置的控制数据 和业务数据；用于对数似然比(LLR)存储的装置，其能够支持可由所述多个用于独立地解映射的装 置存取的多个存储器区段；多个用于解码的装置，其对来自所述用于LLR存储的装置的选定存储器区段的数据进 行操作；以及用于提供控制的装置，其用于提供对所述多个用于解映射的装置、用于LLR存储的装置和多个用于解码的装置中的至少一者的控制，其中所述多个用于解码的装置中的至少一者适合用于对控制数据进行解码，且所述多 个用于解码的装置中的至少另一者适合用于对业务数据进行解码。
28.根据权利要求27所述的设备，其中所述经解调的控制数据和业务数据作为经OFDM 格式化的瓦片而存储于所述用于存储的装置中。
29.根据权利要求27所述的设备，其中所述用于提供控制的装置含有任务列表，所述 任务列表用于指定所述多个用于解映射的装置、用于LLR存储的装置和多个用于解码的装 置中的至少一者的控制任务。
30.根据权利要求27所述的设备，其中所述多个用于解映射的装置中的一者含有用于 使用并行地操作的多个存储器可存取通道来清除所述用于LLR存储的装置中的经指定的 存储器的装置。
31.一种计算机程序产品，其包含 计算机可读媒体，其包含用于将经解调的控制数据和经解调的业务数据输入到缓冲器中的代码； 用于使用能够独立操作的至少两个解映射器来解映射来自所述缓冲器的所述控制数 据和业务数据的代码；用于将经解映射的数据加载到能够支持多个存储器区段的对数似然比(LLR)缓冲器 中的代码；用于使用多个解码器对所述LLR缓冲器中的数据进行解码的代码，所述多个解码器中 的每一者对来自所述LLR缓冲器的选定存储器区段的数据进行操作；以及用于控制所述解映射、存取所述LLR缓冲器和解码中的至少一者的操作的代码， 其中所述多个解码器中的至少一者适合用于对控制数据进行解码且所述多个解码器 中的至少另一者适合用于对业务数据进行解码。
32.根据权利要求31所述的计算机程序产品，其中所述经解调的控制数据和业务数据 作为经OFDM格式化的瓦片而输入到所述缓冲器中。
33.根据权利要求31所述的计算机程序产品，其中所述多个解码器中的至少一者具有 不同于所述多个解码器中的至少另一者的类型。
34.根据权利要求31所述的计算机程序产品，其中所述LLR缓冲器中的所述存储器区 段经加载为控制区段和业务区段。
35.根据权利要求31所述的计算机程序产品，其中所述控制是基于在任务列表中呈现 的任务。
36.根据权利要求31所述的计算机程序产品，其中所述控制是根据主从式配置而经仲裁。
37.根据权利要求36所述的计算机程序产品，其中主控器控制对所述LLR缓冲器的存 储器的区段的存取。
38.根据权利要求36所述的计算机程序产品，其中高达六个不同的主控器可处于控制中。
39.根据权利要求36所述的计算机程序产品，其中主控器可控制所述解映射和解码中 的至少一者
40.根据权利要求31所述的计算机程序产品，其中所述加载是并行地执行的。
41.根据权利要求31所述的计算机程序产品，其中所述加载包括清除LLR操作，所述清 除LLR操作使用并行地操作的多个存储器可存取通道来清除所述LLR缓冲器中的经指定的 存储器。
42.根据权利要求31所述的计算机程序产品，其中所述至少两个解映射器中的一者对 经正交相移键控的数据进行操作且所述至少两个解映射器中的另一者对经正交调幅的数 据进行操作。
43.一种用于移动通信系统中的所接收信道的增强的下行链路处理的设备，所述设备 包含 处理器，其经配置以控制用于以下动作的操作将经解调的控制数据和经解调的业务数据输入到缓冲器中；使用能够独立操作的至少两个解映射器来解映射来自所述缓冲器的所述控制数据和 业务数据；将经解映射的数据加载到能够支持多个存储器区段的对数似然比(LLR)缓冲器中；使用多个解码器对所述LLR缓冲器中的数据进行解码，所述多个解码器中的每一者对 来自所述LLR缓冲器的选定存储器区段的数据进行操作；以及控制所述解映射、存取所述LLR缓冲器和解码中的至少一者的操作，其中所述多个解码器中的至少一者适合用于对控制数据进行解码且所述多个解码器 中的至少另一者适合用于对业务数据进行解码；以及存储器，其耦合到所述处理器以用于存储数据。
44.根据权利要求43所述的设备，其中所述经解调的控制数据和业务数据作为经OFDM 格式化的瓦片而存储于所述缓冲器中。
45.根据权利要求43所述的设备，其中所述控制是基于在任务列表中呈现的任务。
46.根据权利要求43所述的设备，其中所述控制是根据主从式配置而经仲裁。
47.根据权利要求43所述的设备，其中所述加载包括清除LLR操作，所述清除LLR操作 使用并行地操作的多个存储器可存取通道来清除所述LLR缓冲器中的经指定的存储器。
全文摘要
本发明描述一种用于移动通信系统中的所接收信道的增强的下行链路处理的设备和方法，其含有缓冲器，其用于控制数据和业务数据；解映射器引擎，其具有用于解映射所述控制和业务数据的至少两个独立操作的解映射器；对数似然比(LLR)缓冲器，其用于支持可由所述解映射器引擎存取的存储器区段；解码器引擎，其含有若干解码器，所述解码器中的每一者对来自所述LLR缓冲器的选定存储器区段的数据进行操作；以及仲裁器，其提供对所述解映射器引擎、LLR缓冲器和解码器引擎中的至少一者的控制。所述解码器中的至少一者适合用于对控制数据进行解码且所述解码器中的另一者适合用于对业务数据进行解码。通过如此分割解码，可获得下行链路吞吐量的增加。
文档编号H04L1/00GK101981848SQ200980110892
公开日2011年2月23日 申请日期2009年3月28日 优先权日2008年3月28日
发明者拉古·N·沙拉, 海曼什·桑帕什, 阿里·罗斯坦皮舍 申请人:高通股份有限公司