专利名称：用于发送的设备和方法、用于接收的设备和方法以及程序的制作方法
技术领域：
本发明涉及一种用于发送的设备和方法、用于接收的设备和方法以及程序，尤其 涉及一种使得能够针对具有不同码长度的多段数据获得接近使用CRC的系统中的极限值 的未检出差错概率特性的用于发送的设备和方法、用于接收的设备和方法以及程序。
背景技术：
当从信息记录设备向信息再现设备发送数据时，或者当从发送设备向接收设备发 送数据时，传输线路等上的数据中可能出现差错。存在CRC(循环冗余校验)作为用于检测 数据中是否出现差错的方法。为了执行CRC，需要预先在发送侧设备中对要发送的数据执行 CRC编码。
图1是示出发送接收系统的配置的示例的框图。图1的发送接收系统通过将发送设备1和接收设备3经由传输线路2彼此连接而 形成。发送设备1由CRC编码器11、差错校正编码器12和传输线路编码器13构成。接收 设备3由码检测器21、传输线路解码器22、差错校正解码器23和CRC检测器24构成。将作 为发送对象的发送数据作为用作CRC编码处理的对象的信息字输入到发送设备1中的CRC 编码器11。作为CRC编码处理的对象的信息字以取值1和0的位串的形式输入到CRC编码器 11。因此，下文中，还适当地将作为CRC编码处理的对象的信息字称为信息位序列。另外， 下文中将表示为取值1和0的位串的码字(CRC码)称为码位序列，通过对信息位序列执行 CRC编码处理而获得该码字。CRC编码器11通过对输入的信息字添加CRC奇偶来执行CRC编码处理。CRC编码 器11将通过执行CRC编码处理而获得的CRC码输出到差错校正编码器12。差错校正编码器12对从CRC编码器11提供的CRC码执行诸如Reed-Solomon编 码处理等的差错校正编码处理，并将由差错校正编码处理获得的数据输出到传输线路编码 器13。传输线路编码器13根据传输线路2对从差错校正编码器12提供的数据执行编码 处理(调制处理等)，并经由传输线路2将产生的数据发送到接收设备3。经由传输线路2 将表示从传输线路编码器13发送的数据的信号输入到接收设备3中的码检测器21。码检测器21基于输入信号检测数据，并将检测到的数据输出到传输线路解码器 22。传输线路解码器22根据传输线路2对从码检测器21提供的数据执行解码处理 (解调处理等)，并将获得的数据输出到差错校正解码器23。差错校正解码器23对从传输线路解码器22提供的数据执行差错校正处理，并将 由差错校正处理获得的数据作为接收数据输出。将从差错校正解码器23输出的接收数据 作为由取值1和0的位串构成的接收位序列提供到下一级中的设备，并且提供到CRC检测 器24。
CRC检测器24对从差错校正解码器23提供的接收位序列执行CRC处理，以确定是 否正确地执行了差错校正，也就是说，在接收位序列中是否存在差错。CRC检测器24将指示 确定结果的一致信号输出到下一级中的设备。当存在于接收设备3的下一级中的设备是记录设备，并且记录设备设置有用于将 接收数据记录在记录介质上的驱动器时，在驱动器的控制器中使用从CRC检测器24输出的 一致信号以提高可靠性，或者例如用来确定是否向发送设备1发出了数据重新发送请求。 作为CRC码的其它使用，CRC码被用作码检测器21中的后处理器的一部分，并且被用于包 通信中的头信息和传输包。下面描述使用CRC码的差错检测的原理。当向k位的信息字添加r位的奇偶以形成具有n(n = k+r)位的码长度的码字时， 用下面的等式(1)表示值Μ(Χ) 值M(X) 通过将信息字表示为多项式的(k-Ι)阶信 息多项式M(X)乘以f而获得，其中，R(X)和Q(X)分别为将值M(X) 除以r阶生成多项 式G(X)时获得的(r-Ι)阶余数多项式和商多项式。另外，当将通过CRC编码处理获得的码 字设置为(n-1)阶码多项式W(x)时，用下面的等式(2)表示码多项式W(x)。[等式1]M(X) · xr = Q(X) · G (χ)+R(χ) ... (1)[等式2]W(x) = M(X) · Xr-R(X)... (2)根据等式⑴和(2)，用下面的等式(3)表示码多项式W(x)。码多项式W(x)可以 被生成多项式G(X)除尽。[等式3]W(x) = Q(X) · G(X)... (3)根据上面的描述，当将从差错校正解码器23提供到CRC检测器24的接收数据设 置为接收多项式Y(X)时，接收由码多项式W(X)表示的码字的接收设备3中的CRC检测器 24校验接收多项式Y(X)是否可被生成多项式G(X)除尽，该码字从图1中的发送设备1发送。当校验结果显示接收多项式Y(X)可被生成多项式G(X)除尽时，接收多项式Y(X) 与码多项式W(X) —致，因此CRC检测器24确定没有出现差错。另一方面，当接收多项式 Y (x)不能被生成多项式G(x)除尽时，接收多项式Y(X)与码多项式W(X)不一致，因此CRC 检测器24确定在传输线路2上出现了差错。因为CRC码是循环码，因此当确定了生成多项式G(X)时，可以使用移位寄存器和 异或运算电路在设备中容易地实现CRC码。作为生成多项式G(X)，广泛地已知作为16位 CRC 的 CRC-CCITT (G(x) = χ16+χ12+χ5+1)和 CRC-ANSI (G (χ) = χ16+χ15+χ2+1)。下面将对生成多项式G(x) = x3+x+l (r = 3)时发送设备1中的CRC编码器11和 接收设备3中的CRC检测器24的配置进行描述。图2是示出CRC编码器11的配置的示例的图。如图2所示，CRC编码器11由CRC奇偶生成器31、选择器32、选择器33和位数计 数器34构成。具有这种配置的CRC编码器11根据由信息多项式M(X)表示的信息位序列 生成由码多项式W(X)表示的码位序列。
CRC奇偶生成器31生成要添加到k位的信息位序列的r位的CRC奇偶，并将生成 的CRC奇偶输出到选择器32。稍后参照图3描述CRC奇偶生成器31的配置。选择器32根据从图中未示出的控制电路输出的选择信号SO选择从CRC奇偶生成 器31输入到输入端子00、01和10的输出R00。ut、R01。ut和R02。ut之一，并且依次将输出输出 到选择器33的“1”输入端子。在将k位的信息位序列输入到选择器33的“0”输入端子时，选择器33根据从位 数计数器34输出的选择信号Sl选择信息位序列，并按原样输出信息位序列。另外，在信息 位序列的输入结束的定时，选择器33选择并输出CRC奇偶作为选择器32的输出，将该输出 输入到“1”输入端子。因此，从选择器33输出码长度为η = k+r的码位序列，该码位序列由k位的信息 位序列和基于k位的信息位序列生成的r位的CRC奇偶构成。图3是示出图2中的CRC奇偶生成器31的配置的示例的电路图。如上所述，生成 多项式G (χ)是x3+x+l。如图3所示，CRC奇偶生成器31通过循环地连接移位寄存器R00、作为第一异或运 算电路的EXORl、移位寄存器ROl、移位寄存器R02和作为第二异或运算电路的EX0R2而形 成。将EX0R2的输出输入到移位寄存器R00，并且输入到EXORl。每次(例如在由用于操作移位寄存器的时钟信号定义的每个定时)将由信息多项 式M(X)表示的信息位序列以从高阶项的位开始的顺序逐位输入到EX0R2。预先将信息多 项式M(X)乘以f的形式的信息位序列M(X) · f输入到CRC奇偶生成器31。移位寄存器 ROO、ROl和R02的初始值为零。当信息位序列的零阶项的位到CRC奇偶生成器31的输入结束时，从图中未示出的 控制电路输出的使能信号EO失效(未激活状态)，并且保持移位寄存器R00、R01和R02的 值。信息位序列的零阶项的位到CRC奇偶生成器31的输入结束时的时间点处的移位寄存 器R00、R01和R02的值是余数多项式R(X)的各个阶的系数。也就是说，将余数多项式R(X) 表示为 R(x) = (R02 的值)Xx2+(R01 的值)Xx+(R00 的值)。分别将移位寄存器R00、R01和R02的值分别作为输出R00。ut、R01。ut和R02。ut输出 到选择器32。将输出R00。ut输入到选择器32的输入端子00。将输出R01。ut输入到选择器 32的输入端子01。将输出R02。ut输入到选择器32的输入端子00。图4是示出接收设备3中的CRC检测器24的配置的示例的图。如图4所示，CRC检测器24由CRC奇偶校验器41和比较器42构成。具有这种配 置的CRC检测器24校验在由接收多项式Y(X)表示的接收位序列中是否存在差错，该接收 位序列是从差错校正解码器23提供的。CRC奇偶校验器41将接收多项式Y(X)除以生成多项式G(X)，并将表示余数多项 式R(x)的系数的输出R10。ut、Rll。ut和R12。ut输出到比较器42。比较器42基于来自CRC奇偶校验器41的输出R10。ut、Rllout和R12。ut确定将接收 多项式Y(X)除以生成多项式G(x)的结果是否有余数。当比较器42由于输出R10。ut、R1 Iout和R12。ut的值都是零而确定将接收多项式Y (χ) 除以生成多项式G(x)的结果没有余数并且接收多项式Y(X)可被生成多项式G(X)除尽时， 因为接收多项式Y(x)与码多项式W(X) —致，因此比较器42确定数据中没有出现差错，并
6且输出指示接收多项式Y(X)与码多项式W(X) —致的一致信号。另外，当比较器42确定将 接收多项式Y(X)除以生成多项式G(X)的结果有余数，并且接收多项式Y(X)不能被生成多 项式G(X)除尽时，因为接收多项式Y(X)与码多项式W(X)不一致，因此比较器42确定在数 据中有差错，并且输出指示接收多项式Y(X)与码多项式W(X)不一致的一致信号。图5是示出图4中的CRC奇偶校验器41的配置的示例的电路图。CRC奇偶校验器41的配置对应于图3所示的CRC奇偶生成器31的配置。如图5所 示，CRC奇偶校验器41通过循环地连接作为第一异或运算电路的EX0R11、移位寄存器R10、 作为第二异或运算电路的EX0R12、移位寄存器Rll和移位寄存器R12而形成。将移位寄存 器R12的输出作为输出R12。ut输入到比较器42，并且输入到EXORll和EX0R12。每次将由接收多项式Y(X)表示的接收位序列以从高阶项的位开始的顺序逐位输 入到EXORll位。移位寄存器R10、R11和R12的初始值为零。接收位序列的零阶项的位到CRC奇偶校验器41的输入结束时的时间点处移位寄 存器R10、R11和R12的值是余数多项式R(X)的各阶的系数。也就是说，将余数多项式R(X) 表示为 R(x) = (R12 的值)Xx2+(R11 的值)Xx+(R10 的值)。分别将移位寄存器R10、R11和R12的值作为输出R10。ut、Rll。ut和R12。ut输出到比 较器42。由具有如上所述的配置的设备实现的CRC的性能通常很大程度地受生成多项式 G(x)的阶、未检出差错概率Pud和最小汉明距离(minimumHamming distance) dmin影响。例如，随机差错检测能力能够检测到所有个(dmin-l)个差错或者更少。然而，也能 够检测到大量的其它差错。另外，突发差错检测能力能够检测到长度等于或小于生成多项 式G(X)的阶的所有差错。然而，也能够检测到长度大于生成多项式的阶的许多突发差错。未检出差错概率Pud是指由于在传输线路上出现的差错而从发送的码位序列(通 过向作为用作发送对象的数据而给定的信息位序列之外的另外的信息位序列添加CRC奇 偶而获得的码位序列)改变为不同的码位序列的接收位序列的概率，即使在接收位序列中 存在差错时接收侧设备也确定不存在差错。如在下面的等式⑷和(5)中，由奇偶数r、码长度η、在确定生成多项式G(X)和 码长度η时确定的权重分布A或者双码的权重分布B、以及二进制对称通道的通道位差错概 率(变换概率)ε来表示未检出差错概率Pud(非专利文献1)。[等式4]
0053]
权利要求
一种发送设备，包括循环冗余校验编码处理装置，其具有多个生成多项式，所述多个生成多项式用于对具有不同码长度的多段数据中的每段数据执行的循环冗余校验编码处理，所述循环冗余校验编码处理装置用于根据对象数据选择生成多项式，并执行所述循环冗余校验编码处理；以及发送装置，用于发送通过由所述循环冗余校验编码处理装置执行的所述循环冗余校验编码处理得到的数据。
2.根据权利要求1所述的发送设备，其中，所述循环冗余校验编码处理装置具有针对具有第一码长度的第一数据的第一 生成多项式和针对具有第二码长度的第二数据的第二生成多项式作为所述多个生成多项 式，所述循环冗余校验编码处理装置根据所述对象数据是所述第一数据还是所述第二数据 来选择所述第一生成多项式和所述第二生成多项式之一，并执行所述循环冗余校验编码处理。
3.根据权利要求2所述的发送设备，其中，所述第一生成多项式是最小汉明距离等于所述第一码长度下的最小汉明距离的 最大值的生成多项式，并且是从以未检出差错概率的升序选择的预定数量的生成多项式中 选择的生成多项式，并且所述第二生成多项式是最小汉明距离等于所述第二码长度下的最小汉明距离的最大 值的生成多项式，并且是从以未检出差错概率的升序选择的预定数量的生成多项式中选择 的生成多项式。
4.一种发送设备的发送方法，所述发送设备具有多个生成多项式，所述多个生成多项 式用于对具有不同码长度的多段数据中的每段数据执行的循环冗余校验编码处理，所述发 送方法包括步骤根据对象数据选择生成多项式，并执行所述循环冗余校验编码处理；以及发送通过所述循环冗余校验编码处理获得的数据。
5.一种使计算机执行发送设备的处理的程序，所述发送设备具有多个生成多项式，所 述多个生成多项式用于对具有不同码长度的多段数据中的每段数据执行的循环冗余校验 编码处理，所述程序包括步骤根据对象数据选择生成多项式，并执行所述循环冗余校验编码处理；以及发送通过所述循环冗余校验编码处理得到的数据。
6.一种接收设备，包括获取装置，用于基于从发送设备发送的信号获取数据；以及循环冗余校验处理装置，其具有多个生成多项式，所述多个生成多项式用于对具有不 同码长度的多段数据中的每段数据执行的循环冗余校验处理，所述循环冗余校验处理装置 用于通过根据由所述获取装置获取的数据选择生成多项式并执行所述循环冗余校验处理 来检测数据差错。
7.根据权利要求6所述的接收设备，其中，所述循环冗余校验处理装置具有针对具有第一码长度的第一数据的第一生成 多项式和针对具有第二码长度的第二数据的第二生成多项式作为所述多个生成多项式，所述循环冗余校验处理装置根据由所述获取装置获取的数据是所述第一数据还是所述第二 数据来选择所述第一生成多项式和所述第二生成多项式之一，并执行所述循环冗余校验处理。
8.根据权利要求7所述的接收设备，其中，所述第一生成多项式是最小汉明距离等于所述第一码长度下的最小汉明距离的 最大值的生成多项式，并且是从以未检出差错概率的升序选择的预定数量的生成多项式中 选择的生成多项式，所述第二生成多项式是最小汉明距离等于所述第二码长度下的最小汉 明距离的最大值的生成多项式，并且是从以未检出差错概率的升序选择的预定数量的生成 多项式中选择的生成多项式。
9.一种接收设备的接收方法，所述接收设备具有多个生成多项式，所述多个生成多项 式用于对具有不同码长度的多段数据中的每段数据执行的循环冗余校验处理，所述接收方 法包括步骤基于从发送设备发送的信号获取数据；以及通过根据所获取的数据选择生成多项式并执行所述循环冗余校验处理来检测数据差T曰ο
10.一种使计算机执行接收设备的处理的程序，所述接收设备具有多个生成多项式，所 述多个生成多项式用于对具有不同码长度的多段数据中的每段数据执行的循环冗余校验 处理，所述程序包括步骤基于从发送设备发送的信号获取数据；以及通过根据所获取的数据选择生成多项式并执行所述循环冗余校验处理来检测数据差t曰O
全文摘要
本发明涉及一种用于发送的设备和方法、用于接收的设备和方法以及程序，其使得能够针对具有不同码长度的多段数据使用CRC获得接近系统中的极限值的未检出差错概率特性。在发送设备(101)中设置针对头数据的生成多项式和针对子头数据的生成多项式，当对头数据进行CRC编码处理时，使用针对头数据的生成多项式，当对子头数据进行CRC编码处理时，使用针对子头数据的生成多项式。发送设备(101)根据设置为CRC编码处理的对象的数据选择生成多项式。针对头数据的生成多项式是当针对等于头数据的码长度的176位的数据使用时未检出差错概率变得更低的生成多项式。针对子头数据的生成多项式是当针对等于子头数据的码长度的656位的数据使用时未检出差错概率变得更低的生成多项式。本发明适用于使用CRC码的设备。
文档编号H04L1/00GK101983481SQ20098011213
公开日2011年3月2日 申请日期2009年4月2日 优先权日2008年4月2日
发明者品川仁, 野田诚 申请人:索尼公司