专利名称：为lte高效实施包括harq结合的解速率匹配的方法
技术领域：
该申请基于35 U. S. C. § 119(e)要求2008年12月11日提交的美国临时专利申请61/121，774的优先权，其全部内容作为参考包括在此。
背景技术：
本发明的实施例通常涉及通信系统，并且更具体地涉及通信系统中的解速率匹配。
发明内容
在本文可利用下面的缩略词 3GPP第三代合作伙伴计划· ACK 应答 ARQ自动重传请求 BCH广播信道 BCCH广播控制信道 BLER 误块率 CQI信道质量指示器 CRC循环冗余校验 D-BCH动态广播信道 DCCH专用控制信道 DL下行链路(节点B到UE) DL-SCH下行链路共享信道 DTCH专用业务信道 E-UTRAN演进的通用陆地无线接入网(UTRAN的LTE) F 补充(filler)位 HARQ混合自动重传请求 LI 层 1(物理层，PHY) UTRAN 的 LTE 长期演进(E-UTRAN) LLR对数似然率 MAC介质访问控制(层2，L2) MIB主机信息块 NACK否定应答 ND 填充(padding)位数量 Node B 基站 PDDCH物理下行链路控制信道 RV冗余版本
rvidx冗余索引版本号 TTI传输时间间隔 UE用户设备，例如移动站或移动终端 UL上行链路(UE到节点B)考虑E-UTRAN中的当前提出的系统信息的信道编码。一个单元包含使用映射到BCH传输信道的BCCH逻辑信道,来传输至少一部分系统信息。目前传输形式具有固定大小，尽管大小仍不是指定的(即，不确定的)。假设信道码率由传输块大小、调制和资源分配的结合隐含给定。此外，不采用BCH HARQ。HARQ是将分组重传输从而补偿错误分组的方案。特别地，例如HARQ在初始传输的数据分组的接收中发生错误时有用。在L1，HARQ功能性有助于确保在对等实体之间准确递送。HARQ使用多个并行运行的停止-等待处理。例如，对于在UL中接收的每个传输块，在·节点B的接收器执行CRC之后应答从节点B传输到UE,以表示成功解码(ACK)或请求重传输错误接收的传输块(NACK)。UL信令包括一位HARQ肯定/否定应答(HARQ-ACK/NACK)和五位测量报告(CQI)，作为非限制性示例。在节点B，UL信令信息或状态报告由MAC子层处理。这些ACK/NACK消息通常和独立于数据传输的特殊物理层信令一起传输。HARQ也可以相似方式用于DL中。当前，E-UTRAN在UL和DL中都利用HARQ。同样，对于由UE在DL中接收的每个传输块，HARQ消息(即，ACK或NACK)从UE传输到节点B。在UE的接收器执行CRC后发信号ACK，其中CRC表示成功解码，而NACK包含重发送错误接收的(例如，错误解码)传输块的请求。参考关于对“第三代合作伙伴计划3GPP TS-36. 212 v8. 4. 0 (第8版)”信道编码的通用移动通信系统(UMTS)设i十文档 http://www. 3rpp. orR/ftp/specs/html-info/36212.htm ；3GPP TS-36. 213 v8. 4. 0 (第 8 版)的物理层例程的设计文档 http://www. 3rpp. ors/ftp/specs/html-info/36213. htm。所述文档作为参考包括在此。
因此用通常的术语描述该发明，现在参考不需要按比例描绘的附图，并且其中图I是图解本领域已知的速率匹配阶段的框图。图2示出双矩阵结构的示例。图3示出在F = O时全部可能的NULL(空)位模式。图4示出根据本发明实施例的对数似然率LLR结合阶段的示例。图5是图解根据本发明实施例的对数似然率LLR结合的流程图。图6示出系统矩阵中的群组划分。图7示出矩阵转置的处理流程等同于系统流的处理流程。图8示出交错的奇偶矩阵中的群组划分。图9示出输出缓冲器排列。图10是图解输出缓冲器排列的流程图。
具体实施例方式现在在此参考附图更详细地描述本发明。然而，该发明可以实现为许多不同形式，并不应解释为限于在此阐述的实施例。相反，提供这些实施例，从而使该公开彻底且完整，并向本领域技术人员全面地表达本发明的范围。本领域技术人员能够使用本发明的各种实施例。在传输器的速率匹配在上行链路上执行的位处理的解速率匹配阶段是在UE中执行的速率匹配阶段的逆处理。该速率匹配阶段必须针对每个分配的每个码组(code block)完成。在本领域中已知的速率匹配阶段在图I中示作100。第三代合作伙伴计划(3GPP)TS-36. 212 v8.4.0(第 8版)的章节 5. I. 4. I。源自turbo编码器110的输出具有分别称为系统流113、奇偶I流111和奇偶2流112的三个流。每个流都经过子块交织器(interleaver) 120。系统流的交织器123和奇偶I流的交织器121具有相同结构(这里称为子块交织器01)，并且奇偶2流的交织器122不同(这里称为子块交织器02)。·在子块交织后，奇偶I流和奇偶2流相互交错(interlaced) 130。然后，产生的流与系统流的交织器的输出级联(concatenated)。级联140用系统流的交织器123的输出开始，并继之以交错流。用来保持该级联输出的缓冲器称为虚拟循环缓冲器150。在具有开始位置选择160和具有NULL旁路(bypassing) 180的输出的虚拟循环缓冲器150中具有四个可允许的开始位置。rvidx 170表示的冗余索引版本号选择当前传输的指定开始位置。在虚拟循环缓冲器中具有NULL(空)位，NULL位是在turbo编码器之前的码组分割阶段期间和子块交织阶段期间生成的多余位(dummy bit)。这些NULL位将从输出序列中移除。该速率匹配模块通过从rvidx标识的位置开始，跳过NULL位逐位地在虚拟循环缓冲器中输出位190。根据3GPP TS-36. 212 v8. 4. 0，具有在传输器生成的两种NULL位，一种称为在码组分割期间生成的补充位，并且另一种称为子块交织期间生成的填充位。补充位可仅存在于传输块的第一码组的系统流和奇偶I流中，并且它的数量由每流F表示。一个码组的系统流的补充位的数量F和奇偶I流的补充位的数量F总是相同。如果在传输块大小上没有限制，那么F值的范围可以是从0到63。填充位可存在于传输块的任何码组中，并且它的数量由每流ND表示。填充位的数量ND为码组的全部流保持相同。根据3GPPTS-36. 212 v8. 4. 0的表5. I. 3_3，码组大小K总是为8的倍数。在turbo编码后，码组大小提高到K+4。因此，ND的值范围是4、12、20和28，都是8x+4除以32的可能余数。虚拟循环缓冲器150中的位具有类双矩阵的内部结构。我们将该双矩阵称为交织器(interleaver)双矩阵。图2示出该交织器双矩阵结构的示例。交织器双矩阵结构200通过从虚拟循环缓冲器150连续提取位形成。记住该双矩阵的结构是理解该设计的关键。交织器双矩阵结构200是系统矩阵210和交织的奇偶矩阵220的背靠背结合(back to backcombination)，R是系统矩阵中的行数，并且ND和F如上面定义。接收器设计本发明的实施例简化解速率匹配阶段。该实施例提供的改善很大程度上取决于8. 4.0规范版本中引入的新特性。根据3GPP TS-36. 212v8. 4. 0，具有如上面描述的两种NULL。然而，根据列出全部允许的传输块大小的3GPP TS-36. 213 v8. 4. 0 (第8版)的表7.I. 7. 2. 1-1，F 总是等于 O。3GPP TS-36. 213 v8. 4. O 的表 7. I. 7. 2. 1-1 经更新从而符合
8.4. O规范版本中的F = O特性，并且下面采用该特性从而简化解速率匹配阶段。未来规范可以简化关于补充位的描述。参考图3，其示出在F = 0时所有可能的NULL位模式。基于F = 0，任何码组的全部三个流都具有ND表示的相同数量NULL，该数量可以是4、12、20或28，并且NULL在交织器双矩阵300中的分布可以被推导和概括为图3中示出的四个模式，每个模式都对应于允许的ND。注意到数据位在列顶部两个NULL位之间的情况不存在，使旁路NULL区段的NULL旁路方法可行。LLR 结合在现有的设计中，对数似然率(LLR)结合在解交织器后调用。由于更新的软位(soft bits)在解交织器的输出缓冲器中传播，因此难以仅为它们求和与存储器迁移(memory move)。该系统负担的最坏情况经常在码率接近I时发生,并且此时,仅循环缓冲·器中的大约1/3软位在传输时间间隔(TTI)中更新。因此，如果软位可以仅为更新的部分求和与存储器迁移，那么节省可观的处理能力和存储器吞吐量。考虑最坏情况，从而使节省存储器吞吐量的本发明的实施例的改善明显 具有20MHz带宽的小区； 启用MU-MMO上行链路； 具有占用全部小区带宽的两个空间多路用户； 调制类型为64QAM(正交幅度调制)； 码率为I ;以及 两个用户都使用最大的传输块大小(75376位)。在该情况中，TTI中的循环缓冲器中的软位数大约为456K字节。如果历史缓冲器设置在双数据速率DDR存储器中，并且循环缓冲器必须完整加载和存储，那么DDR吞吐量大约为2*3. 6 = 7. 2Gbps。然而，如果仅在DDR中存储更新部分，那么DDR吞吐量仅为约(1+1/3) *3. 6 = 4. 8Gbps，节省大约2. 4Gbps。假设我们使用具有32位总线带宽和具有有效上升时钟边沿与有效下降时钟边沿的250MHz时钟频率的DDR存储器，那么该DDR存储器的理论带宽为16Gbps，并且可采用大约为12Gbps的实际带宽。总而言之，节省的DDR吞吐量是可观的(在该示例中为减少20% )。在本发明的各实施例中，对数似然率(LLR)结合在解速率匹配之前调用。一旦当前传输(称为k0)的历史缓冲器中的开始位置已知，那么历史缓冲器不含有NULL，并且可与接收缓冲器容易结合而没有涉及NULL。图4示出LLR结合阶段420的示例。图4中的0(i)(j)用来计算k0并且表示在当前传输的开始位置前面的交织器双矩阵中的NULL数量，其中i表示ND事件索引，并且i = 0，1，2，3，分别对应于ND = 4，12，20，28，并且j表示rvidx。根据图3，0(i) (j)可以容易计算，并且结果在表2中概括。在图4中包含输入尾标450和输出尾标455的“尾标(tail)”表示在循环缓冲器430中的最后数据位的索引加1，并且对确定求和区440和复制区460有用。LLR结合模块420更新并输出下个重传输的“尾标”的值。尾标可以通过LLP结合模块420更新到455。表I-系统流和奇偶I流的子块交织器列置换列数解交织的交互列置换模式
r TC
subblock〈尸(0)，尸'⑴，…,《獅-1)〉
32< 0, 16， 8， 24， 4， 20, 12， 28， 2， 18，
10，26，6，22, 14，30, I ’ 17, 9, 25, 5， 21， 13, 29’ 3, 19， 11， 27, 7, 23， 15， 31 >表2-奇偶2流的子块交织器列置换·
列数奇偶2流的交互列置换模式
r Tc
subblock<p (Q) P ⑴， .，户(CTCUU1 j -1)>
TT nn subblock
32< 1， 17, 9， 25, 5, 21， 13, 29, Z, 19,
11，21，7, 23，15，31，2’ 18，10，26, 6， 22, 14， 30， 4， 20， 12， 28， 8， 24， 16，0>表3-在传输的开始位置前面的交织器双矩阵中的NULL数量0rvidx = 0 rvidx = I rvidx = 2 rvidx = 3ND = 4 I4810ND = 12 I102030ND = 20 2173248ND = 28 2234466由于复制更快，因此为进一步降低处理资源的使用，可以尽可能执行复制操作来替代求和。图5示出描述怎样避免求和的对数似然率LLR结合的流程图。注意有时为了更简单编码和更有效执行小码组也会进行求和，尽管可能通过复制取代它。流程图500在501开始。在510，测试初始标记(initFlag)是否等于I。如果initFlag不等于1，那么循环缓冲器的测试被执行以确定缓冲器是否充满或足够小530。如果缓冲器充满或足够小，那么在当前TTI (E)中接收的位的数量被求和535，并且处理进展到590。如果initFlag = 1，那么不由新数据覆盖的区域设定为零520。确定在当前TTI (E)中接收的位的数量是否少于或等于循环缓冲器540的大小。如果在当前TTI (E)中接收的位的数量少于或等于循环缓冲器的大小，那么E字节用可能的缓冲包装(wrap)复制543。如果在当前TTI (E)中接收的位的数量大于循环缓冲器的大小，那么循环缓冲器字节的大小⑶用定义的缓冲包装复制544 ； (E-S)字节与若干可能的缓冲包装546求和；并且处理进展到590。如果缓冲器不充满也不是足够小，那么确定在新数据和历史数据之间是否具有交迭550。如果在新数据和历史数据之间具有交迭，并且新数据超过交迭区560，那么从结合之前的循环缓冲器中的最后数据位的索引(tail)减去当前结合的循环缓冲器中的开始位置(kO)。(tail-kO)字节与无缓冲包装求和563。如果新数据不超过交迭区，那么E字节与无缓冲包装求和，并且处理延续到590。根据563,如果缓冲包装是必须(must) 580,那么用无缓冲包装复制(S_tail)字节583，(E-S-kO)字节的值与若干可能的缓冲包装求和585，并且处理延续到590。如果缓冲包装不是必须580，那么(E-(tail-kO)字节用缓冲包装复制584，处理进展到590。如果新数据和历史数据之间没有交迭550，并且缓冲包装不是必须570，那么E字节用无缓冲包装复制574。(E-S-kO)字节与若干可能的缓冲包装求和577。处理进展到590。解速率匹配·本发明的实施例将解速率匹配阶段分为三个阶段NULL插入、流分离和解交织。每个阶段都参与一些种类的数据处理和存储器迁移。NULL插入和流分离阶段使输入到解交织器的输入更规则，并允许更简化的解交织操作。然而，该功能性区分不是必须的。该三个阶段合并为单个阶段并且执行效率大大改善。本发明的各实施例以下面顺序给出 为系统流解交织； 为交错的奇偶流解交织； 旁路NULL而没有数据重排列。为系统流解交织设想系统流的解交织器的输入在正确位置中含有NULL，因此我们可以了解数据块解交织为完整的R*32矩阵(图2中的系统矩阵)。下面在旁路NULUbypassing NULL)部分中给出保留事实上不存在于解交织器的输入缓冲器中的NULL的方式。系统矩阵中的软位基于源自解交织器的观点的输入列索引分为4个群组。 群组 0 的输入列索引:
； 群组I的输入列索引:[2，18，10，26，6，22，14，30]，该索引仅是群组0的索引加2 ； 群组2的输入列索引[1，17，9，25，5，21，13，29]，该索引仅是群组0的索引加I ； 群组3的输入列索引[3，19，11，27，7，23，15，31]，该索引仅是群组0的索引加3。每个群组的输入列索引都被排序，从而对于群组i，在传输器执行的交互列置换倒置后，对应输出列索引为从8*i连续到8*i+7，其中0 <= i <= 3。我们用升序处理群组，首先处理群组0，并且最后处理群组3。在每个群组内，都具有N个完整的8*8软位矩阵和0或I个M*8部分矩阵，其中0 < M < 8并且8*N+M = R，并且我们从顶部到底部处理这些矩阵。输入缓冲器将系统矩阵的软位逐列排列，并且输出缓冲器将它们逐行排列。对于每个完整的(8*8)或部分的(M*8)软位矩阵，从输入到输出的转换都仅是矩阵转置。图6经示例示出系统矩阵中的群组划分、每个群组中的软位矩阵划分和矩阵转置，其中N = 2并且M = 3。对于每个8*8软位矩阵，我们通过_mem8指令将8列加载到8个寄存器对中，每个寄存器对都保留一列(8字节)。按照图6，我们将该8个输入寄存器对表示为 a0ala2a3a4a5a6a7、 b0blb2b3b4b5b6b7、 c0clc2c3c4c5c6c7、 d0dld2d3d4d5d6d7、e0ele2e3e4e5e6e7、fOfIf2f3f4f5f6f7、g0glg2g3g4g5g6g7 和 h0hlh2h3h4h5h6h7。对于第i个群组中的第j个软位矩阵的第k列，到输入缓冲器开始的加载地址偏移量为R*P，(8*i+k)+8*j，其中 P，(X)在表 I 中定义。在矩阵转置之后，8个输出寄存器对生成为aObOcOdOeOfOgOhO、alblcldlelflglhl、 a2b2c2d2e2f2g2h2、 a3b3c3d3e3f3g3h3、 a4b4c4d4e4f4g4h4、a5b5c5d5e5f5g5h5、a6b6c6d6e6f6g6h6 和 a7b7c7d7e7f7g7h7，其中每个寄存器对都保留通过_mem8指令保存的一行(8字节)。对于第i个群组中的第j个软位矩阵的第k行，到输出缓冲器开始的保存的地址偏移量为32* (8*j+k) +8*i。从8列寄存器对转置为8行寄存器对的最优处理流程在图7中示出。图7用于大字节序(endian)平台，并且小字节序平台的处理流程不同，但具有相同原理。对于局部矩阵，除有条件地执行最终存储器保存之外，转置可以仅执行为完整矩阵。为交错的奇偶流解交织·再次，猜想交错的奇偶流的解交织器的输入在正确位置中含有NULL，因此我们可以了解数据块解交织(并且解交错)为完整的2R*32矩阵(在图2中的交错的奇偶矩阵)。下面在旁路NULL部分中给出保留事实上不存在于解交织器的输入缓冲器中的NULL的方式。交错的奇偶矩阵中的软位基于输入列索引(indices)分为4个群组，并且规则与最后部分中的系统流相同。我们用升序处理群组，首先处理群组0，并且最后处理群组3。在每个群组内，都具有N个完整的8*8软位矩阵和0或I个M*8部分矩阵，其中MG [2,4,6]并且8*N+M = 2R，并且我们从顶部到底部处理这些矩阵。输入缓冲器将交错的奇偶矩阵的软位逐列排列，并且输出缓冲器将它们逐行排列。除相似于系统流解交织器的上面的描述之外，我们必须将交错在一起的两个奇偶流分离。对于每个完整的8*8或部分的(M*8)软位矩阵，在将偶数行保存到奇偶I输出缓冲器，并将奇数行保存到奇偶2输出缓冲器时，从输入到输出的转换再次是矩阵转置。图8经示例示出交错的奇偶矩阵中的群组划分、每个群组中的软位矩阵划分和矩阵转置以及流分离，其中N = 2并且M = 2。矩阵转置的处理流程与系统流的矩阵转置的处理流程相同，并在图7中示出。然而，按照图8，8个输入寄存器对表示为a0A0alAla2A2a3A3、b0B0blBlb2B2b3B3、c0C0clClc2C2c3C3、 d0D0dlDld2D2d3D3、 e0E0elEle2E2e3E3、 fOFOflFlf2F2f3F3,g0G0glGlg2G2g3G3和h0H0hlHlh2H2h3H3，并且矩阵转置产生的8个输出寄存器对表示为 a0b0c0d0e0f0g0h0、A0B0C0D0E0F0G0H0、alblcldlelflglhl、A1B1C1D1E1F1G1H1、a2b2c2d2e2f2g2h2、A2B2C2D2E2F2G2H2、a3b3c3d3e3f3g3h3 和 A3B3C3D3E3F3G3H3。a0b0c0d0e0f0g0h0、alblcldlelflglhl、a2b2c2d2e2f2g2h2 和 a3b3c3d3e3f3g3h3 保存到奇偶 I 流输出缓冲器，并且 A0B0C0D0E0R)G0H0、A1B1C1D1E1F1G1H1、A2B2C2D2E2F2G2H2 和A3B3C3D3E3F3G3H3保存到奇偶2流输出缓冲器。第i个群组中的第j个软位矩阵的第k列的加载地址偏移量与系统流的相同，R*P’(8*i+k)+8*j。对于第i个群组中的第j个软位矩阵的第2k行，地址偏移量保存到奇偶I输出缓冲器的开始，并且应为32*(4*j+k)+8*i。对于第i个群组中的第j个软位矩阵的第(2k+l)行，地址偏移量保存到奇偶2输出缓冲器的开始，并且应为32* (4*j+k) +8*i+l，其在下面解释。根据3GPP TS-36. 212 v8. 4. 0 的章节 5. I. 4. 1.1，子块交织器的输入由yk表不，并且子块交织器的输出由v$)，表不，其中对于系统流、奇偶I流和奇偶2流分别为i = 0,1,2,并且Vp) 二 yu{k)，其中
、= P —+C^bbhckx(kmodR^bblock)+l modKu。3GPPTS-36. 212
、-^subblock j)j
v8. 4. 0的章节5. I. 4. I. I没有给出类似于系统流和奇偶I流的(k)的表达式，但应用文字描述替代。然而，系统流和奇偶I流的n (k)类型的表达式可以从文字描述推导，并且结
果为;r ,0)= P - + C^bblock X (k mod R^bbhck )。·
、L subblock」J根据观察(k) = U ’ (k)+l)mod Kn，我们可以了解对于交织器的相同输出索引k，K11调制的奇偶2流的输入索引(k)比系统流和奇偶I流’ (k)的输入索引大I。相反，对于解交织器的相同输入索引，Kn调制的奇偶2流的输出索引比系统流和奇偶I流的输出索引大I。将该观察与上面描述相关，aObOcOdOeOfOgOhO和A0B0C0D0E0R)G0H0是分别源自奇偶I流和奇偶2流的相同输入位置的软位，因此A0B0C0D0E(F0G0H0的保存的地址偏移量比aObOcOdOeOfOgOhO的保存的地址偏移量大一字节。注意到奇偶2流的输出缓冲器具有一字节溢出，并且溢出的字节应包装到缓冲器的第一字节中。然而，因为该字节总是保持NULL位，并且由于这些NULL不参与turbo码解码，因此在输出缓冲器开始处的该NULL在调用turbo解码器之前通过指针偏移量跳过，所以我们可忽略该包装操作。然而，因为该字节总是保持NULL位，并且在输出缓冲器开始处的该NULL不参与turbo解码，所以我们可以忽略该包装操作。再次，我们可为一些小R写入客户建立的代码，从而改善小码组的执行效率。旁路NULL在最后两章节，我们设想解交织器的输入缓冲器在正确位置中含有NULL，并给出表达式计算加载的地址偏移量。然而，根据LLR结合部分，在解交织器的输入缓冲器中没有NULL，并且地址偏移量用如下方式计算当前的最后部分应减去校正值(revisionalvalue)，从而考虑NULL。第j个输入列的输入地址偏移量的校正值刚好是列0到j中NULL的总数，并取决于ND和是否将系统流或交错的奇偶流解交织。我们用S(i) (j)为系统流表示校正值，并通过P (i) (j)为交错的奇偶流表示校正值，其中i表示ND事件索引，并且i =0，I，2，3，分别对应ND = 4，12，20，28，并且j表示列索引，并且0 <= j < = 31。根据图3，S⑴(j)和P(i) (j)可以容易计算，并且结果分别在表4和表5中概括。该地址调节策略是PR3设计的关键点，使PR2中不需要多阶段数据处理和存储器迁移。表4系统流的输入地址偏移量校正值 ND对于列O到31# 4 <1, I，I，I，I，I，I，I，2，2，2，2，2，2, 2, 2, 3，
3, 3，3，3，3, 3，3，4，4，4，4，4，4，4，4>
12 <1’ I, 2，2, 3，3，3，3，4, 4，5，5，6，6，6, 6，7，
7， 8， 8， 9， 9， 9， 9， 10， 10, 11， 11， 12， 12， 12， 12>
20 <1，2, 3，3，4，4，5, 5, 6，7，8，8，9，9，10，10，
11，12，13，13，14，14，15，15，16，17, 18，18，19，19，20，20>
· 28 <1，2, 3，4, 5，6，I, 7，8，9，10，11，12，13，14，
14，15，16，17, 18，19，20，21，21，22，23，24, 25， 26， 27， 28， 28>表5交错的奇偶流的输入地址偏移量校正值 ND对于列0到31
4 <2， 2, 2, 2， 2， 2， 2， 2， 4， 4， 4， 4， 4， 4， 4， 4， 6， 6，
6，6，6，6，6，6，7，7，7，7，7，7，7，7>
12 <2， 2， 4， 4， 6， 6， 6， 6, 8， 8， 10， 10， 12， 12， 12， 12，
14， 14， 16， 16， 18， 18， 18， 18， 20， 20， 21， 21， 23，r n23, 23， 23>
20 <2， 4， 6， 6， 8， 8， 10， 10， 12， 14， 16， 16， 18， 18， 20，
20， 22， 24， 26， 26， 28， 28， 30, 30， 32， 33, 35， 35，
37, 37，39，39>
28 <2, 4，6，8，10，12，14，14，16，18，20, 22, 24，26， 28， 28， 30， 32， 34， 36， 38， 40， 42， 42, 44， 46， 48，
49， 51， 53， 55’ 55>上面描述的解交织器的输出在每个流开头含有ND个NULL，尽管在解速率匹配阶段之后的turbo解码器不需要这些NULL。因此，我们在解速率匹配的输出缓冲器中按图9排列该三个流，其中K是在传输器的turbo编码器之前的码组大小。图9示出输出缓冲器900排列。系统流的输出缓冲器是920。奇偶I流的输出缓冲器是930。奇偶2流的输出缓冲器是940。输出缓冲器指针910。950是系统流的头溢出区。交错的奇偶流首先解交织，并且交迭段960由后面的系统流解交织器的输出覆盖。奇偶I存储到交迭段970总是晚于奇偶2存储到相同位置。980是奇偶2流的尾标溢出区。990是解码数据段。图10是图解输出缓冲器排列的流程图。接收缓冲器1060接收没有NULL的数据。数据输入到LLR结合区块1050。没有NULL的历史数据包含两个流，系统流1071和奇偶流1072。历史数据在位于DDR存储器中的历史缓冲器1070中缓冲。LLR结合在解速率匹配之前调用。历史缓冲器1070不含有NULL，并且可以使用直接存储器访问(DMA) 1075容易与接收缓冲器1060结合而不涉及NULL。码率通常大于1/3，并且仅当前传输的部分需要输入到缓存中，结合并DMA返回到DDR1047——减少处理资源和DDR吞吐量。向子块解交织器1030发送没有NULL的LLR输出。LLR输出在缓冲器1040中缓冲，并包含两个流，即系统流1041和奇偶流1042。通过将读取指针偏移到源自LLR结合输出缓冲器1040的负载伪造NULL。向turbo解码器1010发送没有NULL的子块解交织器输出。子块输出在缓冲器1020中缓冲，并包含三个流，系统流1021、奇偶I流1022和奇偶2流1023。本领域技术人员将想到属于本发明的许多修改和其它实施例，其具有在前面描述和附图中呈现的教导的利益。因此，理解到本发明不限于公开的具体实施例。尽管在此采用特殊术语，但它们仅以通常且描述性的意义使用，并且不用于限制目的。·
权利要求
1.一种没有NULL位跳过的解速率匹配的方法，所述方法包含 接收没有NULL的数据； 将所述数据输入到对数似然率即LLR结合块； 缓冲没有NULL的历史数据； 在解速率匹配之前调用对数似然率LLR结合； 解交织没有NULL的对数似然率LLR结合输出； 通过将读取指针偏移来伪造NULL ；以及 将没有NULL的解交织输出进行turbo解码。
2.一种在新数据和历史数据之间有交迭并且所述新数据超过交迭区的情况下的混合自动重传请求(HARQ)结合方法，所述方法包含 从对数似然率即LLR结合之前的循环缓冲器中的最后数据位的索引(tail)减去当前结合的循环缓冲器中的开始位置kO ； 将(tail-kO)字节与无缓冲包装求和； 用所述无缓冲包装复制当前传输时间间隔TTI(E)字节中接收的位的数量； 更新tail ;以及 输出tail。
3.根据权利要求2所述的方法，其中如果缓冲包装是必须的，则 从所述循环缓冲器的大小(S)减去tail(S-tail)； 用无缓冲包装复制(S-tail)字节代替复制所述(E)字节； 将(E-(S-kO))字节与多个可能的缓冲包装求和； 更新tail ;以及 输出tail。
4.一种在新数据和历史数据之间没有交迭情况下的混合自动重传请求(HARQ)结合的方法，所述方法包含 用无缓冲包装来复制在当前传输时间间隔TTI(E)字节中接收的位的数量； 更新尾标；以及 输出尾标。
5.根据权利要求4所述的方法，其中如果缓冲包装必须代替地包含复制(E)字节，所述方法进一步包含 从具有无缓冲包装的所述循环缓冲器的大小(S)减去当前结合的循环缓冲器中的开始位置(kO)即(S-kO);以及 将(E-(S-kO))字节与多个可能的缓冲包装求和。
全文摘要
本发明的实施例提供一种没有NULL位跳过的解速率匹配方法。数据在没有NULL的情况下接收并输入到LLR结合块中。缓冲没有NULL的历史数据。对数似然率(LLR)结合在解速率匹配之前调用。LLR结合的输出被解交织。读取指针被偏移以伪造NULL。最终，向turbo解码器发送没有NULL的解交织输出。
文档编号H04L1/00GK102792624SQ200980119983
公开日2012年11月21日 申请日期2009年12月10日 优先权日2009年12月10日
发明者J·张, W·李, W·范 申请人:德克萨斯仪器股份有限公司