广播接收器系统的制作方法

专利名称：广播接收器系统的制作方法
技术领域：
本发明一般地涉及广播接收器。更具体地，本发明的各个实施例涉及适于在所有 已知频率和标准上接收数字无线电和电视广播的装置和方法，所述已知频率和标准的例子 包括 DAB、DVB 禾口 ATSC。
背景技术：
电视(TV)和无线电是目前泛在的远程通信介质，其被用于使用无线电频率(RF) 信号来广播和接收图像和/或声音。所有的电视和无线电采用一种或另一种形式的接收器 系统。接收器是电子电路，其从天线接收其输入，使用一个或多个滤波器将所需要的信号与 天线所拾取的其他信号分离，将所需要的信号放大到适于进一步处理的幅度，并且最后将 信号解调和解码成终端使用者可消费的形式，例如声音、图片、数字数据等。然而，不同的国家对于电视和无线电信号两者都使用不同类型的广播标准，其中 大部分在不同程度上彼此不兼容。因此，接收器技术根据所使用的(一个或多个)广播标 准在国家与国家之间广泛地不同。对于模拟电视，在国家与国家之间有各式各样不同的标准。最普遍的模拟电视标 准的例子是PAL、NTSC*SECAM。全世界的数字电视(DTV)的情形可以说相比较而言更简 单，其中大部分当前的数字电视系统使用基于MPEG-2多路复用数据流标准的MPEG-2视频 编解码器。然而，数字标准在如何将MPEG-2流转换成广播信号以及最终如何将其解码用于 观看的细节上显著地不同的事实使数字电视的情形变得复杂。根据其传送DTV信号的一种标准是通过数字视频广播(DVB)，其代表一套国际公 认的用于数字电视的开放标准。DVB系统使用各种途径来分配数字数据，包括通过卫星 (DVB-S、DVB-S2 和 DVB-SH ；还有用于经由 SMATV 分配的 DVB-SMATV)；电缆(DVB-C)；地面 电视(DVB-T、DVB-T2)和用于手持设备的数字地面电视(DVB-H)；以及使用DTT(DVB-MT)、 MMDS (DVB-MC)和/或MVDS标准(DVB-MS)经由微波分配。尽管DVB在欧洲广泛地被使用，北美使用ATSC (高级电视系统委员会)标准，而日 本使用ISDB(集成服务数字广播)标准。这些标准中的每一个可以被用在不同的广播介质 上，例如地面、电缆或卫星介质。根据介质使用不同的调制，例如用于地面传输的COFDM(编 码正交频分复用)，用于电缆传输的QAM(正交幅度调制)和用于卫星传输的QPSK(正交相 移键控)。使用诸如AM和FM的模拟标准和诸如Eureka 147 (标记为“DAB”)、DAB+、HD Radio 等的一系列数字标准的无线电的情形也类似。在今天的数字广播市场上所使用的许多不兼容的广播传输标准要求制造专用的 接收器，该专用的接收机使用专用的算法来执行接收到的数字信号的必要处理(解调、纠 错、解码等)。然而，出于许多原因，具有众多专用解决方案是不合需要的。例如，为每种标 准定制接收器硬件增加了开发成本并且最终意味着每个单独的产品被限制于一种标准，常 常仅在一个区域中可操作。结果是当前已知的技术通常是不灵活的并且制造昂贵。
没有当前已知的技术提供多标准广播接收器，其可与任何全球的传输标准兼容并 且易于被升级到将来的标准。此外，没有当前已知的技术提供广播接收器，其采用通用的计 算机硬件以便有效地减小开发、制造和实现的成本。

发明内容
根据本发明的实施例，提供了如在随附的权利要求中所陈述的电路、系统、方法和 计算机代码。根据本发明的一个实施例，提供桥接电路，其被配置用于能够接收广播模拟频率 的调谐器电路和能够解调接收到的广播信号的通用处理器之间的连接。所述电路包括调 谐器接口，其能够从调谐器线路(Circuitry)接收至少一个以模拟形式的信号分量；模拟 到数字转换器，其被连接用于从所述调谐器接口接收所述模拟信号并且将其转换为数字信 号用于滤波；数字滤波器，其被连接用于接收所述数字信号并且对其进行滤波；外部数字 接口 ；以及微控制器，其被布置用于经由所述外部数字接口接收控制信息，其中向所述模拟 到数据转换器和所述数字滤波器中的一个或多个提供可控地可变的时钟输入。根据本发明的另一实施例，根据接收到的信号带宽来确定所述可控地可变的时钟 输入。根据本发明的另一实施例，所述可控地可变的时钟输入由所述微控制器响应经由 所述外部数字接口接收到的控制信息来确定。根据本发明的另一实施例，向所述模拟到数字转换器和所述数字滤波器两者提供 可控地可变的时钟输入。根据本发明的另一实施例，公共的可控地可变的时钟信号被提供给所述模拟到数 字转换器和所述数字滤波器。根据本发明的另一实施例，所述模拟到数字转换器包括过采样(over sampling) 型转换器。根据本发明的另一实施例，所述模拟到数字转换器包括多个模拟到数字转换器设 备，其中的一个或多个能够根据信号处理要求选择性地被停用。根据本发明的另一实施例，所述模拟到数字转换器中的一个或多个包括 Sigma-Delta型转换器。根据本发明的另一实施例，所述数字滤波器被实现为数字信号处理器。根据本发明的另一实施例，所述数字信号处理器可以被设置为通过模式 (pass-through mode)，所述通过模式采用比接收到的信号的带宽更宽的滤波器通过带宽， 其中所述接收到的信号的带宽在预定带宽以下。根据本发明的另一实施例，所述数字信号处理器为每个信号分量包括单一信号路径。根据本发明的另一实施例，所述信号路径包括第一数字滤波器。根据本发明的另一实施例，所述电路包括一个或多个有限脉冲响应滤波器。根据本发明的另一实施例，所述电路包括第一无限脉冲响应滤波器。根据本发明的另一实施例，所述时钟单元包括可操作地耦合于可编程分频器的锁 相环。6
根据本发明的另一实施例，所述锁相环包括由具有至少一个可编程输入的多级噪 声整形结构控制的、集成的反馈计数器。根据本发明的另一实施例，由所述微控制器直接地或间接地设置所述时钟单元输 入的可编程分量。根据本发明的另一实施例，所述调谐器接口被配置用于从调谐器线路接收以模拟 形式的I和Q信号分量。根据本发明的另一实施例，所述电路被实现在电视棒(dongle)内，使得所述外部 接口是与外部通用计算设备的接口。根据本发明的另一实施例，所述电路被实现在PC迷你卡上，使得所述外部接口是 卡接口。根据本发明的另一实施例，所述电路被实现在PC主板上，使得所述外部接口是与 所述主板的其余部分的电路接口。根据本发明的另一实施例，在具有调谐器线路的集成电路上提供所述电路。根据本发明的另一实施例，所述调谐器线路包括可操作用于检测包括电视广播信 号的多个经调制的射频信号的调谐器电路，并且包括分别被布置用于频率转换和预先选择 接收到的模拟信号的模拟混频器和模拟滤波器线路。根据本发明的另一实施例，所述调谐器线路包括具有控制输入的模拟混频器，使 得频率转换因子是可配置的。根据本发明的另一实施例，所述调谐器线路包括具有控制输入的滤波器线路，使 得所选择的模拟频率是可配置的。根据本发明的另一实施例，所述调谐器线路还包括连接在所述模拟滤波器和模 拟到数字转换器之间的一个或多个可调放大器，每个可调放大器具有用于确定放大系数 (amplification)的控制输入。根据本发明的另一实施例，控制输入由所述微处理器确定。根据本发明的另一实施例，控制输入由所述微处理器响应在所述外部接口上接收 到的控制信息来确定。根据本发明的一个实施例，提供桥接电路，其被配置用于能够接收广播模拟频率 的调谐电路和能够解调接收到的广播信号的通用处理器之间的连接。所述电路包括调谐 器接口，其能够从调谐器线路接收至少一个以模拟形式的信号分量；模拟到数字转换器，其 被连接用于从所述调谐器接口接收所述模拟信号并且将其转换为数字信号用于滤波；数字 滤波器，其被连接用于接收所述数字信号并且对其进行滤波；以及输出数字接口，其中向所 述模拟到数字转换器提供可控地可变的时钟输入，所述时钟输入确定所述模拟信号的采样 速率。根据本发明的一个实施例，提供桥接电路，其被配置用于能够接收广播模拟频率 的调谐电路和能够解调接收到的广播信号的通用处理器之间的连接。所述桥接电路包括 调谐器接口，其能够从调谐器线路接收至少一个以模拟形式的信号分量；模拟到数字转换 器，其被连接用于从所述调谐器接口接收所述模拟信号并且将其转换为数字信号用于滤 波；数字滤波器，其被连接用于接收所述数字信号并且对其进行滤波；以及输出数字接口， 其中向所述数字滤波器提供可控地变化的时钟输入，所述时钟输入确定所述滤波器通过带觉。


为更好地理解本发明以及理解可以如何同样地实现本发明，现在将仅通过举例的 方式对附图进行参考，其中图1示出本发明的广播接收器系统的实施例；图2示出调谐器10的例子；图3示出本发明的实施例，其中从三个VCO中的一个获得由调谐器时钟单元108 产生的时钟；图4示出根据本发明的实施例的桥20的更多细节；图5示出根据本发明的实施例的数字信号处理器(DSP)的更多细节；图6示出示例图表，其示意数字滤波就幅度而言作为频率的函数的可扩缩性 (scalability)，在本例中针对 DAB、DVB_5MHz、DVB_6MHz、DVB_7MHz 以及 DVB_8MHz 模式；图7示出时钟208的例子；图8示出计算机接口 209的例子；图9A示出根据本发明的实施例所执行的可能的压缩过程的例子；图9B示出根据本发明的实施例的数据包的例子；以及图10示出根据本发明的实施例的软件解调器的更多细节。
具体实施例方式本领域技术人员将理解的是，尽管本公开描述被认为是最佳模式的内容并且在恰 当的地方描述了执行本发明的其他模式，本发明不应被限制于在对优选实施例的这种说明 中所公开的特定配置和方法。图1示出本发明的广播接收器系统的实施例。该广播接收器系统包括调谐器10、 调谐器到解调器的桥接电路(“桥”)20和软件解调器30。在此所使用的术语“桥”或“桥 接电路”应当被看作是指在模拟调谐器和解调器之间所设置的任何电路。根据一个实施例， 如图1所示，调谐器10、桥20和软件解调器30被设置为包括三个独立部件的模块化系统， 通过合适的数据连接将它们可操作地链接。根据另一个实施例，调谐器10和桥20可以被 合并到单个模块中，例如使调谐器和桥的元件位于同一芯片上。根据还有另一实施例，硬件 部件调谐器10和桥20中的每一个可以被合并到单个模块中，例如PC扩展设备(诸如PCI 高速卡、迷你卡或USB设备)，或者位于例如计算机主板上的专用计算机芯片。根据一个实 施例，本发明的广播接收器系统被加到移动设备上，诸如移动电话。先前已知的广播接收器技术通常被设置有用于接收广播信号的硬件调谐器，以及 专用硬件解调器，该专用硬件解调器被用于从到来的无线电频率信号的载波中恢复信息内 容。然而，这些先前已知的技术由于硬件解调器部件的成本而制造昂贵，并且通常被限制于 仅根据单个广播标准来操作。在本发明的实施例中，软件解调器30可操作用于使用计算设备70上的一个或多 个通用微处理器的处理能力，从而将处理负担从专用的解调器硬件转移到软件。所述计算 设备70通常是具有一个或多个适于这种任务的通用微处理器的台式计算机、膝上型计算8机或其他类似的设备。在图1中还示出了连接到调谐器10的天线60，该天线用于接收模拟或数字广播信 号，通常是无线电或电视传输信号。尽管仅示出单个天线，根据某些实施例，不止一个天线 可以连接到调谐器10，允许例如双天线实现以得到提高的信号强度，或者允许不同的天线 类型同时地或交替地连接到调谐器。广播接收器系统还包括桥20和计算机70之间的计算机数据连接50。该计算机数 据连接50可以是任何合适的计算机接口，例如串行接口，诸如USB、火线(FireWire)等等。图2示出调谐器10的更多细节。广泛而言，调谐器10可操作用于检测无线电频 率(RF)信号，然后将它们放大并且转换为适于进一步处理的形式。相应地，调谐器10还包 括具有一个或多个低频输入104和一个或多个高频输入105的天线接口 102，每个输入能 够连接到适于接收无线电频率信号并且支持大范围的广播频率的天线。在图2所示的例子 中，低频天线输入104接收各个AM波段(band)的频率，而高频天线输入105接收VHF、波 段3、波段4/5和L波段的无线电频率信号。根据优选实施例，调谐器接口支持从150kHz到 1. 9GHz的宽频谱覆盖，如在下表中所总结的那样名称频率LW/MW/SW150kHz-30MHzVHF波段II64-108MHz波段III162-240MHz波段IV/V470-960MHzL波段1450-1900MHz本发明的实施例的调谐器10可操作用于通过接口 102接收处于窄频率带宽和宽 频率带宽两者的到来的信号。根据优选实施例，调谐器10支持选自以下各项中的一个或多 个的带宽< 200kHz、200kHz、300kHz、600kHz ；1. 536MHz ；和 / 或 5_8MHz。然而，可以根据 需要支持其他带宽。通过支持对上述频率和带宽的接收，调谐器10能与当前遍及全世界所使用的各 种广播标准的任何信号频率和/或带宽兼容。所支持的广播标准的例子包括但不限于 T-DMB, DVB-T/H、ISDB-T, MediaFLO, DTMB, CMMB (UHF)、T-MMB, AM、FM、DRM, DAB、HD Radio。贯穿本说明书，术语“广播接收模式”应被用于指被用于支持不同广播标准中的一 个或多个的调谐器10、桥20和/或软件解调器30的具体配置中的每一种。天线接口 102典型地还在所述输入中的每一个上包括一个或多个放大器103，所 述一个或多个放大器可操作用于提高无论什么频率或带宽的到来的无线电频率信号的幅 度。通常，所述一个或多个放大器103是被设置用于放大天线60所捕获的信号的频带优 化低噪声放大器(LNA)。所述LNA可以靠近天线输入被放置以使馈送路径上的损失最小， 所述馈送路径将到来的信号传递给混频器/滤波器块106。尽管提供低噪声放大器作为例9子，可以根据需要使用除低噪声放大器以外的其他放大器或者将其他放大器用作低噪声放 大器的备选方案。在到达混频器/滤波器106之前，可以使用附加的混频器109将输入信号变换为 更理想的频率。对于低频输入信号，诸如到达低频输入104的AM信号，尤其是这样。调谐 器时钟107包括上变频锁相环(PLL)驱动VCO 111。该VCO 111产生信号，该信号又连同来 自天线接口 102上的低噪声放大器的经放大的信号一起被供应给混频器109。在这点上，输 入信号(尤其是低频信号)可以在传递给混频器/滤波器块106用于下变频和预先选择之 前被上混频(up-mix)到更高的频率。调谐器10还包括混频器/滤波器块106，用于在接口 102处接收到的输入信号的 下变频以及用于对想要的信号的预先选择。该混频器/滤波器块106在频率、滤波和增益方 面是可配置的，并且可操作用于使用恰当的相位滤波器将接收到的输入信号分成同相(I) 和正交(Q)分量。该混频器/滤波器块106包括以同相和正交振荡器信号驱动的一对混频 器303，一对滤波器117，每个滤波器可由相关联的电阻和电容设置，所述相关联的电阻和 电容允许粗带宽调节和细带宽调节两者，以及一个或多个可变放大器118。在一个实施例 中，滤波器可以被配置为低通滤波器，或者在另一实施例中，它们可以利用I路径和Q路径 之间的90度相位关系来产生复多相带通滤波器响应(complexpolyphase bandpass filter response) 0在优选实施例中，使用低通响应还是使用带通响应的选择通过调谐器控制120 是可选的。由于调谐器控制120从微控制器202接收指令，其也被用于控制调谐器10的可 控的方面。混频器/滤波器块106被调谐器时钟单元108内的VCO 112所产生的第二时钟驱 动。在结构上，调谐器时钟单元108内的PLL类似于下面参考图4和7所描述的桥时钟208 的PLL，但是调谐器时钟单元108在其实现细节上不同于桥时钟208，如下所述。根据本发明的一个实施例，调谐器时钟单元108使用时钟倍频锁相环(PLL)，例如 分数N(fracti0nal-N)合成PLL 115。常规的合成器使用包含可编程的分频比的分频器的 锁相环(PLL)，该分频器的分频比对于任何一个频率设置都被固定。然而，这样的合成器的 频率分辨率通常受限于相位频率检测器的速率。因此如果使用5kHz的相位检测器速率，那 么分辨率将被限制为5kHz。然而，本发明的实施例的广播接收器系统的分数N合成PLL布 置提供更精细的频率控制。从至少一个压控振荡器(VCO) 112获得调谐器时钟单元108所产生的时钟。广泛 而言，分数N PLL 115可操作用于将一个或多个VCO锁定到一频率，该频率是预定的基准 频率的分数倍。在分数N PLL 115中，VCO从不正好“在频率上(on frequency)”。换句话 说，其从不是基准频率的正好整数倍。在基准频率的一个周期中，VCO频率将呈现为高一定 的量。在下一个周期中，VCO将呈现为低相等的量。分数NPLL 115因此将尝试增大(ramp up) VCO频率，然后在相位检测器的交替周期中减小VCO频率。图3示出本发明的实施例，其中从三个VCO 301中的一个获得调谐器时钟单元108 所产生的时钟，每个VCO 301能够覆盖预定的频率范围。根据一个实施例，第一 VCO可以覆 盖范围1800到2500MHz，第二 VCO可以覆盖范围MOO到3000MHz，而第三VCO可以覆盖范围 2900到4000MHz。共同地，本例中的三个VCO因此能够提供覆盖频率范围1800到4000MHz 的输出时钟。根据这种设置，控制逻辑304基于到来的信号的频率来确定适于产生恰当的信号以驱动混频器/滤波器块106的相应的VC0。根据一个实施例的广播接收器系统可操作用于接收频率范围150kHz到1900MHz 中的传输信号。由于对低频AM信号的上混频操作，Fin(如图3所示)可以从64MHz到 1900MHz变化。通过使合适的可编程N分频器302位于所述三个VCO 301之后，有可能将上 文所指示的范围中的任何到来的信号下变频(通过混频器30；3)。根据本例，整数N可以根 据广播模式而分别取值为32、16、4或2，即波段2、波段3、波段4/5和L波段。然而，可以在 恰当的地方使用其他整数。调谐器10的输出是混频器/滤波器块106所产生的同相(I)和正交(Q)信号分 量。相关联的I和Q信道路径可操作地连接到桥20上对等的I和Q输入，从而允许在调谐 器10和桥20之间传送信道数据。然而，应当注意的是，根据一些例子，可能不一定要使用 I和Q信道路径两者，在这种情况下，一个路径可以恰当地被旁路。对于到达混频器/滤波 器106的零值或低值的中频(IF)样点尤其是这样。图4示出根据本发明的实施例的桥20。该桥包括调谐器接口 201、微控制器202、 双模拟到数字转换器(ADC) 203、数字信号处理器(DSP) 205、频率合成器模块206、时钟发生 器207和计算机接口 209。桥20还包括电源管理模块220，其向桥20的各个部件分配必要 的电源和偏压基准。为了方便起见，频率合成器206和时钟发生器207将共同地被称为“所 述时钟” 208。参考图7来更详细地描述所述时钟。与位于计算机70上并且被根据本发明的实施例的软件解调器30使用的通用微处 理器相比，微控制器202是专用的片上处理器。该微控制器202经由馈送到控制120中的 调谐器接口 201连接到调谐器10 ；连接到桥20 (控制模拟到数字转换器(ADC) 203和数字 信号处理器(DSP) 205 ；以及通过合适的数据连接而连接到计算机接口 209。根据本发明的实施例，一旦微控制器202从主机计算机70接收控制指令，该微控 制器就可操作用于将控制指令发送到调谐器10。这些指令的例子包括但不限于通过在混 频器/滤波器106中设置恰当的滤波来设置调谐器接收频率、设置一个或多个放大器118 的增益、执行频带选择以及配置滤波器带宽。微控制器202还发送控制指令到ADC 203，例 如设置采样频率，以及发送控制指令到DSP 205和/或计算机接口 209。被发送到DSP 205 和/或计算机接口 209的指令的例子包括但不限于打开/关闭压缩、配置速率控制、配置 时钟速率以及通过发出合适的指令来配置DSP和/或计算机接口 209的其他可控方面。调谐器接口 201支持双向数据通信。因此，不但允许微控制器与调谐器10连接， 调谐器接口 201还支持从调谐器10接收数据。如上参考图2所述的那样，调谐器10的输 出是通过混频器/滤波器块106内的可编程滤波器所传递的来自天线接口 102的输入信号 的同相(I)和正交(Q)分量。在调谐器接口 201处被接收之后，I和Q分量各自分别经由 合适的传输路径被传递给模拟到数字转换器(ADC) 203。根据优选实施例，I和Q分量的路 径各自具有其自己的ADC。可选地，I和Q分量可以在到达ADC之前首先通过所述传输路径 上的一个或多个附加的放大器。如将为本领域的技术人员已知的那样，ADC(模拟到数字转换器)203是被用于将 连续信号从输入电压或电流转换为离散的数字整数供数字处理的电子集成电路。在这种情 况下，输入信号通常属于某类的广播传输信号。由ADC 203提供的数字输出可以根据需要 利用不同的编码方案，例如Gray码、二进制补码或任何其他合适的编码方案。
根据一个例子，ADC 203是“过采样” ADC。使用过采样ADC，以显著高于到来的信 号的带宽或最高频率的两倍的采样频率对信号进行采样。结果是，量化噪声(即模拟信号 值和量化的数字值之间由于舍入和/或截断所引起的差)作为能够可维持地(viably)通 过所述转换器的遍布在整个频率范围上的平的功率谱密度被引入。根据本发明的实施例所使用的已知类型的过采样ADC是“ Si gma-De Ita "ADC0 Sigma-Delta ADC在所需要的信号频带上根据预定的大因子对所需信号进行过采样。 Sigma-Delta转换器的特征在于它们在它们的输出谱的上部产生不成比例地更多的量化 噪声。当在转换器的整个频带上来考虑时，通过以目标采样速率的某个预定倍数运行所述 Sigma-Delta ADC，并且对过采样的信号进行低通滤波使其降至较低的速率，有可能得到与 平均值相比具有更少噪声的结果信号。因此使用Sigma-Delta ADC得到更高的有效分辨率。在ADC 203上采用功率优化方案来优化功率消耗，尤其是对于低带宽信号，在低 带宽信号中功率需求被减少。这种功率优化方案可以是依赖于采样速率的，和/或是依赖 于某个其他变化的系统属性的，诸如当前的广播接收模式。这种依赖性的优化通常经由ADC 203内的本地解码逻辑基于微控制器202所产生的控制字的状态来实现。根据一个例子， “DCCG_M0DE”控制字恰当地调整(scale)最大和最小采样速率模式之间的ADC偏压条件。 这样，ADC 203内的内部电路被设置为消耗比例如在它们以高采样速率操作时需要消耗的 更多的功率。根据另一例子，合适的控制字也被用于禁用(disable)两个ADC中的一个(或 者I路径ADC或者Q路径ADC)。这个模式对基于中频(IF)的信号接收可能尤其有用，其中 不需要出自混频器/滤波器块106的2信道I和Q接口。根据一个实施例，桥20在ADC 203的前端处加入电平移动(levelshifting)、衰减 输入缓冲器(未示出)，例如6dB衰减输入缓冲器，用于优化调谐器10和通常低电压的ADC 203之间的接口。这个输入缓冲器还可以起作用以限制到ADC 203中的最大信号电平。适于数字无线电和电视广播的先前已知的广播接收器通常使用管道化ADC实现 方式。这些实现方式通常与耦合在ADC周围的模拟自动增益控制(AGC)环路一起操作以有 效地使ADC的动态范围内的信号占有率最大。这样的实现方式通常达到小于10位有效位数 (ENOB)的分辨率，并且难以在不使用复杂的校准技术和算法的情况下用现代的低电压半导 体技术来实现。然而，为在接收器AGC方式中提供算法灵活性并且虑及更高等待时间的AGC 环路(由USB接口的等待时间引起)，大于10位的ENOB分辨率是优选的。根据本发明的实 施例的ADC 203的架构的基本信号与量化噪声的比(SQNR)在所需要的最高数据速率处是 10.6位EN0B。这以现代低电压半导体技术中的低精度部件来达到，而不需要复杂的校准技 术和算法。根据本发明的优选实施例，有双ADC设置，即在I和Q分量路径的每一个上有一个 ADC 203，这些ADC中的每一个以12倍过采样速率提供大于10位的有效位数(ENOB)。优选 地，这些双ADC中的一个或两个能够根据需要被使能/禁用。以合适的形式将ADC输出204传递给DSP 205。例如，将来自ADC 204的输出作为 4位、二进制补码的字传递给DSP 205，用于随后的抽取和数字滤波过程。图5示出根据本发明的实施例的数字信号处理器(DSP)205的例子。到DSP 205的 输入信号是来自ADC 203的两个输出分量，即同相(I)和正交(Q)分量，以及来自时钟208 的时钟输出信号(CK0UT_12X_DSP)，将参考图7更详细地描述该时钟输出信号。广泛而言，12来自时钟208的时钟输出信号被用于根据广播接收模式应要求(on demand)调整ADC和 DSP两者的时钟速率。在DSP 205中，时钟管理模块602提供相应的时钟信号到DSP 205的 单个DSP元件604、606、608和610。下表提供了从调谐器时钟单元208所产生的并且为不 同的广播接收模式被用在ADC 203和DSP 205中的不同的时钟速率的一些例子
权利要求
1.一种桥接电路，其被配置用于能够接收广播模拟频率的调谐器电路和能够解调接收 到的广播信号的通用处理器之间的连接，所述电路包括调谐器接口，其能够从调谐器线路接收至少一个以模拟形式的信号分量；模拟到数字转换器，其被连接用于从所述调谐器接口接收所述模拟信号并且将其转换 为数字信号用于滤波；数字滤波器，其被连接用于接收所述数字信号并且对其进行滤波；外部数字接口 ；以及微控制器，其被布置用于经由所述外部数字接口接收控制信息，其中向所述模拟到数据转换器和所述数字滤波器中的一个或多个提供可控地可变的 时钟输入。
2.根据权利要求1所述的电路，其中根据接收到的信号带宽来确定所述可控地可变的 时钟输入。
3.根据权利要求1或2所述的电路，其中所述可控地可变的时钟输入由所述微控制器 响应经由所述外部数字接口接收到的控制信息来确定。
4.根据前述权利要求中的任意一项所述的电路，其中向所述模拟到数字转换器和所述 数字滤波器两者提供可控地可变的时钟输入。
5.根据前述权利要求中的任意一项所述的电路，其中公共的可控地可变的时钟信号被 提供给所述模拟到数字转换器和所述数字滤波器。
6.根据前述权利要求中的任意一项所述的电路，其中所述模拟到数字转换器包括过采 样型转换器。
7.根据前述权利要求中的任意一项所述的电路，其中所述模拟到数字转换器包括多个 模拟到数字转换器设备，其中的一个或多个能够根据信号处理要求选择性地被停用。
8.根据权利要求6或7所述的电路，其中所述模拟到数字转换器中的一个或多个包括 Sigma-Delta型转换器。
9.根据前述权利要求中的任意一项所述的电路，其中所述数字滤波器被实现为数字信 号处理器。
10.根据权利要求9所述的电路，其中所述数字信号处理器可以被设置为通过模式，所 述通过模式采用比接收到的信号的带宽更宽的滤波器通过带宽，其中所述接收到的信号的 带宽在预定带宽以下。
11.根据权利要求10所述的电路，其中所述数字信号处理器为每个信号分量包括单一信号路径。
12.根据权利要求11所述的电路，其中所述信号路径包括第一数字滤波器。
13.根据权利要求12所述的电路，其包括一个或多个有限脉冲响应滤波器。
14.根据权利要求11到13所述的电路，其包括第一无限脉冲响应滤波器。
15.根据权利要求14所述的电路，其中所述时钟单元包括可操作地耦合于可编程分频 器的锁相环。
16.根据权利要求15所述的电路，其中所述锁相环包括由具有至少一个可编程输入的 多级噪声整形结构控制的、集成的反馈计数器。
17.根据权利要求15或16所述的电路，其中由所述微控制器直接地或间接地设置所述时钟单元输入的可编程分量。
18.根据前述权利要求中的任意一项所述的电路，其中所述调谐器接口被配置用于从 调谐器线路接收以模拟形式的I和Q信号分量。
19.根据前述权利要求中的任意一项所述的电路，其被实现在电视棒内，使得所述外部 接口是与外部通用计算设备的接口。
20.根据前述权利要求中的任意一项所述的电路，其被实现在PC迷你卡上，使得所述 外部接口是卡接口。
21.根据前述权利要求中的任意一项所述的电路，其被实现在PC主板上，使得所述外 部接口是与所述主板的其余部分的电路接口。
22.根据前述权利要求中的任意一项所述的电路，在具有调谐器线路的集成电路上提 供所述电路。
23.根据权利要求22所述的电路，其中所述调谐器线路包括可操作用于检测包括电视 广播信号的多个经调制的射频信号的调谐器电路，并且包括分别被布置用于频率转换和预 先选择接收到的模拟信号的模拟混频器和模拟滤波器线路。
24.根据前述权利要求中的任意一项所述的电路，其中所述调谐器线路包括具有控制 输入的模拟混频器，使得频率转换因子是可配置的。
25.根据前述权利要求中的任意一项所述的电路，其中所述调谐器线路包括具有控制 输入的滤波器线路，使得所选择的模拟频率是可配置的。
26.根据前述权利要求中的任意一项所述的电路，其中所述调谐器线路还包括连接在 所述模拟滤波器和模拟到数字转换器之间的一个或多个可调放大器，每个可调放大器具有 用于确定放大系数的控制输入。
27.根据权利要求对至沈中的任意一项所述的电路，其中控制输入由所述微处理器确定。
28.根据权利要求对至27中的任意一项所述的电路，其中控制输入由所述微处理器响 应在所述外部接口上接收到的控制信息来确定。
29.一种桥接电路，其被配置用于能够接收广播模拟频率的调谐电路和能够解调接收 到的广播信号的通用处理器之间的连接，所述电路包括调谐器接口，其能够从调谐器线路接收至少一个以模拟形式的信号分量；模拟到数字转换器，其被连接用于从所述调谐器接口接收所述模拟信号并且将其转换 为数字信号用于滤波；数字滤波器，其被连接用于接收所述数字信号并且对其进行滤波；以及输出数字接口，其中向所述模拟到数字转换器提供可控地可变的时钟输入，所述时钟 输入确定所述模拟信号的采样速率。
30.一种桥接电路，其被配置用于能够接收广播模拟频率的调谐电路和能够解调接收 到的广播信号的通用处理器之间的连接，所述桥接电路包括调谐器接口，其能够从调谐器线路接收至少一个以模拟形式的信号分量；模拟到数字转换器，其被连接用于从所述调谐器接口接收所述模拟信号并且将其转换 为数字信号用于滤波；数字滤波器，其被连接用于接收所述数字信号并且对其进行滤波；以及输出数字接口，其中向所述数字滤波器提供可控地变化的时钟输入，所述时钟输入确 定所述滤波器通过带宽。
全文摘要
桥接电路，其被配置用于能够接收广播模拟频率的调谐器电路和能够解调接收到的广播信号的通用处理器之间的连接，所述电路包括调谐器接口，其能够从调谐器线路接收至少一个以模拟形式的信号分量；模拟到数字转换器，其被连接用于从所述调谐器接口接收所述模拟信号并且将其转换为数字信号用于滤波；数字滤波器，其被连接用于接收所述数字信号并且对其进行滤波；外部数字接口；以及微控制器，其被布置用于经由所述外部数字接口接收控制信息，其中向所述模拟到数字转换器和所述数字滤波器中的一个或多个提供可控地可变的时钟输入。
文档编号H04B1/16GK102047571SQ200980120226
公开日2011年5月4日 申请日期2009年1月8日 优先权日2008年5月28日
发明者A·伊顿, D·布丁, K·阿卢瓦利亚, S·阿特金森 申请人:米里克斯半导体有限公司