使用开环采样校正放大器的光学传感器的光学暗电平消除的制作方法

专利名称：使用开环采样校正放大器的光学传感器的光学暗电平消除的制作方法
使用开环采样校正放大器的光学传感器的光学暗电平消除方法
技术领域：
本发明涉及图形输入电路，特别涉及光学暗像素(Optical BlackPixel，0ΒΡ)消除 电路。
背景技术：
数码相机和其它视觉图像输入设备都使用光传感器，如电荷耦合器件(CCD)和互 补金属氧化物半导体(CMOS)传感器。这些(XD/CM0S光传感器有一个像素传感器阵列，光 学图像就聚焦在其上。每个像素传感器可以包括子像素传感器，其感应不同频率或颜色的 光，如红色、绿色、和蓝色子像素传感器。或者，红色和蓝色色度传感器(chromatic sensor) 可以与光度传感器(luminosity sensor) 一起用于YUV像素编码，或者可使用单色像素传 感器。图1显示一个(XD/CM0S光传感器。(XD/CM0S传感器10有一个以行列排列的像素 传感器12、14阵列。一个透镜将图像聚焦到(XD/CM0S传感器10的表面上。但是，图像边缘 可能因为透镜而变形，或者可能被相机内的框架或其它结构阻挡，或者图像可能被相机剪 裁以满足期望的尺寸如640X480像素，或一些其它标准尺寸。相机内的框架可能阻挡光线 到一些像素传感器，如暗像素传感器14，但是允许来自透镜的光到达亮像素传感器12。在 (XD/CM0S传感器10的阵列里，亮像素传感器12和暗像素传感器14是完全相同的像素传感 器，但是数码相机的结构使得一个阴影投射在暗像素传感器14上，同时将图像聚焦到亮像 素传感器12上。在顶部和底部也有可能有成行的暗像素传感器14，但未在图中显示。外部时钟SHP、SHD被施加到(XD/CM0S传感器10上作为移位时钟(shift clock), 以对不同的亮像素传感器12和暗像素传感器14进行采样。当SHP、SHD被施以脉冲时，下 一个亮像素传感器12被移位到(XD/CM0S传感器10的CXDIN输出。另一个时钟如BLK信号 (图中未显示)也可以被施以脉冲，当前像素从一个水平线移到下一个水平线，并且一个帧 信号(图中未显示)可以脉动地移到第一条线上的第一像素以开始对一个新帧进行采样。 (XD/CM0S传感器10的制造商可以替换各种不同控制信号。图2是(XD/CM0S传感器运行的波形示意图。当读取(XD/CM0S传感器10中一行 新像素传感器时，首先读取的是暗像素传感器14中的一些像素。接着，读取的是亮像素传 感器12中大量的亮像素，随后是该行末端的暗像素传感器14中的一些暗像素。对该行开 头的感应如图2所示。移位像素时钟SHP、SHD交替地脉冲至低。非重叠时钟CLK1、CLK2是由SHP、SHD产 生。(XD/CM0S传感器10输出一个固定电压对应SHP，然后是实际像素值作为一个可变电压 对应SHD。在CXDIN上由(XD/CM0S传感器10输出的负电压越大，表示被感应颜色的像素越 明亮。(XD/CM0S传感器10上的每个像素位置可以有三个像素值在CXDIN上持续输出，如一 个像素位置的Y、U、和V分量。当暗像素值由(XD/CM0S传感器10输出时，光学暗像素(OpticalBlack Pixel)信 号OPB被驱动至有效(低位)。OBP信号可以是由一个逻辑电路或状态机(state machine)产生，其同时产生SHP、SHD和其它控制信号。数码相机设计者确定在(XD/CM0S传感器10 上哪些像素被相机遮蔽以及哪些像素是被透镜聚焦其上。进一步的剪裁图像可以由数码相 机或由其它装置进行。理想情况下，暗像素传感器14将输出一个恒定的固定电压如0伏特。但是，在暗像 素传感器14和其它电路里可能存在小的随机偏移(randomoffsets)，即使在没有光到达暗 像素传感器14时也会存在。这些偏移在(XD/CM0S传感器10输出端上会被模拟前端(AFE) 电路放大，并且如果偏移不能被恰当地消除，可能会塞满(saturate)输出装置。图2显示当OBP有效时CCDIN在下降脉冲(low-going pulses)上的最低电平在 4个输出暗像素上有某些变化。一旦OBP无效(高位)，亮像素在CCDIN上输出更大的下降 脉冲。但是，在亮度区域内的暗像素，如图像的暗色部分，可能没有被准确地表示。在OBP 期间它们的电压可能大于或小于暗像素传感器14中暗像素的电压。例如，图2内最后一个 像素的电压，比图2开头的四个暗像素的一些电压负得更多。在图像的可显示区域里暗像素的相对暗度可能受偏移影响，导致可察觉到的失真 在显示装置上，如在一个平板电视上。即使当(XD/CM0S传感器10被覆盖住，接收不到光 时，在亮像素传感器12内的细小偏移也会导致像素电压输出出现变化，最终反应在显示装 置上。也可能发生饱和(Saturation)。因此，在(XD/CM0S传感器10上需要控制暗电平，因 为暗像素的任何偏移都会被CCDIN之后的下游逻辑电路放大。可以使用一种反馈方法，在模拟或数字域内纠正暗电平偏移。考虑到过滤和稳定 性，需要很大的芯片外电容器(Off-chip capacitor)，但这样会增加成本和尺寸，因而并不 尽如人意。目标暗电平和实际暗电平之间的比较可以在CCDIN下游的可编程增益放大器 (PGA)之后进行。误差被反馈到PGA的输入，建立一个反馈回路，当PGA增益很高时，该反馈 回路对噪声比较敏感。在数字域内，该比较也可以在模数转换器(ADC)之后进行，在PGA之 后，但是仍然需要大的芯片外电容器，在低亮度条件下当PGA增益很大时，仍然出现噪声敏 感。在数字域内，也可以在ADC之后进行比较和过滤，但PGA和ADC可能变得容易饱和，因 为PGA输出摇摆不定以及ADC输入范围需要增大以容纳额外信号，由于暗电平偏移。增大 PGA和ADC范围会非常昂贵，当供给电压受限时还不太可行。期望有一种光学黑像素(OBP)消除电路，其不需要大的芯片外电容器。期望有一 种OBP消除电路，其不需要扩展ADC范围或PGA额外输出摇摆以避免在低亮度水平上出现 饱和。期望有一种OBP消除电路，其具有快速反应时间和稳定性，能够安置在各个位置上， 如PGA之前或之后。

图1显示一个(XD/CM0S光传感器。图2是(XD/CM0S光传感器运行的波形示意图。图3是当OBP激活有效时产生一个暗像素电压均值的波形示意图。图4是一个光学暗像素(OBP)消除电路连接到减法缓冲器的示意图。图5是一个闭环光学暗电平采样平均电路的结构示意图。图6显示图5的OBP消除电路在阶段2的运行。图7显示图5的OBP消除电路在阶段1的运行。
7
图8是图5-7的OBP消除电路的控制信号的时序图。图9是一个OBP消除电路的时序产生器的模块示意图。图10A-C显示OBP消除电路在一个数字摄像装置内的三个位置。图11是OBP消除电路的另一个实施例。
发明详述本发明涉及用于数字摄像装置的光学暗像素(OBP)消除电路的改进。以下描述使 本领域技术人员能够制作和使用在特定实施及其要求的上下文里提供的本发明。优选实施 例的各种改进对本领域技术人员而言是显而易见的，在此定义的一般原理可以被实施到其 它实施例。因此，本发明并不受限于所示和所述的特别实施例，而是属于与在此披露原理和 新颖性特征一致的最广泛范围内。发明人已经认识到在(XD/CM0S光传感器边缘上光学暗像素(OBP)信号有效期 间，可以检测和过滤暗像素传感器的暗电平以产生一个平均暗像素电压。通过一个采样保 持放大器，可以由一个参考或共模电压而产生平均暗像素电压，然后其被施加到一个差分 放大器，从亮度像素值减去该平均暗像素电压。图3是当OBP有效时由一个暗像素电压均值产生一个平均共模电压(VCMA)的波 形示意图。当读取CCD/CMOS传感器10(图1)上的一行新像素传感器时，首先读取的是暗 像素传感器14的一些新像素。接着，读取的是亮像素传感器12的大量亮像素，随后是暗像 素传感器14在该行末端的一些暗像素。对该行开头进行感应如图3所示。移位像素时钟SHP、SHD交替被脉冲至低位，产生非重叠时钟CLK1、CLK2。(XD/CM0S 传感器10输出一个固定高电压对应SHP，然后是实际像素值作为一个可变低电压对应SHD。 在CXDIN上的负电压越大，表示像素越明亮。当暗像素值由(XD/CM0S传感器10输出时，光 学暗像素(OBP)信号OPB被驱动至有效(低位)。当OBP被激活有效时(低位)，检测出CCDIN上的下降电压(暗电平电压)均 值，产生一个平均暗电平电压VCMA。当OBP无效时(高位)，这个共模电压或一个衍生数 (derivaive)，从亮像素电压中减去以产生修正的像素值。当暗电平电压为零时，VCMA将 等于共模电压(VCM)。OBC消除电路的输出0BC-0UT，在VCM和VCMA之间脉动，脉冲高度 (VCMA-VCM)等于平均暗电平偏移。图4是一个光学暗像素(OBP)消除电路与减法缓冲器连接的示意图。在此例子 里，模拟前端(AFE)的输入是单端的。(XD/CM0S传感器10(图1)在CXDIN线上输出像素电 压，其即是光学暗像素消除(OBC)电路60的输入信号IN。当从(XD/CM0S传感器10读取暗 像素传感器14，当信号OBP有效(低位)时，OBC电路60被激活。在此期间，IN(暗电平偏 移)通过OBC电路60进行采样和平均。OBC电路60的输出是一个在VCMA和VCM之间摆动 的脉冲序列(pulse train)，其中VCMA和VCM之间的差值即是暗电平偏移的平均值。OBC 电路60的详情如图5所示。电荷被存储在电容器62中。OBC电路60的输出OUT，被施加到减法缓冲器64的非反相输入，而CXDIN被施加 到减法缓冲器64的另一个输入。因此，减法缓冲器64的输出等于CXDIN和OBC电路60输 出之间的差值。由于在CXDIN上像素值是负电压，施加CXDIN到减法缓冲器64的反相㈠输入，施加OBC电路60的输出到非反相(+)输入，有效地将下降像素反转而产生正像素值。但是， 该信号反转也可以AFE随后阶段(或⑶S或PGA)上进行，在ADC之前。图5是一个闭环光学暗电平采样平均电路的示意图。图5电路执行图4的OBC电 路60和电容器62的功能。图5电路产生一个在VCMA和VCM之间切换的脉冲序列。VCMA 和VCM之间的差值是平均暗电平偏移。该值随后将从亮像素中减去。放大器30是一个差分输入放大器，如一个运算放大器。当反馈开关34、38在Φ 2 期间闭合时，输出OUT被连接到反相输入(_)，共模电压VCM被连接到非反相输入(+)。假 设放大器偏移为零时，放大器30在单位增益反馈上运行，并设置放大器30的共模输出电压 为VCM。在此阶段，任何放大器偏移被置零，并被存储在电容器40内。在Φ1期间反馈电容 器开关32、36闭合以连接反馈电容器44的背极板(back plate)到OUT，以及连接储能电容 器 46 (accumulating capacitor)的背极板至Ij VCM。共模电压VCM可以由一个外部或内部参考电压产生器如带隙基准电路产生。例 如，在一个实施例里，VCM可能是1. 5伏特，或在其它实施例里可能是其它数值。在Φ2期间，采样电容器40的前极板通过采样开关24而连接到VCM，并在ΦΠ)期 间通过采样开关22而连接到输出OUT，当OBP有效(低位)时其类似于Φ 1。在Φ2期间 通过采样开关28以及在Φ ID期间通过采样开关26，采样电容器42的前极板连接到IN。当CLKl有效时，输出开关95闭合，连接放大器30的输出OUT到输出0UT1。当 CLK2有效时，输出开关97闭合，连接VCM到输出OUTl。在像素数据管线内，输出开关95、97 提供适当时序的输出信号OUT用于下一个阶段。在OUTl上输出一个在VCM和VCMA之间的 脉冲序列。图6显示图50BP消除电路在阶段2的运作。当时钟Φ 2为高位以及时钟Φ 1及 其衍生时钟Φ ID为低位时，阶段2激活。而且，在阶段2期间，CLK2为高位且CLKl为低位。 开关22、26、32、36、95在阶段2期间断开。在阶段2期间，采样开关28连接输入IN到采样电容器42的一端，反馈开关38连 接共模电压VCM到采样电容器42的另一端，从而像素输入IN通过存储电荷在采样电容器 42上而进行采样。共模电压VCM通过采样开关24被连接到采样电容器40，电荷存储在采 样电容器40上，取决于反相输入(-)上的节点电压。由于输出OUT通过反馈开关34连接 到放大器30的反相输入(_)，放大器30的非反相输入(+)通过反馈开关38连接到VCM，放 大器30是单位增益结构。放大器30的反相输入(_)等于VCM和放大器30偏移的总和。因此，输入像素电压存储在采样电容器42上，当Φ 2有效时，在阶段2期间放大器 偏移存储在采样电容器40上。放大器30被置零。在阶段2期间，输出开关95断开，而输 出开关97闭合，连接VCM到输出OUTl。图7显示在阶段1图5的OBP消除电路的运作。当时钟Φ 1和衍生时钟Φ ID为 高位且Φ2为低位时，阶段1激活。在阶段1期间CLKl为高位而CLK2为低位。在阶段2 期间，开关22、26、32、36、95闭合，但开关24、28、34、38、97断开。从图3波形可以看到，每个CCDIN脉冲有一个较高的固定电压部分，(对所有像素 其都是相同电压)以及一个可变的低电压部分(其有一个变化的下降电压)。一个CCDIN 脉冲的变化下降电压部分的量级对像素值进行编码。使用两个时钟来对每个CCDIN脉冲的 固定和可变部分进行采样。CLKl对CCDIN脉冲的固定电压部分进行采样，而CLK2对CCDIN脉冲的可变电压部分进行采样。由于Φ 1是在CLKl有效时发生，而Φ 2是在CLK2有效时发生(当OBP低位有效 时)，CXDIN脉冲的固定电压部分在Φ 1期间被采样，而CXDIN脉冲的可变电压部分在Φ2 期间被采样。像素值是由CCD/CMOS传感器10进行编码，作为在Φ2期间的负电压脉冲，而 固定电压是在Φ 1期间由(XD/CM0S传感器10输出。在阶段1，采样开关26连接输入IN到采样电容器42，使得像素输入IN通过存储 电荷在采样电容器42上而进行采样。这是CXDIN脉冲的固定电压部分，其通过开关26进 行采样。在阶段2，CXDIN脉冲的可变电压部分通过开关28进行采样。因此，采样电容器42存储每个CCDIN脉冲的可变电压采样部分和固定电压采样部 分之间的差值。在阶段1期间，因为电荷共享，当前CCDIN脉冲的这个电压差值从采样电容 器42被推到储能电容器46。当开关38断开时，储能电容器46的背极板通过开关36连接 到VCM。储能电容器46累计当前CXDIN脉冲的最新采样差值和之前CXDIN脉冲的差值。因 此，在阶段1，储能电容器46累计了 CCDIN脉冲的暗电平电压，并驱动放大器30的非反相输 入⑴。放大器30的输出OUT通过采样开关22连接到采样电容器40的前极板。放大器 30的输出OUT也通过开关32而施加到反馈电容器44的背极板。反馈电容器44保留放大 器30的平均偏移值，而电容器46保留暗象素的平均电压。由于放大器30的反馈动作，放 大器30的反相输入被驱动靠近非反相输入。在阶段1，放大器30的输出将等于暗电平偏移 加上放大器输出共模VCM。任何放大器偏移都被存储在电容器44内的平均放大器偏移抵 消。VCM是一个由内部电压参考电路如带隙基准电路(图中未显示)产生的参考电压。 VCMA是VCM+ Δ，其中Δ是平均暗像素偏移。在平均化之后，放大器30的输出变成VCM和 平均暗电平电压(VCMA)的总和。采样电容器42和储能电容器46及其相连开关形成一个离散时间一阶低通滤波 器，其过滤输入电压。放大器30充当一个单位增益缓冲器以在OBP有效时提供平均暗电压 VCMA0接着，累积的平均暗电压VCMA在阶段1并在OBP无效时出现。放大器30是一个单 位增益缓冲器，不会放大被采样的偏移。在阶段1，输出开关95闭合，而输出开关97断开， 连接放大器30的输出到输出0UT1。在OUTl上输出一个在VCM和VCMA之间脉动的脉冲序 列。图8是图5-7的OBP消除电路的控制信号的时序示意图。CLKl和CLK2是由SHP 和SHD产生，CLKl和CLK2对(XD/CM0S传感器10将不会在同一时间上是有效的(高位)， 如图2所示的。在CXDIN上的下降(low-going)电压在CLK2下降沿被采样，而CXDIN的固 定参考电压在CLKl下降沿被采样。当暗像素传感器14在像素水平线末端从(XD/CM0S传感器10被扫描出时，信号 OBP是低位有效，而信号0ΒΡ_Β是高位有效。如图所示，时钟Φ 1是由CLKl产生，而时钟Φ 2 是由CLK2产生。当0ΒΡ_Β是高位有效时，时钟Φ ID与时钟Φ 1相同。当OBP有效时，0ΒΡ_ B高位有效，并且时钟Φ 1保持高位，而时钟Φ ID保持低位。当像素水平线上的第一亮像素传感器12准备好从(XD/CM0S传感器10中被扫描
10出时，信号0ΒΡ_Β走向无效(低位)。信号0ΒΡ_Β通过一个触发器(flip-flop)与CLK2的 下降沿同步，而产生一个有同步延迟的0BP_B_SYNC。信号0BP_B_SYNC被用于选通(gate)时钟Φ 1、Φ 2。这个选通(gating)在正确时 间点会停止ΦΙ、φ 和Φ2，为AFE保留暗电平电压。AFE抵消CXDIN亮像素的暗电平电 压。当0BP_B_SYNC无效时，Φ 1保持高位而Φ 2保持低位，从而OBP消除电路维持在阶段1 状态。但是，Φ ID也被驱动至低位，使得开关22、26保持断开。由于采样开关24、28也断 开，在OBP无效时采样电容器40、42的前级板保持浮动(floating)。采样电容器40、42的 这种隔离能够保存其电荷，同时亮像素被移位出(XD/CM0S传感器10。在该亮像素的阶段1状态期间，不会对CCDIN进行进一步的采样。平均暗电平电 压被保留在放大器30的输出上。图9是一个OBP消除电路的时序产生器的模块示意图。对图5-7的时钟Φ 1、Φ 2 和Φ 1D，图9时序产生器能够产生图8的波形。D型触发器40接收CLK2B以在CLK2下降沿上对信号0ΒΡ_Β进行采样。触发器40 输出0BP_B_SYNC，其与CLK2、CLK2B的逆同步。当0BP_B_SYNC为高位时，OR门54传递CLKl 到Φ 1，但当0BP_B_SYNC为低位且被逆变器58反相时，OR门54驱动一个高位到Φ 1，导致 当OBP无效时OBP消除电路保持在阶段1状态。当0BP_B_SYNC为低位时，AND门56传递 CLK2到Φ 2，但在0BP_B_SYNC为高位时驱动一个高位到Φ 1，导致当OBP无效时OBP消除电 路保持在阶段1状态。图10A-C显示OBP消除电路在一个数字摄像装置内的三个位置。在图10Α，CXD/ CMOS传感器10(图1)产生如图2所示的模拟信号CCDIN，其被施加到OBP消除电路50的IN 输入。这也是图5-7的IN输入。CXDIN的电压差值被累计以产生平均共模电压VCMA，其从 CCDIN信号或其衍生数值减去。接着，OBP消除电路50的暗电平修正输出被施加到相关双采 样(⑶S)电路102，其产生一个信号到可编程增益放大器(PGA) 104。如果⑶S有一个单端输 入，可以使用图4的电路。否则，如果CDS电路102的输入是全差分(fully differential), 则可以省略差值放大器(减法缓冲器64)。PGA 104有一个可编程的增益以提供白电平平衡、饱和、或曝光控制或其它特征。 PGA 104的模拟输出被施加到模数转换器(ADC) 106，其产生一个数字输出ADC_0UT。这个数 字输出能够以各种格式如联合影像专家群(JPEG)或运动影像专家群(MPEG)进行编码，并 进行传输、存储或显示。图IOB显示OBP消除电路50安置在相关双采样(⑶S)电路102之后以及PGA 104 之前。CXDIN能够被施加到⑶S电路102，然后⑶S电路102的模拟输出被施加到OBP消除 电路50的IN输入。接着，由于⑶S电路102和(XD/CM0S传感器的暗电平电压VCMA，产生 了偏移电压，并被减去，产生了一个暗电平修正输出，其是PGA 104的输入。图IOC显示OBP消除电路50安置在PGA 104之后但在ADC 106之前。CCDIN被施 加到⑶S电路102，⑶S电路102驱动PGA 104的输入。PGA104的模拟输出被施加到OBP消 除电路50的IN输入。接着，由于(XD/CM0S传感器暗电平电压、⑶S电路102和PGA 104， 产生了偏移电压，并被减去，产生了一个暗电平修正输出，其是ADC 106的输入。⑶S电路 102对CCDIN输入每个脉冲采样两次，一次是在脉冲的固定电压部分，第二次是CCDIN脉冲 的可变电压像素值部分。
OBP消除电路50可以安置在任何三个位置，取决于在AFE输出上能够忍受的剩余 偏移的精确度要求。图10A-C仅是OBP消除电路50可以安置的位置示例，本发明并不受限 于这些特别示例。图11是OBP消除电路的另一个实施例。这个OBP消除电路类似于图5，除了输入 IN和VCM相对于采样开关24、28被交换了。在每个CCDIN脉冲内的电压差是由采样电容器 40进行采样，而VCM被馈入到采样电容器42。到下一个阶段如修正双采样(CDS)电路102 的输入，也可以被交换以抵消输入IN和VCM对采样开关24、28的交换。当CLK2被激活有 效时，输出开关95闭合，连接放大器30的输出到输出0UT1。当CLKl被激活有效时，输出开 关97闭合，连接VCM到输出0UT1。在OUTl上输出一个在VCM和VCMA之间脉动的脉冲序 列。
其它实施例发明人补充了一些其它实施例。例如，在数据路径上的各个点，可以使用全差分信 号，或可以使用单端信号。OUT和VCM之间的差值是由OBC电路60检测的平均暗电平电压。 也可以有一些细微变化，甚至当理想等式或一阶分析显示电压或其它参数均等时。在实际 电路里可以有各种寄生元件。不使用正的逻辑门，可以使用反相逻辑门。如果期望的话，DeMorgan理论可以被 用来更改逻辑。因为各种原因如节能或重置模式，可以添加其他部件如缓冲器、逆变器、锁 存器、寄存器、电容器、电阻器等到各个节点上。暗像素消除可以在水平线的开始端或在末 端进行，或每隔几条线进行一次。在数据流的一些位置上可以使用多个OBP消除电路50。例如，第一 OBP消除电路 50可以安置在⑶S电路102之前，如图IOA所示，第二 OBP消除电路50可以安置在PGA 104 之后，如图IOC所示。如果期望的话，可以互换反相输入和非反相输入，但不改变整体功能，从而可以看 作是等价物。可以添加电容器和其它过滤器元件。开关可以是η-沟道晶体管、ρ-沟道晶 体管、或具有平行η-沟道和P-沟道晶体管的传输门。在各个节点上可以添加其他元件，如电阻器、电容器、电感器、晶体管等，也可以有 寄生元件。使用其他晶体管或其它方法，也可以实现激活或停用电路。可以添加传输门晶 体管(pass-gate transistor)或传输门用来进行隔离。可以添加逆转，或额外缓冲。在电路仿真或现场测试之后，可以选择晶体管和电容 器的最终尺寸。金属掩膜选项或其它可编程元件可以被用来选择最终的电容器、电阻器或 晶体管尺寸。尽管已经描述了与单个模拟电压的比较，但也可以比较一个差分模拟电压。在输 入上使用一个有设定增益的差分放大器，也可以比较差分模拟电压。尽管已经描述了一个 运算放大器(op amp)，但也可以使用其它类型的比较器，如非放大的比较缓冲器。尽管已经描述了正电流，但电流也可以是负的或正的，因为在一些情况下电子或 空穴都可以看作是载流子。当涉及相反极性的载流子时，源电流和吸入电流可以互换。电 流可以在相反方向上流动。电路设计者可以选择电阻器、电容器、晶体管、和其它元件，有一个可以产生期望参考电压的比率。尽管已经描述了互补金属氧化物半导体(CMOS)晶体管，但可以替换为其 它晶体管技术和变体，并且可以使用除硅之外的材料如砷化镓(GaAs)和其它变体。各种 (XD/CM0S传感器和阵列技术可以用于(XD/CM0S传感器10，并且阵列可以有各种配置和尺 寸。本发明背景可以包括有关本发明问题或环境的背景信息，而不是其他人描述的现 有技术。因此，背景部分包括的材料并不仅仅是申请者所承认的现有技术。在此所述的任何方法或过程可以是机器实施或计算机实施，通过机器、计算机或 其它装置执行，但并不是仅通过人而不需要机器协助来执行。产生的有形结果包括报告或 在显示器装置上其它机器产生的显示，如计算机监控器、投影装置、音频产生装置、或相关 媒体装置，并可以包括硬拷贝打印输出，其也可以是机器产生的。其它机器的计算机控制是 另一个有形结果。描述的任何优势和优点可能不适用于本发明的所有实施例。在“装置”之前经常 有一个或多个词语的标记。在“装置”之前的词语是一个意指参照权利要求元素的标记，而 不是意指传达一个结构限制。这种装置加功能的权利要求不仅覆盖在此所述的用来执行功 能的结构及其等价物，还包括等同结构。例如，尽管钉子和螺丝有不同的结构，但它们是等 同结构，因为它们都能够执行固定的功能。信号通常是电信号，但可以是诸如在光线电缆上 载有的光信号。前面已经描述了本发明的实施例。由此披露，并不是意指排他性的或限制本发明。 在以上教义的精神下许多改进和变化是可能的。本发明范围不受限于详细详述，而是受制 于所附的权利要求。
权利要求
一种光学暗像素(OBP)消除电路，包括一个像素输入，其从一个图像传感器接收像素脉冲；一个输出，其表示一个平均暗电平信号；一个差分放大器，其有第一差分输入和第二差分输入，并由第一差分输入和第二差分输入之间的电压差产生输出；一个反馈开关，其连接在输出和第一差分输入之间；一个反馈电容器，其连接到第一差分输入和第一反馈节点；一个串联反馈开关，其连接在第一反馈节点和输出之间；一个累积开关，其连接在一个载有参考电压的参考节点和第二差分输入之间；一个储能电容器，其连接到第二差分输入和第二累积节点；一个串联累积开关，其连接到第二累积节点和参考节点之间；第一采样电容器，其连接在第一差分输入和第一采样节点之间；第一次级采样开关，其连接在第一采样输入和第一采样节点之间，用于在第二阶段期间连接第一采样输入和第一采样节点；第一主要采样开关，其连接在输出和第一采样节点之间，用于在第一阶段期间连接输出和第一采样节点；第二采样电容器，其连接在第二差分输入和第二采样节点之间；第二次级采样开关，其连接在第二采样输入和第二采样节点之间，用于在第二阶段期间连接第二采样输入和第二采样节点；和第二主要采样开关，其连接在像素输入和第二采样节点之间，用于在第一阶段期间连接像素输入和第二采样节点；其中像素输入被连接到第一采样输入和第二采样输入中的一个采样输入；其中参考电压连接到第一采样输入和第二采样输入中的另一个采样输入，其没有被连接到像素输入。
2.根据权利要求1所述的光学暗像素(OBP)消除电路，其中反馈开关在第二阶段期间 闭合，但在第一阶段期间断开；其中串联反馈开关在第一阶段期间闭合，但在第二阶段期间断开； 其中累积开关在第二阶段期间闭合，但在第一阶段期间断开； 其中串联累积开关在第一阶段期间闭合，但在第二阶段期间断开。
3.根据权利要求2所述的光学暗像素(OBP)消除电路，还包括一个OBP输入，其接收一个OBP信号，当暗像素移出图像传感器时，该OBP信号是激活 有效的，该暗像素被覆盖，接收不到亮度；其中当OBP信号无效时，第一阶段保持激活有效，而第二阶段保持无效； 其中当OBP信号有效时，第一阶段和第二阶段轮流交替有效。
4.根据权利要求3所述的光学暗像素(OBP)消除电路，还包括 第一时钟，表示第一阶段；第二时钟，表示第二阶段； 其中第一阶段和第二阶段是非重叠的阶段。
5.根据权利要求4所述的光学暗像素(OBP)消除电路，其中第一时钟被施加到串联反馈开关和串联累积开关；其中第二时钟被施加到反馈开关、累积开关、第一次级采样开关、和第二次级采样开关。
6.根据权利要求5所述的光学暗像素(OBP)消除电路，还包括第一衍生时钟，其在OBP信号无效时保持无效，并在OBP信号有效时跟随第一时钟； 其中第一主要采样开关和第二主要采样开关接收第一衍生时钟。
7.根据权利要求5所述的光学暗像素(OBP)消除电路，还包括一个时钟产生器，其从施加到图像传感器的第一移位时钟和施加到图像传感器的第二 移位时钟，产生第一时钟和第二时钟，用于从图像传感器移出像素。
8.根据权利要求7所述的光学暗像素(OBP)消除电路，其中时钟产生器还包括 一个同步器，其接收OBP信号，并产生一个同步OBP信号；第一门，其在同步OBP信号有效时传递第一时钟，并在同步OBP信号无效时阻挡第一时钟；第二门，其在同步OBP信号有效时传递第二时钟，并在同步OBP信号无效时阻挡第二时钟；由此在同步OBP信号无效时，阻挡第一时钟和第二时钟进行脉冲。
9.根据权利要求7所述的光学暗像素(OBP)消除电路，还包括一个OBP输入，其接收一个OBP信号，当暗像素被移出图像传感器时该OBP信号是有效 的，暗像素被覆盖，无法接收亮度；一个减法器，其接收像素输入，并接收输出，用于从像素输入减去输出上的平均暗电平 信号以产生一个修正的暗电平像素输出；由此当OBP信号有效时，通过减去差分放大器输出上产生的平均暗电平信号，而修正 暗电平的亮像素。
10.根据权利要求9所述的光学暗像素(OBP)消除电路，还包括第一输出开关，其接收第一时钟，用于在第一阶段期间连接输出上的平均暗电平信号 到减法器的一个输入；第二输出开关，其接收第二时钟，用于在第二阶段期间连接参考节点上的参考电压到 减法器的输入。
11.根据权利要求4所述的光学暗像素(OBP)消除电路，其中像素脉冲包括像素脉冲的 一个下降可变电压部分和像素脉冲的一个固定电压部分，其中下降电压是对图像传感器的 一个像素强度进行的编码，其中固定电压不是对图像传感器的像素强度进行的编码；由此像素脉冲有可变的电压部分和固定的电压部分。
12.根据权利要求11所述的光学暗像素(OBP)消除电路，其中像素脉冲的固定电压部 分是由第一时钟进行采样；其中像素脉冲的下降可变电压部分是由第二时钟进行采样。
13.根据权利要求5所述的光学暗像素(OBP)消除电路，其中像素输入被连接到第一采 样输入，而参考电压被连接到第二采样输入。
14.根据权利要求5所述的光学暗像素(OBP)消除电路，其中像素输入被连接到第二采 样输入，而参考电压被连接到第一采样输入。
15.根据权利要求5所述的光学暗像素(OBP)消除电路，还包括 一个相关双采样(⑶S)电路，其连接在图像传感器和像素输入之间。
16.根据权利要求5所述的光学暗像素(OBP)消除电路，还包括一个可编程增益放大器(FGA)，其连接在一个PGA输入和像素输入之间； 一个相关双采样(⑶S)电路，其连接在图像传感器和PGA输入之间。
17.一个暗电平修正器，包括一个像素输入，其有像素脉冲，表示图像传感器的像素；第一时钟，当像素输入是一个具有固定值的一部分像素脉冲时，第一时钟有效，该固定 值不随图像传感器的像素强度发生变化；第二时钟，当像素输入是一个具有可变值的一部分像素脉冲时，第二时钟有效，该可变 值随着图像传感器的像素强度发生变化；一个运算放大器，其有第一放大器输入和第二放大器输入以及一个输出； 第一采样开关，当第二时钟有效时，其连接一个共模电压到第一采样节点； 第一候补采样开关，当第一时钟有效时，其连接输出到第一采样节点； 第一采样电容器，其连接在第一采样节点和第一放大器输入之间； 第一反馈开关，当第二时钟有效时，其连接输出到第一放大器输入； 一个反馈电容器，其连接在第一放大器输入和第一反馈节点之间； 第一串联反馈开关，当第一时钟有效时，其连接第一反馈节点到输出； 第二采样开关，当第二时钟有效时，其连接像素输入到第二采样节点； 第二候补采样开关，在第一时钟有效时，其连接像素输入到第二采样节点； 第二采样电容器，其连接在第二采样节点和第二放大器输入之间； 第二反馈开关，当第二时钟有效时，其连接共模电压到第二放大器输入； 一个累积电容器，其连接在第二放大器输入和第二反馈节点之间；和 第二串联反馈开关，当第一时钟有效时，其连接第二反馈节点到共模电压。
18.根据权利要求17所述的暗电平修正器，还包括第一输出开关，其连接输出到一个脉冲节点，其中当第一时钟有效时，该脉冲节点载有 一个平均暗像素电压；第二输出开关，其连接共模电压到该脉冲节点，其中当第二时钟有效时，该脉冲节点载 有共模电压；其中该脉冲节点在平均暗像素电压和共模电压之间进行脉动； 一个减法器，其接收像素输入并接收脉冲节点，用于产生像素输入和平均暗像素电压 之间的差值以产生一个修正的暗电平像素输出； 由此进行暗电平修正。
19.一个光学像素暗电平修正器，包括像素输入装置，用于接收像素脉冲，其表示图像传感器的像素； 第一时钟装置，用于表示一个由像素输入装置接收的像素脉冲何时是一个固定值，该 固定值不随来自图像传感器的像素强度发生变化；其中第一时钟装置在像素脉冲的固定值期间是有效的；第二时钟装置，用于表示一个由像素输入装置接收的像素脉冲何时是一个可变值，该可变值随着来自图像传感器的像素强度发生变化；其中第二时钟装置在像素脉冲的可变值期间是有效的；放大器装置，其有第一放大器输入和第二放大器输入，用于产生一个输出，该输出是一 个第一放大器输入和第二放大器输入之间电压差的函数；第一采样开关装置，用于当第二时钟装置有效时连接一个共模电压到第一采样节点； 第一候补采样开关装置，用于当第一时钟装置有效时连接输出到第一采样节点； 第一采样电容器装置，用于存储第一采样节点和第一放大器输入之间的电荷； 第一反馈开关装置，用于当第二时钟装置有效时连接输出到第一放大器输入； 反馈电容器装置，用于存储第一放大器输入和第一反馈节点之间的电荷； 第一串联反馈开关装置，用于当第一时钟装置有效时连接第一反馈节点到输出； 第二采样开关装置，用于当第二时钟装置有效时连接像素输入装置到第二采样节点； 第二候补采样开关装置，用于当第一时钟装置有效时连接像素输入装置到第二采样节点。第二采样电容器装置，用于存储第二采样节点和第二放大器输入之间的电荷； 第二反馈开关装置，用于当第二时钟装置有效时连接共模电压到第二放大器输入； 储能电容器装置，用于存储第二放大器输入和第二反馈节点之间的电荷；和 第二串联反馈开关装置，用于当第一时钟装置有效时连接第二反馈节点到共模电压。
20.根据权利要求19所述的光学像素暗电平修正器，还包括 第一输出开关装置，用于连接输出到一个脉冲节点，其中当第一时钟装置有效时该脉 冲节点载有一个平均暗像素信号；第二输出开关装置，用于连接共模电压到该脉冲节点，其中当第二时钟装置有效时该 脉冲节点载有共模电压；其中该脉冲节点在平均暗像素信号和共模电压之间进行脉动； 差值装置，其接收像素输入装置并接收平均暗像素信号，用于产生一个像素输入装置 和平均暗像素信号之间的差值以产生一个修正的暗电平像素输出； 由此进行暗电平修正。
全文摘要
本发明涉及使用开环采样校正放大器的光学传感器的光学暗电平消除。当读取在图像周边的暗像素时，光学暗像素(OBP)消除电路能够修正CCD/CMOS图像传感器内传感器上的偏移。在同一像素脉冲的两个阶段期间，像素电压被转换到一个采样电容器。采样电容器和反馈电容器连接到一个放大器的差分输入。一个储能电容器累计电压差，并产生一个共模电压，其被反馈到另一个存储放大器偏移的采样电容器。该采样电容器和储能电容器及其相连开关形成一个离散时间一阶低通滤波器，其在第一阶段过滤像素电压。在第二阶段，当从图像传感器读取暗像素或被遮蔽像素时，放大器充当一个单位增益放大器以输出一个在OBP期间产生的像素电压差的平均值。
文档编号H04N5/217GK101883211SQ201010174860
公开日2010年11月10日 申请日期2010年4月28日 优先权日2010年3月11日
发明者梁立志, 王俊辉, 邝国权, 陈锦鸿, 黎日东 申请人:香港应用科技研究院有限公司