专利名称：显示码流的显示系统和控制方法
显示码流的显示系统和控制方法
技术领域：
本发明涉及显示码流，特别是一种对显示码流进行控制的显示系统和控制方法。背景技术：
嵌入式产品中媒体播放器的应用越来越广泛，影像尺寸和清晰度也不断提高，对 显示系统的要求也越来越高。图1为现有技术中显示系统100的方框图。请参阅图1所示，所述显示系统100 包括解码器110、系统存储器120、图像处理电路130、包含有FIFO缓存器的IXD控制电路 140和LCD显示屏150。首先解码器110对显示码流即视频数据流进行解码，并将解码后的 视频数据发送到系统存储器120中，所述图像处理电路130从所述系统存储器120中获取 解码后的视频数据并发送给LCD控制电路140中，所述LCD控制电路140会将接收到的视 频数据放入到其内的FIFO缓存器(First In First Out，是一种先进先出的数据缓存器) 中，FIFO缓存器中的数据将会根据时间读取数据并输出到显示存储器(简称显存)中以在 IXD显示屏上进行显示，通常在嵌入式系统中，显存也属于系统存储器120。而图1中所示的现有技术中，所述图像处理电路130要用最短的时间将储存在所 述系统存储器120中的已被解码器译出的影像数据取出，经过处理后送给所述IXD控制电 路140，所述IXD控制电路140也要尽快将其写入显示存储器。这样在影像播放过程中，解 码器110、图像处理电路130和IXD控制电路140都要访问系统存储器120，导致系统存储 器120的访问带宽出现了瓶颈。提高系统存储器的访问带宽带来很大硬件的开销，并在技 术上有一定的复杂性。一般的，当所述系统存储器120访问带宽不够时，可能会导致LCD控制电路140没 有将上一帧的内容写入显存，而所述图像处理电路130已经把下一帧的影像数据送给所述 LCD控制电路140，导致所述LCD控制电路140帧间错误；或在同一帧之内，所述LCD控制电 路140由于没有及时的将内部所述FIFO缓存器中的数据写入显存，引起了所述FIFO缓存
器fe出o所以为了提高系统存储器带宽，一般都要采用更高速度的存储设备，更加优化的 总线仲裁机制，使得系统存储控制电路和总裁电路越来越复杂；同时还需要软件工程师的 配合，设计更复杂的储存控制电路并开发出合理的软件流程，使系统各个设备能够有效地 访问存储设备，降低总线的瞬时负担；甚至采用更先进的工艺，使硬件系统工作在更高的时 钟频率即提高系统工作频率。以上所述方法都会造成设计成本的提升和开发时间的延长 (如图2所示)，在消费类电子中，成本和开发时间都是产品能否成功的极其重要因素。即使这样还是不能确保在影像播放过程中为所述IXD控制电路140提供可靠的带 宽保证。而一旦所述IXD控制电路140出现所述FIFO缓存器溢出等错误，一般的解决方法 是将当前写入显存的帧丢掉，等候下一帧到来再写入显存，这样可以保证每个写入显存的 帧数据都是完整而且正确的。但是在一定时间内，如果带宽一直很紧张，就可能会造成大量 的帧没有被IXD控制电路140写入显存，从而在影像播放过程中出现明显的跳帧现象。
4
因此有必要提出一种新的技术方案来克服上述问题。
发明内容本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施 例。在 本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部 分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。本发明的目的之一在于提供一种显示码流的显示系统，其通过对码流数据写入的 监控，解决了影像播放中因系统带宽问题而产生的，如跳帧等一系列问题。本发明的目的之二在于提供一种显示码流的控制方法，通过对码流数据写入的监 控，解决了影像播放中因系统带宽问题而产生的，如跳帧等一系列问题。根据本发明的一方面，本发明提供一种显示码流的系统，其包括解码器、包含有显 示存储器的系统存储器、图像处理电路、包含有FIFO缓存器的LCD控制电路和LCD屏，所 述图像处理电路从所述系统存储器中获取所述解码器解码后的码流数据以发送到所述LCD 控制电路中的所述FIFO缓存器中，所述FIFO缓存器将所述数据发送到所述系统存储器中 的所述显示存储器中以用于在所述LCD屏上进行播放，其中，所述IXD控制电路中还包括一监控模块和一阈值寄存器，所述监控模块用于监控 所述FIFO缓存器中剩余的可写单元个数，当所述FIFO缓存器的可写单元个数小于阈值寄 存器中预先设定的阈值时，所述LCD控制电路将发送第一控制信号到所述图像处理电路 中，所述图像处理电路接收到所述第一控制信号则停止向所述LCD控制电路发送码流数 据，当所述FIFO缓存器的可写单元个数大于阈值时，所述LCD控制电路将发送第二控制信 号到所述图像处理电路中，所述图像处理电路接收到所述第二信号则继续向所述LCD控制 电路发送码流数据。进一步的，所述FIFO缓存器包括可写单元以及记录可写单元读写状态的读指针 和写指针，每个单元对应一个地址，所述写指针和所述读指针均从所述FIFO缓存器的最小 地址向最大地址进行移动，其中所述读指针在所述写指针移动过的位置上进行移动，其中 所述FIFO缓存器的可写单元总量为所述最大地址的值减去所述最小地址的值。进一步的，当写入一个数据时，所述写指针自动加1，当读出一个数据时，所述读指 针加自动1 ；当所述写指针和所述读指针达到所述FIFO缓存器的最大地址后则返回所述 FIFO缓存器的最小地址，当所述写指针的地址大于所述读指针的地址时，将所述FIFO缓存 器的最大地址的值减去写指针的地址的值并加上读指针的地址的值再减去最小地址的值 则得出剩余可写单元个数；当写指针的地址小于读指针的地址时，将读指针的地址减去写 指针的地址则得出剩余可写单元个数。进一步的，当所述第一控制信号为低电平或高电平中的一种，所述第二控制信号 为低电平或高电平中的另一种。根据本发明的另一方面，本发明提供一种显示码流的控制方法，其中显示码流通 过解码器解码后放到含有显示存储器的系统存储器中，图像处理电路从系统存储器中获取 解码后的显示码流数据并发送给LCD控制电路中的FIFO缓存器中，从所述FIFO缓存器中 读出所述数据放入到所述显示存储器中以在显示屏上进行播放，其包括在所述LCD控制电路中设置阈值寄存器；计算所述FIFO缓存器中可用单元的个数；将所述FIFO缓存器中可用单元的个数与所述阈值寄存器中预先设定的阈值进行比较，当可用单元个数小于所述阈值时，则向所述图像处理电路发送第一控制信号，所述图像处 理电路接收到所述第一控制信号停止向所述FIFO缓存器中发送数据，当可用单元个数大 于所述阈值时，则向所述图像处理电路发送第二控制信号，所述图像处理电路接收到所述 第二控制信号继续向所述FIFO缓存器中发送数据。进一步的，所述FIFO缓存器包括可写单元以及记录可写单元读写状态的读指针 和写指针，每个单元对应一个地址，所述写指针和所述读指针均从所述FIFO缓存器的最小 地址向最大地址进行移动，其中所述读指针在所述写指针移动过的位置上进行移动，其中 所述FIFO缓存器的可写单元总量为所述最大地址的值减去所述最小地址的值。进一步的，当写入一个数据时，所述写指针自动加1，当读出一个数据时，所述读指 针加自动1 ；当所述写指针和所述读指针达到所述FIFO缓存器的最大地址后则返回所述 FIFO缓存器的最小地址，当所述写指针的地址大于所述读指针的地址时，将所述FIFO缓存 器的最大地址的值减去写指针的地址的值并加上读指针的地址的值再减去最小地址的值 则得出剩余可写单元个数；当所述写指针的地址小于所述读指针的地址时，将所述读指针 的地址减去所述写指针的地址则得出剩余可写单元个数。进一步的，当所述第一控制信号为低电平或高电平中的一种时，所述第二控制信 号为低电平或高电平的另一种。与现有技术相比，本发明通过在IXD控制电路中增加一个监控模块，其可以根据 预先设定的阈值向图像处理电路反馈信息，以控制图像处理电路向LCD控制电路写入码流 信息，从而解决了影像播放中因系统带宽问题而产生的一系列问题。
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用 的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本 领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它 的附图。其中图1为显示系统连接示意图；图2为传统提高系统宽带的方法示意图；图3为本发明中显示码流的系统的结构图；图4A为本发明中FIFO缓存器中写入和读取数据的一个实施例；图4B为本发明中FIFO缓存器中写入和读取数据的另一个实施例；和图5为本发明的显示码流的系统的控制流程图。
具体实施方式本发明的详细描述主要通过程序、步骤、逻辑块、过程或其他象征性的描述来直接 或间接地模拟本发明技术方案的运作。为透彻的理解本发明，在接下来的描述中陈述了很 多特定细节。而在没有这些特定细节时，本发明则可能仍可实现。所属领域内的技术人员 使用此处的这些描述和陈述向所属领域内的其他技术人员有效的介绍他们的工作本质。换 句话说，为避免混淆本发明的目的，由于熟知的方法和程序已经容易理解，因此它们并未被详细描述。此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中 的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一 个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。此外，表示一个或多 个实施例的方法、流程图或功能框图中的模块顺序并非固定的指代任何特定顺序，也不构 成对本发明的限制。本发明的基本思想是本发明通过在原有的可控码流显示系统中增加了监控模 块，从而实现了对码流的监控，其具体内容请参阅图3。图3为本发明中显示码流的系统300的结构图。请参阅图3所示，显示码流的显 示系统300包括解码器310、系统存储器320、图像处理电路330、含有FIFO缓存器的IXD控 制电路340和IXD显示屏350，其中具体的码流显示过程可参见背景技术中的图1的描述， 而本发明中在图像处理电路330中加入了监控模块3401和阈值寄存器3402，以对图像处理 电路330进行信息反馈来实现对显示码流的传输控制。所述监控模块3401用于监控所述FIFO缓存器中剩余的可写单元个数，并根据阈 值寄存器3402中预先设定的阈值与所述可写单元个数进行比较以获得反馈信号，之后将 反馈信号发送给所述图像处理电路330，所述图像处理电路330对其进行响应以判断是继 续向所述IXD控制电路340发送数据还是停止对其发送数据，从而控制了所述图像处理电 路330向所述FIFO缓存器发送数据，使所述FIFO缓存器不必溢出。由于通常情况下，当 所述FIFO缓存器出现溢出等错误时，会将当前写入的帧丢掉，等候下一帧到来再写入所述 FIFO缓存器，而加入所述监控模块3401和所述阈值寄存器3402后所述FIFO缓存器则不 会溢出，从而能够将所述图像处理电路330获取的影像数据完整地发送到所述FIFO缓存器 中，在影像数据在所述FIFO缓存器中处理后发送到显示存储器中以进行正常播放。在一个示例中，所述FIFO缓存器包含一可写单元以及记录可写单元读写状态的 写指针和读指针，所述写指针指向下一个写入地址，写完后写指针自动加1，所述读指针指 向下一个读出地址，读完后读指针自动加1，从而通过写指针和读指针的状态进行比较。一般的，所述FIFO缓存器的每一个可写单元对应一个地址，在所述FIFO缓存器 中从最小地址和最大地址之间为可写单元，其中最大地址的值减去最小地址的值则为所述 FIFO缓存器的可写单元总量，也就是说，其写入和读取数据则是在其最小地址和最大地址 之间且从最小地址到最大地址的方向进行。传统的，所述写指针和所述读指针在所述FIFO 缓存器中的可写单元上进行移动，写入和读取则根据先进先出的原则，所以，在写入和读取 开始时，所述写指针和所述读指针均处于所述FIFO缓存器的最小地址即起始地址，随后， 当写入一个数据后，所述写指针开始自动加1，由于读指针需要读取的数据始终是写指针写 入的数据，所以读指针将随着写指针经过的位置进行读取数据，且读取一个数据后，所述读 指针自动加1。当写指针的地址大于读指针的地址时，将所述FIFO缓存器的最大地址的值 减去写指针的值并加上读指针的值再减去最小地址的值则得出剩余可写单元个数；当写指 针的地址小于读指针的地址时，将读指针的地址的值减去写指针的地址的值则得出剩余可 写单元个数。在一个具体的示例中，请参见图4A和图4B，图4A为本发明中所述FIFO缓存器中 写入和读取数据的一个实施例，图4B为本发明中所述FIFO缓存器中写入和读取数据的另一个实施例。图4A中示出的所述FIFO缓存器的可写单元总量为20，写指针IN和读指针 OUT，令最小地址的值为201，最大地址的值为220，则此时，写指针IN的地址的值为213，读 指针OUT的地址的值为204，写指针的地址大于读指针的地址，于是剩余的可写单元的个数 为220-213+204-201 = 11，即此时可写单元个数为11个；图4B中示出的所述FIFO缓存器 的可写单元总量为20，令最小地址的值为201，最大地址的值为220，其中写指针IN的地址 为215，读指针OUT的地址为204，于是剩余的可写单元的个数为215-204 = 11，即此时可 写单元个数为11个。当然对于图4A中的写指针IN写到所述FIFO缓存器的最大地址220时，则返回起 始地址201，也就是说，此时写指针IN的地址从220变为201，同理，读指针OUT的地址也会 在达到最大地址后返回最小地址。需要指出的是，除以上方法，计算可写单元个数的实现方式还可以通过其他方式 实现，其具体实现方式是所属技术领域的普通技术人员都能够实现的，这里就不再一一详 述了。此时，在所述IXD控制电路340中设计的所述阈值寄存器3402，其需预先设置好一 个阈值，举例来说，若所述FIFO缓存器占100位，预先设定的阈值可能为5，当然在实际应 用中，所述阈值寄存器3402的设定主要根据效率等其它因素合理设定，如阈值设定为0，则 意味着继续写入就会溢出，一般不会考虑这个值，而若所述IFF0缓存器为100位，阈值设为 50，则进行缓存的过程中，就会有很多缓存区域浪费掉，由上可知，在实际应用的过程中，要 根据效率等因素定义一个较优的阈值。在监控的过程中，比较所述可写单元的个数和所述阈值的大小，当所述可写单元 的个数小于所述阈值时，则表示所述FIFO缓存器已经接近于溢出状态，同时所述LCD控制 电路340会将所述FIFO缓存器的状态反馈给所述图像处理电路330，也就是通过一个lbit 的反馈信号以传递该信息。当然，这里所述反馈信号还可以为2bit或其他数量bit，但实际 应用中，为了减少内存使用量，一般只需要用lbit就足够了。在一个具体的实施例中，当所述可写单元的个数小于所述阈值时，所述LCD控制 电路340输出第一控制信号即一个低电平的反馈信号，表示所述图像处理电路330不允许 向所述FIFO缓存器写入数据，否则所述FIFO缓存器会发生溢出，这时，所述图像处理电路 330接收到所述第一控制信号后停止对所述FIFO缓存器的数据写入；当所述可写单元的个 数大于所述阈值时，此时控制电路340输出第二控制信号即一个高电平的反馈信号，则表 示所述图像处理电路330还可以继续写入所述FIFO缓存器，所述图像处理电路330接收到 所述第二控制信号时继续向所述FIFO缓存器中写入数据。当反馈信号为第一控制信号时， 由于停止对所述FIFO缓存器写入数据，但系统还不断地从所述FIFO缓存器中读取数据，就 是使得剩余的可写单元个数渐渐增多，从而使得其个数大于所述阈值，此时反馈则变为第 二控制信号，所述图像处理电路330又可以继续向所述LCD控制电路发送当前帧的剩余数 据了。一般的，若上述第一控制信号为高电平，则第二控制信号对应为低电平。在实际应用中，所述图像处理电路330将数据发送给所述IXD控制电路340时，也 需要在一个合理的速度下进行，一般的，图像处理电路330会根据一个设定的时钟计时器 来传输数据。当然，在播放时，播放的速度优先取决于从所述FIFO缓存器中读取数据的速 度，在保证从所述FIFO缓存器中读取数据的速率的前提下，对所述FIFO缓存器进行写入数据，这时，为了播放通畅，要不断地读取数据，也就是说，一定要保证所述FIFO缓存器中有 足够的播放数据，而所述FIFO缓存器则要在另一个合理的时钟计时器下来写入数据，且写 入数据的过程还要同时以监控为较高的优先级，换句话说，当监控通知所述FIFO缓存器接 近溢出则停止对所述FIFO缓存器的写入动作，而不管此时根据时钟计时器是否要进行写 入，这样便保证了所述FIFO缓存器中始终会有数据，且在本发明设计的码流监控下，所述 FIFO缓存器不会溢出，从而保证了从所述FIFO缓存器中读出数据并进行播放的流畅性。图5为本发明的显示码流的系统的控制流程图，请参阅图5所示，所述控制流程包 括步骤510，设置阈值寄存器3402 ；步骤520，图像处理电路330从系统存储器320中取出影像数据，这里取数的速率 要依据预先设定的时钟计时器，当然也可以采用有同等功能的所述像素寄存器、行寄存器 和帧寄存器等方式实现；步骤530，处理后输出到所述IXD控制电路340中；步骤540，所述IXD控制电路340会将接收到的影像数据写入到FIFO缓存器中；步骤550，所述FIFO缓存器中数据根据时钟计时器写入到显存；步骤560，在所述IXD控制电路340中计算所述FIFO缓存器中剩余的可用单元的 个数；步骤570，将可用单元的个数与所述阈值进行比较，当可用单元的个数大于阈值， 则输出第一控制信号，并反馈给所述图像处理电路330，通知其继续向所述FIFO缓存器输 入数据，当可用单元个数小于阈值时，则输出第二控制信号，并反馈给所述图像处理电路 330，通知其停止向所述FIFO缓存器输入数据，其中第一控制信号为高电平时，第二控制信 号为低电平，第一控制信号为低电平时，第二控制信号为高电平。在具体的应用中，所述显示码流的显示系统和控制方法可以通过软件、硬件或软 硬件结合的方式来实现。综上所述，本发明通过在所述IXD控制电路对所述图像处理电路的信息反馈实现 了对显示码流的传输控制，不但提高了系统宽带，同样免去了改进总线仲裁等非常复杂的 技术，有效地节约了成本，缩短了开发时间，以增加极小的硬件开销实现了需要的功能。上述说明已经充分揭露了本发明的具体实施方式
。需要指出的是，熟悉该领域的 技术人员对本发明的具体实施方式
所做的任何改动均不脱离本发明的权利要求书的范围。 相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式
。
9
权利要求
一种显示码流的显示系统，其包括解码器、包含有显示存储器的系统存储器、图像处理电路、包含有FIFO缓存器的LCD控制电路和LCD屏，所述图像处理电路从所述系统存储器中获取所述解码器解码后的码流数据以发送到所述LCD控制电路中的所述FIFO缓存器中，所述FIFO缓存器将所述数据发送到所述系统存储器中的所述显示存储器中以用于在所述LCD屏上进行播放，其特征在于所述LCD控制电路中还包括一监控模块和一阈值寄存器，所述监控模块用于监控所述FIFO缓存器中剩余的可写单元个数，当所述FIFO缓存器的可写单元个数小于阈值寄存器中预先设定的阈值时，所述LCD控制电路将发送第一控制信号到所述图像处理电路中，所述图像处理电路接收到所述第一控制信号则停止向所述LCD控制电路发送码流数据，当所述FIFO缓存器的可写单元个数大于阈值时，所述LCD控制电路将发送第二控制信号到所述图像处理电路中，所述图像处理电路接收到所述第二信号则继续向所述LCD控制电路发送码流数据。
2.根据权利要求1所述的显示码流的显示系统，其特征在于所述FIFO缓存器包括可 写单元以及记录可写单元读写状态的读指针和写指针，每个单元对应一个地址，所述写指 针和所述读指针均从所述FIFO缓存器的最小地址向最大地址进行移动，其中所述读指针 在所述写指针移动过的位置上进行移动，其中所述FIFO缓存器的可写单元总量为所述最 大地址的值减去所述最小地址的值。
3.根据权利要求2所述的显示码流的显示系统，其特征在于当写入一个数据时，所述 写指针自动加1，当读出一个数据时，所述读指针加自动1 ；当所述写指针和所述读指针达 到所述FIFO缓存器的最大地址后则返回所述FIFO缓存器的最小地址，当所述写指针的地 址大于所述读指针的地址时，将所述FIFO缓存器的最大地址的值减去写指针的地址的值 并加上读指针的地址的值再减去最小地址的值则得出剩余可写单元个数；当写指针的地址 小于读指针的地址时，将读指针的地址减去写指针的地址则得出剩余可写单元个数。
4.根据权利要求1所述的显示码流的显示系统，其特征在于当所述第一控制信号为 低电平或高电平中的一种，所述第二控制信号为低电平或高电平中的另一种。
5.一种显示码流的控制方法，其特征在于显示码流通过解码器解码后放到含有显示 存储器的系统存储器中，图像处理电路从系统存储器中获取解码后的显示码流数据并发送 给LCD控制电路中的FIFO缓存器中，从所述FIFO缓存器中读出所述数据放入到所述显示 存储器中以在显示屏上进行播放，其包括在所述LCD控制电路中设置阈值寄存器；计算所述FIFO缓存器中可用单元的个数；和将所述FIFO缓存器中可用单元的个数与所述阈值寄存器中预先设定的阈值进行比 较，当可用单元个数小于所述阈值时，则向所述图像处理电路发送第一控制信号，所述图像 处理电路接收到所述第一控制信号停止向所述FIFO缓存器中发送数据，当可用单元个数 大于所述阈值时，则向所述图像处理电路发送第二控制信号，所述图像处理电路接收到所 述第二控制信号继续向所述FIFO缓存器中发送数据。
6.根据权利要求5所述的显示码流的控制方法，其特征在于所述FIFO缓存器包括可 写单元以及记录可写单元读写状态的读指针和写指针，每个单元对应一个地址，所述写指 针和所述读指针均从所述FIFO缓存器的最小地址向最大地址进行移动，其中所述读指针在所述写指针移动过的位置上进行移动，其中所述FIFO缓存器的可写单元总量为所述最 大地址的值减去所述最小地址的值。
7.根据权利要求6所述的显示码流的控制方法，其特征在于当写入一个数据时，所述 写指针自动加1，当读出一个数据时，所述读指针加自动1 ；当所述写指针和所述读指针达 到所述FIFO缓存器的最大地址后则返回所述FIFO缓存器的最小地址，当所述写指针的地 址大于所述读指针的地址时，将所述FIFO缓存器的最大地址的值减去写指针的地址的值 并加上读指针的地址的值再减去最小地址的值则得出剩余可写单元个数；当所述写指针的 地址小于所述读指针的地址时，将所述读指针的地址减去所述写指针的地址则得出剩余可 写单元个数。
8.根据权利要求5所述的显示码流的控制方法，其特征在于当所述第一控制信号为 低电平或高电平中的一种时，所述第二控制信号为低电平或高电平的另一种。
全文摘要
本发明提供一种显示码流的显示系统，其包括解码器、包含有显示存储器的系统存储器、图像处理电路、包含有FIFO缓存器的LCD控制电路和LCD屏，所述图像处理电路从所述系统存储器中获取所述解码器解码后的码流数据以发送到所述LCD控制电路中的所述FIFO缓存器中，所述FIFO缓存器将所述数据发送到所述系统存储器中的所述显示存储器中以用于在所述LCD屏上进行播放，所述FIFO缓存器被监控下并向所述图像处理电路反馈信息以控制对FIFO缓存器的写入，从而实现了对码流的控制。
文档编号H04N7/26GK101866634SQ20101018117
公开日2010年10月20日 申请日期2010年5月25日 优先权日2010年5月25日
发明者李楠, 陈东瑛 申请人:无锡中星微电子有限公司