专利名称：应用于低功耗串行数据传输的复用/解复用架构的制作方法
技术领域：
本发明涉及一种数据通信领域中的数据复用/解复用技术，特别涉及一种能使其 中移位寄存器状态转换最小化的复用/解复用架构，属于电学领域。
背景技术：
现代高速数据通信系统设计广泛采用了对数据复用/解复用的技术。它能提供更 高的数据速率，更稳定的可靠性，产生更低的噪声，更高的噪声免疫力以及更低的功耗。在 发送器端多路并行数据被复用处理后变为一路串行数据，相应的串行数据在接收器端被解 复用后变为并行数据。串行器和解串行器包含M级复用器和解复用器。每一级复用器或解复用器拥 有相同比值Ntl来实现N/的复用解复用功能，也可以每级设置成不同的复用比M来得到 N1N2N3. . . Nm总的复用/解复用比。复用比如果不是2，那么一般采用并行加载串行移位的机 构。解复用比如果不是2，通常采用三串行移位并行装载的机构。如图1至图3所示，分别是一个多级1:N和N: 1的串行器和解串器，一个包含N个 移位单元的N: 1复用器、1 :N解复用器。一般情况下，串行器100包含M级复用器，第i级的 复用系数为附。总的复用系数N是每一级的系数之乘，N1N2... Nm。并行N比特数据被串行 通过复用器转换为1比特串行数据，数据速率变为并行数据的N倍。解串器110包含M级 解复用器，第i级的解复用系数为附。它是串行器的反操作。总的解串系数N是每一级的 系数之乘，N1N2. . . Nm。1比特串行数据流通过M级解串器被转换为N比特并行数据，数据速 率降为原来的1/N。如图2所示，每一级移位单元包含一个2:1的多路选择器210和一个移位寄存器 220。在每个装载周期，N比特并行数据被同时装载进N个移位寄存器。然后数据在每个移 位寄存器中串行移动，移动数据的是一个比装载时钟快N倍的串行时钟。在N比特数据的 最后一位被移动出去的时候，下一个装载周期开始同时下一组N比特并行数据被再次装载 到移位寄存器中。通过这个并行装载和串行移位的操作，N比特并行数据被串行化为速度 快了 N倍的1比特数据流。最后一级移位寄存器的输入通常接到逻辑电平“1”或“0”上。如图3所示，每一级移位单元包含一个串行移位寄存器310和一个并行数据寄存 器320。串行数据流被速度是装载时钟N倍快的串行时钟送入到N个移位寄存器中。在最 后一个比特移入后，N个移位寄存器中的数据被加载时钟同时读出。接下来，下一个串行移 位周期开始，下一组N比特的串行数据被输入到移位寄存器。通过这个串行移位和并行装 载的操作，1比特串行数据流被解串为速度为串行数据1/N的N比特并行数据。下一个N比 特串行数据被移入时，上一个N比特串行数据被并行移出。一般情况下，串行器中的并行数据同上一次的数据是不同的。N比特数据被串行器 移出，每一个移位寄存器保留它上一次比特的状态。对于串行器来说，由于最后一级移位寄 存器接在固定的逻辑电平“ 1”或“0”上，因此，串行器的所有移位寄存器在完成最后一位数 据移位置后仍然有二分之一的概率需要切换自己的状态到固定的逻辑电平。如果状态改变就会导致功耗产生。在解串器中，上一个N比特的串行数据流被移出时下一个N比特数据 流被移入。上一个N比特串行数据的信息在并行移出后就不需要了。前一组N比特串行数 据移出，每一个移位寄存器会有二分之一的几率切换自己的状态，以上每一次状态的切换 都导致功耗。一般用轨到轨电压摆幅的数字门电路来实现复用器和解复用器。在这种结构中， 如果不考虑瞬时电路切换电流的话，数字门电路的功耗与CV2f成正比。C是数字门电路的 负载电容，V是电源电压，f是数字门电路的工作频率，解串器中多个移位寄存器的状态变 化，是复用/解复用电路架构中功耗居高不下的主要原因。为此，如何设法减少诸位上的移 位寄存器不必要的状态变化，便成为优化器件功耗的首要解决问题。
发明内容
鉴于上述现有技术需求，本发明的目的是提出一种应用于低功耗串行数据传输的复用/解复用架构，以解决数据通信器件日渐缩小带来的发热量随功耗不变或上升而上 升，造成器件热损的问题。本发明的上述目的，将通过以下技术方案得以实现应用于低功耗串行数据传输的复用/解复用架构，包含串行器和解串器，其中所 述串行器包含复数级复用器，所述解串器包含相同级数的解复用器，所述复用器和解复用 器具有相同或不同的比例，且每一级复用器或解复用器均包含与复用比数量一致的移位寄 存器及与其一一对应的多路选择器，其特征在于在串行器最后一级的移位寄存器序列中 预置有N比特并行数据中最后一位数据的值；在解串器中的移位寄存器中预置有前一次N 比特串行数据中最后一位数据的值。进一步地，前述应用于低功耗串行数据传输的复用/解复用架构，其中该解串器 一级或一级以上的解复用器中的移位寄存器预置有前一次N比特串行数据中最后一位数 据的值；该解串器预置的数值为数字固定电平1或0。进一步地，前述应用于低功耗串行数据传输的复用/解复用架构，其中该解串器 中各级移位寄存器的状态相同。本发明的技术方案应用实施后，较之于现有技术的突出效果在于该复用/解复 用架构能最大程度降低其中移位寄存器的状态变化，能明显降低器件功耗。
图1是现有技术一个多级数据串行器和解串器的架构示意图；图2是现有技术包含N比特移位寄存器的N: 1复用器；图3是现有技术包含N比特移位寄存器的1:N解复用器；图4是本发明一预装载的N: 1复用器；图5是本发明一预装载的1:N解复用器。
具体实施例方式以下便结合实施例附图，对本发明的具体实施方式
作进一步的详述，以使本发明 技术方案的细节更全面地得以展示，其实质特征更易于理解、掌握。需要提醒注意的是以下关于实施例的叙述不是限制性的，本领域人员使用其它途径所完成的同样的创作，虽然 没有具体地说明其中，但同样包括在本发明专利申请的保护范围之内。如图4和图5所示，是本发明将预装载技术引入数据通信领域后形成的复用/解 复用架构。即在1:N解串器和N:1串行器中，预置串行器中最后一级移位寄存器中的多路 选择器的状态成上一个并行数据的值来最小化移位寄存器中的状态变化；另将解 串器中N 个移位寄存器中的第一级移位寄存器的状态预置成前一个N比特串行数据中最后一个数 据的值来最小化解串器中移位寄存器的状态变化。在串行移位期间，最后一个移位寄存器N的输入被装载为N比特并行数据的最后 一位。随着串行器串行地将N比特并行数据移出，最后1比特移位寄存器之后的移位寄存 器的状态没有发生改变。在最后一比特之前没有功耗产生。在解串器期间，每一个移位单 元都有一个1 2的复用器510，它被第N级的移位寄存器控制。第N-I级以及更前面级中的 移位寄存器520是复位/置数寄存器。当并行装载信号有效时，移位寄存器的状态被设置 为上一个N比特串行数据流中最后一比特的状态。当下一组N比特串行数据被移入时，除 了最后一位寄存器，其它的移位寄存器的状态没有变化，因此除了最后一位寄存器，没有功 耗产生。上述技术方案还可进一步优化该解串器一级或一级以上的解复用器中的移位寄存器预置有前一次N比特串行 数据中最后一位数据的值；或者该解串器预置的数值为数字固定电平1或0 ；或者该解串器 中各级移位寄存器的状态可以设置为相同的值来避免功耗的产生。综上所述，本发明应用于低功耗串行数据传输的复用/解复用架构的技术特点已 全面详细展示，并且能切实最小化移位寄存器的状态变化，能明显降低器件功耗，其进步性 显者ο
权利要求
应用于低功耗串行数据传输的复用/解复用架构，包含串行器和解串器，其中所述串行器包含复数级复用器，所述解串器包含相同级数的解复用器，所述复用器和解复用器具有相同或不同的比例，且每一级复用器或解复用器均包含与复用比数量一致的移位寄存器及与其一一对应的多路选择器，其特征在于在串行器最后一级的移位寄存器序列中预置有N比特并行数据中最后一位数据的值；在解串器中的移位寄存器中预置有前一次N比特串行数据中最后一位数据的值。
2.根据权利要求1所述的应用于低功耗串行数据传输的复用/解复用架构，其特征在 于所述解串器一级或一级以上的解复用器中的移位寄存器预置有前一次N比特串行数据 中最后一位数据的值。
3.根据权利要求1或2所述的应用于低功耗串行数据传输的复用/解复用架构，其特 征在于所述解串器预置的数值为数字固定电平1或0。
4.根据权利要求1所述的应用于低功耗串行数据传输的复用/解复用架构，其特征在 于所述解串器中各级移位寄存器的状态相同。
全文摘要
本发明揭示了一种应用于低功耗串行数据传输的复用/解复用架构，包含串行器和解串器，其中所述串行器包含复数级复用器，所述解串器包含相同级数的解复用器，所述复用器和解复用器具有相同或不同的比例，且每一级复用器或解复用器均包含与复用比数量一致的移位寄存器及与一一对应的多路选择器，其特征在于在串行器最后一级的移位寄存器序列中预置有N比特并行数据中最后一位数据的值；在解串器中的移位寄存器中预置有前一次N比特串行数据中最后一位数据的值。本发明的复用/解复用架构能最大程度降低其中移位寄存器的状态变化，能明显降低器件功耗。
文档编号H04J3/00GK101867430SQ20101020457
公开日2010年10月20日 申请日期2010年6月21日 优先权日2010年6月21日
发明者王珲 申请人:苏州橙芯微电子科技有限公司