专利名称：基于符号率自适应插值的定时同步装置及其同步方法
技术领域：
本发明涉及的是一种无线通信技术领域的装置及其方法，具体是一种基于符号率 自适应插值的定时同步装置及其同步方法。
背景技术：
随着科学技术的发展和信息全球化时代的到来，现代通信技术正朝着数字化，高 速化，低功耗等方向发展。而随着多媒体应用的需要，传统的蓝牙、无线局域网(WLAN)和超 宽带(UWB)等无线通信技术已经不能满足用户对高速无线数据传输速率的需求，它们无法 提供与Gigabit以太网、高清多媒体接口(HDMI)相比拟的数据传输速率。因此能够实现 Gigabit/s甚至数Gigabit/s传输速率的高速无线通信系统成为无线通信领域的新热点。数字定时同步技术在数字通信接收系统中占有非常重要的地位，是接收机正确采 样判决的基础，后续的数字信号处理部分的工作全都基于对时间连续的模拟信号的数字、 离散的采样值。而由于信道噪声的干扰和振荡器不稳定的特性，就会使发送端和接收端的 数据在频率或相位上产生一个小误差，误差积累到一定阶段，就会使接收端无法保证准确 的采样点数，或者无法在最佳采样时刻采样，从而无法完成信号的正确恢复。因此，定时同 步技术的好坏，将直接影响整个系统的性能。现有的数字定时同步技术大多是都过对接收 机采样得到的信号进行插值拟合的方法得到最佳采样值。插值是通过一个受控有限脉冲响 应滤波器(多采用Farrow结构)对离散采样值滤波实现。由于数字离散值是带限信号，为 了进行无失真插值，就需要满足对数据的采样率至少等于或大于奈奎斯特率，即要求采样 频率等于或大于2倍的符号率，而高速的采样频率将直接导致系统功耗的增加，这在要求 Gigabit/s速率的超高速无线通信系统中显得尤为突出。因此，在不影响系统性能的前提 下，降低采样速率，是实现低功耗设计的一个重要问题。在UWB等超高速通信系统中，为了 降低功耗，采样频率往往是采用符号率，在这种条件下，传统的基于插值拟合的数字定时同 步技术就无法满足要求。为了实现低功耗设计，满足超高速通信系统的定时同步需求，就需 要一种低符号采样率的定时同步技术。经对现有文献检索发现，Jui-YuanYu, Ching-Che Chung 和 Chen-Yi Lee 等人 在《IEEETRANSACTIONS ON CIRCUITS AND SYSTEMS-II :EXPRESS BRIEFS》VOL. 55，NO. 9， 922-926，2008 上发表的“A Symbol-Rate Timing Synchronization Method for Low Power Wireless OFDMSystems (—种用于低功耗无线正交频分复用系统的符号率定时同步方法， 2008年IEEE电路与系统学报，第九期，922-926页)”，提出了一种利用多相时钟产生器的符 号率定时同步方法，该方法利用基于符号率的多相时钟产生器驱动采样电路，完成对输入 信号的采样，进而可以达到降低采样功耗的目的。多相时钟产生器能提供多个频率为符号 率且等相位间隔的时钟信号，在采样时，用多路选择器选用其中一个合适时钟。但是，这种 定时同步方法的弊端是其性能对时钟个数的依赖性很大，当时钟信号个数较少时，残留时 钟误差会大大降低定时恢复的性能，而如果时钟信号个数太多，会使得电路复杂度过高。
发明内容
本发明的目的在于克服现有技术的上述不足，提供一种基于符号率自适应插值的 定时同步装置及其同步方法。本发明能够以符号率的采样速率完成定时恢复，针对采样时 由于多相时钟数的不足可能产生的残留时钟误差，采用RLS自适应插值滤波的方法来消除 这一误差，从而大大提高了系统的性能并且减小了时钟相位的个数，且环路系统结构简单， 易于在数字域上硬件实现。本发明是通过以下技术方案实现的本发明涉及的基于符号率自适应插值的定时同步装置，包括采样器、自适应插值 滤波器、定时误差检测器、环路滤波器、控制器、多相时钟产生器和多路选择器，其中采样 器和自适应插值滤波器相连传输符号的采样信号，自适应插值滤波器和定时误差检测器相 连传输符号率插值处理后的信号，定时误差检测器和环路滤波器相连传输定时误差信号， 环路滤波器和控制器相连传输处理后的定时误差信号，控制器和自适应插值滤波器相连传 输残留时钟误差信号，控制器和多路选择器相连传输采样时钟选择信号，多相时钟产生器 和多路选择器相连传输多相时钟信号，多路选择器和采样器相连传输采样时钟信号。所述的环路滤波器是比例积分器。所述的控制器包括模1寄存器、减法器和控制字计算器，其中模1寄存器与减 法器相连传输寄存器值，控制字计算器与减法器相连传输控制字，减法器与模1寄存器相 连传输结果信息，模1寄存器与多路选择器相连传输采样时钟信息，模1寄存器与自适应 插值滤波器相连传输残留时钟误差信息，控制字计算器与环路滤波器相连接收定时误差信 肩、O所述的自适应插值滤波器用于消除残留时钟误差的影响，包括一个RLS(最小二 乘法)自适应滤波器和一个加法器，其中RLS自适应滤波器和加法器相连传输滤波结果和 采样信号，RLS自适应滤波器与采样器相连接收采样信号，RLS自适应滤波器与控制器相连 接收残留时钟误差信息，加法器与定时误差检测器相连传输插值结果信息。本发明涉及的上述基于符号率自适应插值的定时同步装置的同步方法，包括以下 步骤第一步，输入的连续信号经采样器进行符号率的最佳采样，得到采样后的信号。所述的符号率的最佳采样，是1)多相时钟产生器产生若干符号频率多相时钟信号；2)控制器向多路选择器提供最佳采样时钟信号，多路选择器从若干多相时钟信号 中选择与理想采样点相位差值最小的时钟信号S ；3)采样器利用选择的时钟信号S对输入信号进行符号率采样。第二步，对采样后的信号进行符号率自适应插值处理，得到逼近理想采样值的信 号。所述的符号率自适应插值处理，是 其中X(k)为k时刻的采样值，Wn为抽头系数，At为实际采样点和理想采样点间 的残留时钟误差，Zk是k时刻的逼近理想采样值的信号。
所述的Wn通过现有的RLS自适应方法更新。第三步，对逼近理想采样值的信号依次进行定时误差检测和滤波处理，得到滤波 后的定时误差信号。所述的定时误差检测是采用Mueller & Muller检测方法实现的，得到的k时刻定 时误差结果信号ek为ek = Retc^z^-c^^zJ,其中Zk是k时刻的逼近理想采样值的信号，Zlri是k-Ι时刻的逼近理想采样值的 信号，Ck是对应Zk的判决值，CV1是对应Zlri的判决值，Re表示取实部，*表示取共轭。第四步，对滤波后的定时误差信号进行控制处理，将得到的最佳采样时钟信号输 出到多路选择器，且将得到的残留时钟误差信号输出到自适应插值滤波器。所述的控制处理，包括以下步骤1)根据k时刻定时误差信号ek与k时刻控制字Wk的关系wk = ek+l，得到k时刻 控制字wk;2)根据rk = modOvn1) 1，得到k时刻模1寄存器的值rk，其中 νι是k_l时 刻模1寄存器的值，Wk^1是k-Ι时刻控制字；3)得到k时刻模1寄存器的值rk与k时刻控制字Wk的差值，并得到该差值与k时 刻控制字Wk的比值t;4)根据[t*n]，得到符号率的最佳采样中的最佳采样时钟信号，根据t*n-[t*n]， 得到符号率自适应插值处理中的残留时钟误差信息，其中n是多相时钟数目，[]表示取整。 与现有技术相比，本发明的有益效果是(1)对于每个符号只需要一个采样值，大大降低了采样频率从而降低了功耗。通 过多相时钟产生器产生的几个等相位间隔时钟，利用控制器选择最接近理想采样点的时 钟，从而使采样值尽可能接近理想采样值，同时，由于定时误差检测器选用了 Mueller & Muller方法，使得每个数据只需要一个采样值就能计算出定时误差，从而可以完成定时同步。 (2)利用RLS自适应插值滤波的方法处理残留时钟误差，使得结果尽可能逼近理 想采样值，RLS自适应方法具有收敛速度快的特点，可以很快地将残留时钟误差的影响减小 到最少，同时利用RLS自适应插值滤波处理减小残留时钟误差的影响，减小了多相时钟数 目，从而降低了复杂度。
图1是本发明的装置结构示意图；图2是实施例的自适应插值滤波器的结构示意图；图3是实施例的残留时钟误差示意图；图4是实施例的定时同步仿真示意图；其中图(a)是4时钟采样时只进行符号率的最佳采样，而没有进行符号率自适应 插值处理时得到的采样仿真图；(b)是4时钟采样时实施例方法得到的仿真示意图；(c)是 8时钟采样时只进行符号率的最佳采样，而没有进行符号率自适应插值处理时得到的采样仿真图；(d)是8时钟采样时实施例方法得到的仿真示意图；横坐标表示同相，纵坐标表示 正交。
具体实施例方式以下结合附图对本发明的实施例进一步描述本实施例在以本发明技术方案为前 提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下 述的实施例。实施例如图1所示，本实施例涉及的基于符号率自适应插值的定时同步装置，包括采样 器、自适应插值滤波器、定时误差检测器、环路滤波器、控制器、多相时钟产生器和多路选择 器，其中采样器和自适应插值滤波器相连传输符号的采样信号，自适应插值滤波器和定时 误差检测器相连传输符号率插值处理后的信号，定时误差检测器和环路滤波器相连传输定 时误差信号，环路滤波器和控制器相连传输处理后的定时误差信号，控制器和自适应插值 滤波器相连传输残留时钟误差信号，控制器和多路选择器相连传输采样时钟选择信号，多 相时钟产生器和多路选择器相连传输多相时钟信号，多路选择器和采样器相连传输采样时 钟信号。所述的采样器用于符号率采样，根据多路选择器输出的最佳采样时钟对输入的时 间连续信号进行采样，本实施例中符号频率为100MHz。所述的多相时钟产生器产生一组具有等相位间隔的时钟，时钟频率为符号率，本 实施例中多相时钟产生器产生4个等相位间隔时钟，即4个时钟各相差四分之一周期。所述的环路滤波器采用经典的比例积分器，本实施例中比例路径和积分路径的参 数分别是0.2和0. 002。所述的控制器包括模1寄存器，减法器和控制字计算器，其中模1寄存器与减 法器相连传输寄存器值，控制字计算器与减法器相连传输控制字，减法器与模1寄存器相 连传输结果信息，模1寄存器与多路选择器相连传输采样时钟信息，模1寄存器与自适应 插值滤波器相连传输残留时钟误差信息，控制字计算器与环路滤波器相连传输定时误差信 肩、ο所述的自适应插值滤波器用于消除残留时钟误差的影响，包括一个RLS自适应 滤波器和一个加法器，其中RLS自适应滤波器和加法器相连传输滤波结果和采样信号， RLS自适应滤波器与采样器相连接收采样信号，RLS自适应滤波器与控制器相连接收残留 时钟误差信息，加法器与定时误差检测器相连传输插值结果信息。如图2所示，本实施例中RLS自适应滤波器的结构为FIR(Finite Impulse Response，有限脉冲响应)滤波器，其中广表示寄存器，wM为第M个抽头系数，在本实施例 中，滤波器阶数为15阶。本实施例涉及的上述基于符号率自适应插值的定时同步装置的同步方法，包括以 下步骤第一步，输入的连续信号经采样器进行符号率的最佳采样，得到k时刻的采样值 x(k)。所述的符号率的最佳采样，是
1)多相时钟产生器产生4个等相位间隔时钟信号；2)控制器向多路选择器提供最佳采样时钟信号，多路选择器从4个等相位间隔时 钟信号中选择与理想采样点相位差值最小的时钟信号S ；3)采样器利用选择的时钟信号S对输入信号进行符号率采样。由于多相时钟产生器产生的多相时钟数目有限或者时钟抖动等原因，采样器用于 采样的时钟和理想采样点之间存在残留时钟误差，如图3所示，其中、对应理想采样时 刻，由控制器从多相时钟产生器产生的等间隔相位时钟中选择出的最接近理想采样时刻的 时钟为、，所选采样时钟、和理想采样时钟、之间有一定的误差At，At即为残留时钟误 差，由于残留时钟误差的影响，使得采样值并不等于理想采样值，这一由残留时钟误差带来 的影响将由RLS自适应滤波器来处理。第二步，对采样后的信号进行符号率自适应插值处理，得到逼近理想采样值的信 号。所述的符号率自适应插值处理由自适应插值滤波器完成，如图2所示，其输入部 分包括采样器符号率采样的k时刻采样值x(k)，残留时钟误差At，自适应插值滤波器的 期望值d (k)，连续时间信号在第k个时刻的符号值为ak，总的脉冲响应抽样为hk，则采样器 在第k时刻的采样值为 其中Τ为符号的周期，t为信号时偏。hk表示为hk = h (kT-ti)(2)tl可以看作选择的采样时钟的采样时刻，对应于图3中的、。由于理想采样时刻 为t2，理想采样的脉冲响应抽样gk为gk = h (kT-t2)(3)则理想采样值表示为认 由公式(1)和公式(4)可以得到理想采样值z(k)和实际采样值x(k)的关系z(kT) = gk * {h~kx * x(kT)) = x(kT) * {h~kx * gk)(5)对于hk和&，利用一阶泰勒展开式可以得到其关系为gk = hk+At · hk'(6)将(6)式代入(5)式，并令Wk = -hk'可以得到理想采样值和实际采样值的关 系为 其中Wn为自适应插值滤波器的抽头系数，Wn按照RLS自适应方法更新。自适应插值滤波器的抽头输入为采样值x(k)与当前残留时钟误差At的乘积，自 适应滤波的期望值d(k)是理想采样时刻的值z(k)与实际采样值x(k)的差值，其中z(k) 可以由训练序列得到，待滤波器稳定后可以用采样的判决值来替代，误差e(k)为d(k)与滤 波器输出y(k)的差值。利用(7)式，通过RLS自适应滤波，将滤波器输出y(k)加上对应采样值X(k)即得到逼近理想采样值的插值，并送至定时误差检测器。第三步，对逼近理想采样值的信号依次进行定时误差检测和滤波处理，得到滤波 后的定时误差信号。所述的定时误差检测是采用Mueller & Muller检测方法实现的，得到的k时刻定 时误差结果信号ek为ek = Re [c^z^^c^^zj，其中Zk是k时刻的逼近理想采样值的信号，Zlri是k-Ι时刻的逼近理想采样值的 信号，Ck是对应Zk的判决值，CV1是对应Zlri的判决值，Re表示取实部，*表示取共轭。第四步，对滤波后的定时误差信号进行控制处理，将得到的最佳采样时钟信号输 出到多路选择器，且将得到的残留时钟误差信号输出到自适应插值滤波器。所述的控制处理，包括以下步骤1)根据k时刻定时误差信号ek与k时刻控制字Wk的关系wk = ek+l，得到k时刻 控制字wk;2)根据rk = modOvn1) 1，得到k时刻模1寄存器的值rk，其中 νι是k_l时 刻模1寄存器的值，Wk^1是k-Ι时刻控制字；3)得到k时刻模1寄存器的值rk与k时刻控制字Wk的差值，并得到该差值与k时 刻控制字Wk的比值t;4)根据[t*n]，得到符号率的最佳采样中的最佳采样时钟信号，根据t*n-[t*n]， 得到符号率自适应插值处理中的残留时钟误差信息，其中n是多相时钟数目，[]表示取
iF. ο当采用QPSK调制方式，且理想采样点恰好位于多相时钟的相邻两个时钟中间时， 本实施例得到的仿真结果如图4所示，其中图4(a)是只进行符号率的最佳采样，而没有进 行符号率自适应插值处理时得到的采样仿真图，由该图可知，采样值基本符号同步要求，但 是由于残留时钟误差的影响，采样值并没有在理想采样点上；图4(b)是本实施例技术得到 的仿真结果图，由该图可知，结果向理想采样值逼近，效果明显优于图4(a)。在其它条件不变，仅将多相时钟产生器产生的时钟数提高到8个时，只进行符号 率的最佳采样，而没有进行符号率自适应插值处理时得到的采样仿真图如图4(c)所示， 由该图可知，由于时钟数目增多，使得采样精度有了提高，但仍存在明显的残留时钟误差影 响；本实施例技术得到的仿真结果图如图4(d)所示，由该图可知，在8时钟采样的基础上， 处理后的结果非常逼近理想采样值。在实际系统中，可以根据精度和复杂度的要求，合理选择多相时钟个数。本实施例 对每个符号仅需要一个采样值，大大降低了采样频率，从而降低了功耗，并且针对由于时钟 不足造成的采样时钟和理想采样点之间的残留时钟偏差，用自适应方法进行插值处理，以 逼近理想采样值，从而减少了所需的时钟数，降低了系统设计复杂度，自适应处理采用收敛 速度较快的RLS方法，可以很快地提高采样的精度。
权利要求
一种基于符号率自适应插值的定时同步装置，包括采样器、环路滤波器、控制器、多相时钟产生器和多路选择器，其特征在于，还包括自适应插值滤波器和定时误差检测器，其中采样器和自适应插值滤波器相连传输符号的采样信号，自适应插值滤波器和定时误差检测器相连传输符号率插值处理后的信号，定时误差检测器和环路滤波器相连传输定时误差信号，环路滤波器和控制器相连传输处理后的定时误差信号，控制器和自适应插值滤波器相连传输残留时钟误差信号，控制器和多路选择器相连传输采样时钟选择信号，多相时钟产生器和多路选择器相连传输多相时钟信号，多路选择器和采样器相连传输采样时钟信号；所述的自适应插值滤波器包括一个RLS自适应滤波器和一个加法器，其中RLS自适应滤波器和加法器相连传输滤波结果和采样信号，RLS自适应滤波器与采样器相连接收采样信号，RLS自适应滤波器与控制器相连接收残留时钟误差信息，加法器与定时误差检测器相连传输插值结果信息。
2.根据权利要求1所述的基于符号率自适应插值的定时同步装置，其特征是，所述的 环路滤波器是比例积分器。
3.根据权利要求1所述的基于符号率自适应插值的定时同步装置，其特征是，所述的 控制器包括模1寄存器、减法器和控制字计算器，其中模1寄存器与减法器相连传输寄 存器值，控制字计算器与减法器相连传输控制字，减法器与模1寄存器相连传输结果信息， 模1寄存器与多路选择器相连传输采样时钟信息，模1寄存器与自适应插值滤波器相连传 输残留时钟误差信息，控制字计算器与环路滤波器相连传输定时误差信息。
4.一种根据权利要求1所述的基于符号率自适应插值的定时同步装置的同步方法，其 特征在于，包括以下步骤第一步，输入的连续信号经采样器进行符号率的最佳采样，得到采样后的信号；第二步，对采样后的信号进行符号率自适应插值处理，得到逼近理想采样值的信号；第三步，对逼近理想采样值的信号依次进行定时误差检测和滤波处理，得到滤波后的 定时误差信号；第四步，对滤波后的定时误差信号进行控制处理，将得到的最佳采样时钟信号输出到 多路选择器，且将得到的残留时钟误差信号输出到自适应插值滤波器。
5.根据权利要求4所述的基于符号率自适应插值的定时同步方法，其特征是，第一步 中所述的符号率的最佳采样，是1)多相时钟产生器产生若干符号频率多相时钟信号；2)控制器向多路选择器提供最佳采样时钟信号，多路选择器从若干多相时钟信号中选 择与理想采样点相位差值最小的时钟信号S ；3)采样器利用选择的时钟信号S对输入信号进行符号率采样。
6.根据权利要求4所述的基于符号率自适应插值的定时同步方法，其特征是，第二步 中所述的符号率自适应插值处理，是 其中x(k)为k时刻的采样值，wn为通过现有的RLS自适应方法更新的抽头系数，At 为实际采样点和理想采样点间的残留时钟误差，Zk是k时刻的逼近理想采样值的信号。
7.根据权利要求4所述的基于符号率自适应插值的定时同步方法，其特征是，第三步 中所述的定时误差检测是采用Mueller & Muller检测方法实现的，得到的k时刻定时误差 结果信号ek为ek — Re [Ck Zk-l_Ck-1 Zk]，其中Zk是k时刻的逼近理想采样值的信号，、―是！^-丨时刻的逼近理想采样值的信号， ck是对应Zk的判决值，(V1是对应Zlri的判决值，Re表示取实部，*表示取共轭。
8.根据权利要求4所述的基于符号率自适应插值的定时同步方法，其特征是，第四步 中所述的控制处理。包括以下步骤1)根据k时刻定时误差结果信号ek与k时刻控制字Wk的关系wk= ek+l，得到k时刻 控制字wk;2)根据rk= mod Ov1Ilri) 1，得到k时刻模1寄存器的值rk，其中rX是k_l时刻模1 寄存器的值，Wk^1是k-Ι时刻控制字；3)得到k时刻模1寄存器的值rk与k时刻控制字Wk的差值，并得到该差值与k时刻 控制字Wk的比值t;4)根据[t*n]，得到符号率的最佳采样中的最佳采样时钟信号，根据t*n-[t*n]，得到 符号率自适应插值处理中的残留时钟误差信号，其中n是多相时钟数目，[]表示取整。
全文摘要
一种无线通信技术领域的基于符号率自适应插值的定时同步装置及其同步方法，装置包括采样器、自适应插值滤波器、定时误差检测器、环路滤波器、控制器、多相时钟产生器和多路选择器，其中采样器和自适应插值滤波器相连，自适应插值滤波器和定时误差检测器相连，定时误差检测器和环路滤波器相连，环路滤波器和控制器相连，控制器和自适应插值滤波器相连，控制器和多路选择器相连，多相时钟产生器和多路选择器相连，多路选择器和采样器相连号。本发明大大降低了采样频率从而降低了功耗，得到的结果逼近理想采样值，且减小了多相时钟数目，降低了复杂度。
文档编号H04B7/26GK101895334SQ201010230280
公开日2010年11月24日 申请日期2010年7月20日 优先权日2010年7月20日
发明者李晨, 贺光辉, 马骏 申请人:上海交通大学