专利名称：分布式数字波束形成网络及数字波束形成处理方法
技术领域：
本发明涉及电子通信技术领域，特别涉及一种分布式数字波束形成网络及数字波 束形成处理方法，用于实现乘累加运算需求极大的大规模相控阵天线的并行波束形成处理。
背景技术：
在卫星通信领域，相控阵技术具有增益高、可大角度动态扫描等优点。而且，利用 阵列天线的空间分集效果实现多波束覆盖，结合波束间频率复用和码分复用等手段，可极 大提高卫星通信系统的用户容量。在军事侦查、信息预警等多个领域，相控阵天线更是发挥 着极大的作用，它可作为空军预警机的核心部件，自动跟踪敌方多个目标(如军舰、飞机、 导弹等)的动向，锁定目标运动轨迹，为我方采取击落或截获等下一步动作提供判断依据 和方向导引。相控阵天线已经成为大国军事力量的象征。在民用移动通信领域，以智能天线 为代表的相控阵天线也得到广泛的应用，它不仅可以点扫描跟踪目标用户的动向，同时也 可以抑制其他用户的干扰，达到提高用户通信链路质量和扩展系统用户容量的目的。因此， 当今的地面移动通信系统均采用了相控阵天线技术，以智能天线为代表的相控阵天线更是 成为我国自行研制的第三代移动通信标准TD-SCDMA标准的核心技术。相控阵天线由多阵元组成的阵列天线、多通道的射频前端以及波束形成网络组 成。其中，波束形成网络为相控阵天线的核心部件，其通过控制各波束信号的相位或幅度， 即可实现特定方向的天线波束方向图。相控阵天线波束形成网络主要有两种实现方式一 是模拟波束形成，在射频前端通过馈电网络调整幅相实现；二是数字波束形成(DBF)，在基 带或中频段通过数字域处理实现。由于数字信号处理和软件无线电技术日新月异的发展， DBF成为有源相控阵天线的发展趋势。DBF具有精度高、可编程、可重构等优点，特别在波束 数要求上百的大规模相控阵天线设计上，DBF优势更加突出。而模拟波束形成方式的大规 模相控阵天线，需要设计结构非常复杂的功分网络和幅相调整网络，而且由于加工工艺等 原因，幅度、相位的准确度不高。与此相对，数字波束形成网络的幅相调整通过芯片处理即 可完成，且可根据射频通道幅相不一致程度进行更改调整，因此波束扫描赋形更加灵活、精 度也更高。以M阵元发射N个波束信号的数学模型为例，来说明数字波束形成网络的基本实
现原理。待发射的N个波束信号矢量为......Bn),相控阵天线共有M个阵元，每个阵元
通道的信号矢量为(7)，T2...... Tm )，波束形成部分的成型矩阵 其中矩阵胞元C
代表在第j路射频通道中第i路波束信号幅相调整权重。波束形成计算数学模型如下 其中，发往第j阵元通道信号，需完成波束形成计算Tj＝N∑i=1B*Ci,j，须进行N次复
数乘累加运算。由此可见，该数字波束形成网络需要进行Μ*Ν个并行复数乘累加运算，而且 M个阵元同时计算。因此，大规模相控阵天线中的波束形成计算所需的乘法器硬件资源和运 算量将是非常惊人的，常规的微处理器如DSP架构是逐条执行指令，其计算能力已经无法 满足如此庞大的数据吞吐率。因此，需要一种分布式处理架构，能同时并行处理多个阵元通道和波束信号的波 束形成处理，应对大规模相控阵天线中的数字波束形成网络的设计要求。这种分布式处理 架构可以应用于可编程门阵列(FPGA)等架构芯片中。然而，当相控阵天线规模很大，需要 同时处理很多波束和阵元时，即使是大规模的FPGA，也无法提供数目庞大的硬件乘法器来 完成此运算(Μ*Ν个复数硬件乘法器)。例如，16波束、61阵元的相控阵天线需要976个复 数硬件乘法器，而当前主流FPGA供应商如xilinx公司或altera公司的产品都无法提供如 此庞大数目的硬件乘法器。
发明内容
本发明的目的在于提供一种分布式数字波束形成网络及数字波束形成处理方法， 以存储器资源取代硬件乘法器资源来实现并行的乘累加运算，从而无需消耗硬件乘法器资 源，借助成本相对较低的大规模存储器实现乘累加运算需求极大的大规模相控阵天线的并 行波束形成处理。本发明提供一种分布式数字波束形成网络，该数字波束形成网络的每一阵元通道 发射N个波束信号并具有N个幅相调整权重，每个波束信号的数据宽度为B比特，该数字波 束形成网络包括转置模块、查找表模块、移位模块、以及累加模块，其中，所述转置模块按相 同位汇聚原则对所述N个波束信号进行转置操作，输出新的B个分支向量，每个分支向量的 数据宽度为N比特；所述查找表模块包括B个存储内容相同且配置成查找表结构的存储器， 每个存储器中的2N-1个存储单元预先存储按照所述N个幅相调整权重计算得到的存储内 容，该查找表模块将所述新的B个分支向量分别作为所述B个存储器的寻址地址进行寻址 操作，输出各个寻址地址对应的存储内容；所述移位模块包括B个移位分支，分别对从所述 B个存储器读出的存储内容进行向左移位，移位的位数为产生对应的存储器的寻址地址时 各波束信号汇聚的比特位数减1 ；所述累加模块对所述移位模块的各移位分支输出的B个 移位结果进行累加运算，得到最终结果。在上述分布式数字波束形成网络中，所述存储器由FPGA芯片内部的集成片上存 储器或片外的闪存存储器配置而成。在上述分布式数字波束形成网络中，所述存储器为只读存储器。本发明还提供一种数字波束形成处理方法，其包括如下步骤步骤1，输入N个波 束信号，每个波束信号的数据宽度为B比特，按相同位汇聚原则对所述N个波束信号进行 转置操作，输出新的B个分支向量，每个分支向量的数据宽度为N比特；步骤2，将存储内容 相同的B个存储器配置成查找表结构，每个存储器中的2N-1个存储单元预先存储按照所述
4N个幅相调整权重计算得到的存储内容，并且，将所述新的B个分支向量分别作为所述B个 存储器的寻址地址进行寻址操作，输出各个寻址地址对应的存储内容；步骤3，分别对从所 述B个存储器读出的存储内容进行向左移位，移位的位数为产生对应的存储器的寻址地址 时各波束信号汇聚的比特位数减1 ；以及步骤4，对B个移位结果进行累加运算，得到最终结与现有技术相比，本发明提供的分布式数字波束形成网络，依据分布式算法以存 储器资源取代硬件乘法器资源完成并行的乘累加运算，特别适合存储器资源丰富的硬件体 系架构如FPGA等，也可由闪存存储器等配置实现，因此极大降低了硬件资源的需求和硬件 设计的难度，以较低的成本实现复杂的、大规模的波束形成处理。此外，本发明提供的分布 式数字波束形成网络中，转置、查找、移位、累加均可并行操作，经过3、4级流水级即可实现 N个乘累加运算，运算速度快，适合应用于速度较高、规模较大的相控阵天线的阵列信号处 理。
图1为本发明的分布式数字波束形成网络的结构示意图；图2为本发明的分布式数字波束形成网络的变形例(采用二分裂查找表结构)的 结构示意图。
具体实施例方式为使本发明的目的、特征更加明显易懂，下面结合附图对本发明的具体实施方式
作进一步的说明。本发明的核心设计思想来源于分布式算法(Distributed Arithmetic，DA)。分布 式算法适合应用于固定系数的乘累加运算。下面描述分布式算法的基本设计思路。假设N个固定系数c (η)分别与N个输入变量χ (η)相乘并累加，得到的结果为y。 在此c(n)相当于某通道的幅相调整权重，而χ (η)相当于某个波束的输入信号，则 将变量χ (η)用二进制数表示为对“)=* ( ) + Σ气(“)* ，B为二进制的位
数，Xb (η)表示第b位(0或1)。根据上述两式，y可表示为 = C^lX-Xs (1) - 2s-1 + xB_x (1) - + …+ X1 ⑴· 20) +C(2)(-x5(2) . 2b~x + xs_j(2) · 2b~2 + …+ X1G). 20) +··· + c(N)(-Xb (N) · 25"1 + (N). 2b~2 + …+ X1 (AO · 20)二 -(C(I) · xB ⑴ + c(2). JCs (2) + …+ c(N) ■ xB (N)). 2B~l +(c(l) · xB_x (1) + c(2) · χβ_! (2) + …+ c(N). xB_x (N)) -2s-2 +... + (c(l) · X1 (1) + c(2) · 6(2) + …+ c{N) · X1 (TV)) · 2°
5
我们将括号内的所有可能用存储器配置成查找表(LUT)结构。查找表的具体配置 见表1。表IDA查找表结构 在某时刻m，N个波束的B位输入信号经过类转置操作，以相同位聚合的原则即可 得到B个N位查找表的寻址向量，其中由第b位聚合的向量为[xb (N)，xb (N-I)，. . .，Xb (1)]。 用这B个向量做为寻址地址，这样查找到的结果为上式括号内和的值，将其与对应权值相 乘(相乘可用移位实现)并累加，从而实现乘累加运算。下面，再介绍一下分裂查找表设计的基本算法思路。由上述可知，查找表地址宽度等于系数个数，若系数过多则存储器容量将会非常 庞大。因此可以进行查找表分裂，将原先N位乘累加分配到独立的L个D阶并行DA查找表 中，如下式 也就是将N阶乘累加运算分解成L个小型的只有D阶的乘累加运算(N = LD)，最 后再将这L个结果累加即可。这样可以极大降低存储器资源消耗量，如32个16比特系数 乘累加运算，不分裂的查找表地址位宽度32位，数据位宽度1呢2 (216*16) = 20，存储器配置 消耗232*20比特。使用查找表四分裂后，地址位宽度降为8位，数据位宽度为1O&(216*8) =19，总存储器资源消耗为28*19*4比特，下降为原先的0. 000023%。以下是N个B比特系数的乘累加运算运用DA算法查找表分裂结构时存储器资源 消耗对照表(以分裂级数为二和四作对照)。表2DA算法查找表分裂资源对比表 可见，查找分裂可以极大降低存储器资源消耗，但并不是分裂次数越多越好。这是 因为分裂算法减少存储器消耗是在增加加法器资源开销的基础上实现的，而且，多次分裂 造成信号流水级增多不利于高速信号处理。在工程应用中需要在存储器资源和加法器资源 间寻找平衡点，同时应根据硬件具体架构如FPGA中存储器分区的实际容量大小选择最合 理的查找表分裂结构，达到资源与速度平衡的优化设计。请参阅图1，图1显示了本发明的分布式数字波束形成网络的结构示意图。该数字 波束形成网络的每一阵元通道发射N个波束信号并具有N个幅相调整权重，每个波束信号 的数据宽度为B比特。图1中，该数字波束形成网络包括转置模块1、查找表模块2、移位模 块3、以及累加模块4。下面结合图1描述各个模块的功能和结构。转置模块1按相同位汇聚原则对N个波束信号进行转置操作，输出新的B个分支 向量，每个分支向量的数据宽度为N比特。具体而言，转置模块1将输入的各波束的二进制 数字信号的相同位上的比特(0或1)抽出，并重新汇聚成一个新的向量。例如，在某时刻， 输入N个波束信号(χ [N]，χ [Ν-1]，…χ [2]，χ [1])，χ [i]表示第i个波束信号。该信号为 二进制信号，每个波束信号数据宽度为B比特，x[i]可表示为(xB[i]，^[i], ...x2[i], Xl[i])，xb[i]为当前第i波束信号第b比特的二进制信号(0或1)。在转置模块1按“相 同位汇聚”原则进行转置操作，输出新的B个分支向量11 1B，每个分支向量数据宽度为N 比特，第b个分支向量Ib为(xb [N]，xb[N-l]，... xb [2]，Xb[1])，这类似于矩阵或行列式的 转置操作。输出的这B个分支向量传送给查找表模块2。查找表模块2包括B个存储内容相同且配置成查找表结构的存储器21 2B，每个 存储器中的2N-1个存储单元预先存储按照已知的N个幅相调整权重计算得到的存储内容。 例如，每个存储器的第一个存储单元的存储内容为0，第二个存储单元的存储内容为C(I)， 第三个存储单元的存储内容为c (2)，……，具体可参照表1。查找表模块2将转置模块1输 出的B个分支向量分别作为B个存储器的寻址地址进行寻址操作，输出各个寻址地址对应 的存储内容。从各个存储器输出的存储内容送给后续的移位模块3。上述存储器可由FPGA 芯片内部的集成片上存储器配置而成，也可由片外的闪存存储器配置而成。在本实施例中， 存储器21 2B优选为只读存储器(ROM)。移位模块3包括B个移位分支31 3B，分别对从B个存储器读出的存储内容进 行向左移位，移位的位数为产生对应的存储器的寻址地址时各波束信号汇聚的比特位数减 1。S卩，先确定对应的存储器的寻址地址是由各波束信号的第几位比特信号汇聚的，移位的 位数即为该数值减1。例如，存储器2B的寻址地址是由各波束信号的第B位比特信号汇聚 的，从该存储器输出的存储内容即向左移B-I位。二进制向左移位即相当于乘法操作，具体 而言，在待移位向量后补零即可，因此完全不需要硬件乘法器支持。B个移位分支31 3B移位后的结果送后续的累加模块4。累加模块4对移位模块3的各移位分支输出的B个移位结果进行累加运算，得到 最终结果。若原始输入的波束信号为无符号的二进制原码，则所有移位分支输出的结果在 此都进行算法“加法”运算。若原始输入的波束信号为有符号的二进制补码，则最高位的移 位分支3B在此进行算术“减法”运算，其他的移位分支均进行算法“加法”运算。累加运算 结果就是本发明所需的最终乘累加运算结果。由此，本发明提出的分布式数字波束形成网络以存储器资源代替硬件乘法器资源 实现并行的乘累加运算，特别适合存储器资源丰富的硬件体系架构如FPGA等，也可由闪存 存储器等配置实现，因此极大降低了硬件资源的需求和硬件设计的难度，以较低的成本实 现复杂的、大规模的波束形成处理。此外，本发明提供的分布式数字波束形成网络中，转置、 查找、移位、累加均可并行操作，经过3、4级流水级即可实现N个乘累加运算，运算速度快， 适合应用于速度较高、规模较大的相控阵天线的阵列信号处理。此外，本发明还提出了一种数字波束形成处理方法，包括如下步骤步骤1，输入N 个波束信号，每个波束信号的数据宽度为B比特，按相同位汇聚原则对所述N个波束信号进 行转置操作，输出新的B个分支向量，每个分支向量的数据宽度为N比特；步骤2，将存储内 容相同的B个存储器配置成查找表结构，每个存储器中的2N-1个存储单元预先存储按照所 述N个幅相调整权重计算得到的存储内容，并且，将所述新的B个分支向量分别作为所述B 个存储器的寻址地址进行寻址操作，输出各个寻址地址对应的存储内容；步骤3，分别对从 所述B个存储器读出的存储内容进行向左移位，移位的位数为产生对应的存储器的寻址地 址时各波束信号汇聚的比特位数减1 ；以及步骤4，对B个移位结果进行累加运算，得到最终 结果。另外，根据查找表分裂式分布式算法特点，可以得到本发明的分布式数字波束形 成网络的变形例。查找表分裂式的核心思想是将N阶乘累加运算分解成L个小型的只有D阶的乘 累加运算(N = LD)，最后再将这L个乘累加结果累加即可，其中每个小型的D阶乘累加运算 的实现思路与上述分布式数字波束形成网络的实施例(可以视为D阶不分裂的情况)完全 相同，最后增加一个求和模块。下面以2分裂查找表结构N = 2D为例，结合图2来说明查 找表分裂式的基本实现原理。在某时刻，输入N个波束信号(x[N],x[N-l],...x[2],x[l]),x[i]表示第i个波 束信号。该信号为二进制信号，每个波束信号数据宽度为B比特，x[i]可表示为(xB[i]， xB-! [i], ...x2[i]，Xl[i])，xb[i]为当前第i波束信号第b比特二进制信号(0或1)。在 此N个波束信号分为Al、A2两组，分别表示为(χ [N], χ[Ν-1], . . . χ [Ν/2+1]), (χ [Ν/2], χ [Ν/2-1], ...χ[1])。各组进行乘累加运算的设计思路与上述分布式数字波束形成网络的 实施例(可以视为Ν/2阶不分裂的情况)相同。在转置模块1Α1、1Α2中，Al、Α2两组信号均按“相同位汇聚”原则进行独立的转 置操作，各组均输出新的B个分支向量，只是每个分支向量数据宽度为Ν/2比特。Al组 第b分支的组成为(xb[N], xb[N-l], ...xb [Ν/2+1]) ；Α2组第b分支的组成为(xb[N/2], xb [Ν/2-1],.. · xb[l])。A1、A2两组均输出B个分支向量传送给各自的查找表模块2A1、2A2。A1、A2两组均有各自独立的查找表模块2A1、2A2，每个查找表模块均包括B个已经配置成查找表结构的存储器。同样地，这些存储器优选为只读存储器(ROM)。但是每个查找 表的地址空间已经由不分裂时的2N减为2N/2，而且由于每个存储器的存储内容对应的幅相 调整权重数目已经减少一半，Al组对应的幅相调整权重为(c[N], c[N-l], ...c[Ν/2+1]), Α2组对应的为(c[N/2],c[N/2-l],. · . c[1])，因此每个存储空间内的内容数据宽度也能下 降一位。地址空间和数据宽度的双重下降可以带来存储器容量的极大下降。各组中B个存 储器中的存储内容是预先计算并存储好的，计算规则与前同(见表1)。各组内B个存储器 中的存储内容仍完全相同，但Al、A2两组对应的存储器中的存储内容各不相同。各组B个 存储器输出对应的存储内容送给后续的各组移位模块3A1、3A2。Al、A2两组的移位模块3A1、3A2均包括B个移位分支，分别对各组B个存储器读 出的存储内容进行向左移位，移位位数为产生对应的存储器的寻址地址时各波束信号汇聚 的比特位数减1。第B个存储器输出的存储内容即向左移B-I位，二进制向左移位即相当于 乘法操作，具体而言，在待移位向量后补零即可，因此完全不需要硬件乘法器支持。A1、A2两组的累加模块4A1、4A2将上述移位模块3A1、3A2各分支输出结果进行独 立的累加运算。累加的规则与前同若原始输入的波束信号为无符号的二进制原码，则所有 移位分支的结果在此都进行算法“加法”运算；若原始输入的波束信号为有符号的二进制补 码，则最高位的移位分支在此进行算术“减法”运算，其他的移位分支均进行算法“加法”运算。最后在求和模块5中对累加模块4A1、4A2的输出结果进行算法“加法”运算，即得 到本发明所需的最终乘累加运算结果。综上所述，查找分裂结果的确可以极大降低存储器资源消耗(分裂次数越多存储 器资源消耗越小)，但这是以增大加法器资源消耗和寄存器流水为代价的，而且不适合速度 要求很高的应用场景。在实际应用时可以根据硬件资源的实际配置情况，选择合适的分裂 形式。本发明的分布式数字波束形成网络已经成功应用于某大型星载多波束相控阵天 线中。该相控阵天线提供16个波束、61个阵元，就波束数目来说为国内最大规模的低轨星 载DBF相控阵天线。本发明特别适合固定的幅相调整权重的波束形成情形，即相控阵天线的波束是固 定的。当然，对自适应波束形成运算，本发明经过一定改进即可，但其运用存储器资源的核 心思路是相同的。此外，本发明还能应用于横向滤波器等的设计中。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精 神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
权利要求
一种分布式数字波束形成网络，该数字波束形成网络的每一阵元通道发射N个波束信号并具有N个幅相调整权重，每个波束信号的数据宽度为B比特，其特征在于，该数字波束形成网络包括转置模块、查找表模块、移位模块、以及累加模块，其中，所述转置模块按相同位汇聚原则对所述N个波束信号进行转置操作，输出新的B个分支向量，每个分支向量的数据宽度为N比特；所述查找表模块包括B个存储内容相同且配置成查找表结构的存储器，每个存储器中的2N 1个存储单元预先存储按照所述N个幅相调整权重计算得到的存储内容，该查找表模块将所述新的B个分支向量分别作为所述B个存储器的寻址地址进行寻址操作，输出各个寻址地址对应的存储内容；所述移位模块包括B个移位分支，分别对从所述B个存储器读出的存储内容进行向左移位，移位的位数为产生对应的存储器的寻址地址时各波束信号汇聚的比特位数减1；所述累加模块对所述移位模块的各移位分支输出的B个移位结果进行累加运算，得到最终结果。
2.如权利要求1所述的分布式数字波束形成网络，其特征在于，所述存储器由FPGA芯 片内部的集成片上存储器或片外的闪存存储器配置而成。
3.如权利要求2所述的分布式数字波束形成网络，其特征在于，所述存储器为只读存 储器。
4.一种数字波束形成处理方法，其特征在于，包括如下步骤步骤1，输入N个波束信号，每个波束信号的数据宽度为B比特，按相同位汇聚原则对 所述N个波束信号进行转置操作，输出新的B个分支向量，每个分支向量的数据宽度为N比 特；步骤2，将存储内容相同的B个存储器配置成查找表结构，每个存储器中的2N-1个存储 单元预先存储按照所述N个幅相调整权重计算得到的存储内容，并且，将所述新的B个分支 向量分别作为所述B个存储器的寻址地址进行寻址操作，输出各个寻址地址对应的存储内 容；步骤3，分别对从所述B个存储器读出的存储内容进行向左移位，移位的位数为产生对 应的存储器的寻址地址时各波束信号汇聚的比特位数减1 ；以及步骤4，对B个移位结果进行累加运算，得到最终结果。
全文摘要
本发明公开了一种分布式数字波束形成网络，依据分布式算法以存储器资源取代硬件乘法器资源完成并行的乘累加运算，特别适合存储器资源丰富的硬件体系架构如FPGA等，也可由闪存存储器等配置实现，因此极大降低了硬件资源的需求和硬件设计的难度，以较低的成本实现复杂的、大规模的波束形成处理。
文档编号H04B7/06GK101931449SQ20101026695
公开日2010年12月29日 申请日期2010年8月27日 优先权日2010年8月27日
发明者余金培, 刘会杰, 梁广, 覃维引, 龚文斌 申请人:中国科学院上海微系统与信息技术研究所