专利名称：一种数字电视发射机激励器射频实现电路的制作方法
技术领域：
一种数字电视发射机激励器射频实现电路技术领域：
本实用新型涉及一种数字电视发射机激励器，特别涉及一种数字电视发射机激励 器射频实现电路。背景技术：
随着我国数字电视的发展，数字电视信号网络的一步步完善，为了更好的，更全面 覆盖数字电视的信号，越来越多的数字电视发射机投入使用。作为数字电视发射机不可或 缺的一个主要部分，数字电视发射机激励器完成从输入数据码流信号到地面电视信道传输 信号的转换。数字电视发射机激励器应具有稳定度好、频谱纯净、相位噪声低，调相精度高 等特点，但现有的数字电视发射机激励器的设计存在相位噪声较差等缺点。
实用新型内容本实用新型要解决的技术问题，在于提供一种数字电视发射机激励器射频实现电 路，它能够输出整数字电视带内各载波信号、输出信号小步进、相噪好，并反馈发射机产生 的非线性失真。本实用新型是这样实现的本实用新型一种数字电视发射机激励器射频信号实现电路，它包括一 CPU监控 单元，一信号转换处理单元，一非线性失真信号采集单元，第一本振信号发生器，第二本振 信号发生器，第三本振信号发生模块，第四本振信号发生器，第六变频器；所述CPU监控单元分别与第一本振信号发生器，第二本振信号发生器，第三本振 信号发生模块，第四本振信号发生器以及一外部接口连接；所述信号转换处理单元包括，依次连接的一数控ATT，一将接收到的中频信号搬 移到高频率的中频信号的第一变频模块，一将所述高频率的中频信号搬移到射频信号的第 二变频模块，一将所述射频信号搬移到数字电视射频信号的第三变频模块，所述第一变频 模块连接第一本振信号发生器，第二变频模块连接第二本振信号发生器，第三变频模块连 接第三本振信号发生模块；所述非线性失真信号采集单元分别连接第三本振信号发生模块，和一接收所述第 一本振信号发生器和第四本振信号发生器的本振信号的第六变频器。进一步的，所述的第一本振信号发生器包括依次连接的PLL，2分频器，LC滤波器， DDS信号产生电路，LC滤波器，所述PLL、DDS信号产生电路分别与所述CPU监控单元连接， 所述LC滤波器分别与第一变频模块和第六变频器连接。进一步的，所述第三本振信号发生模块包括两个第三本振信号发生器，和一切换 开关，其中一第三本振信号发生器的一端与CPU监控单元连接，另一端与所述切换开关连 接，另一第三本振信号发生器一端与CPU监控单元连接，另一端与所述切换开关连接，所述 切换开关还与信号转换处理单元的第三变频模块和非线性失真信号采集单元连接。进一步的，所述信号转换处理单元的第一变频模块包括，依次连接的一第一 LC滤波器，一第一变频器，一第二 LC滤波器，一第一 IF放大器。进一步的，所述信号转换处理单元的第二变频模块包括，依次连接的一第二变频 器，一第一 RF高矩形系数介质滤波器，一第一 RF放大器。进一步的，所述信号转换处理单元的第三变频模块包括，依次连接的一第三变频 器，一第一 LC低通滤波器，一第二 IF放大器，一第二 LC低通滤波器。进一步的，所述第一变频器连接第一本振信号发生器，第二变频器连接第二本振 信号发生器，第三变频器连接第三本振信号发生模块。进一步的，所述非线性失真信号采集单元包括依次连接的一第二数控ATT，一第 三LC低通滤波器，一第四变频器，一第四LC低通滤波器，一第三RF放大器，一第二 RF高矩 形系数介质滤波器，一第五变频器，一第三LC滤波器，一第二 IF放大器，一第四LC滤波器； 所述第四变频器连接第三本振信号发生模块，第五变频器连接一接收所述第一本振信号发 生器和第四本振信号发生器的本振信号的第六变频器。进一步的，所述第一 LC低通滤波器、第二 LC低通滤波器、第三LC低通滤波器、第 四LC低通滤波器为包含整个数字电视信号频段的滤波器。本实用新型的优点在于1、本实用新型经过信号转换处理单元的三次变频可以将数字电视发射机激励器 调制器输出的单载波中频信号搬移到数字电视射频信号带内任何一个载波；使用DDS技 术，锁相得到的本振信号不会恶化相位噪声，从而可以得到频率精确、小步进的射频信号输 出；2、本实用新型的信号转换处理单元和非线性失真信号采集单元的变频本振信号 共用，频率不存在偏差，以便更准确的进行非线性预校正；3、本实用新型电路所述的数字电视激励器涵盖整个数字电视频段，非线性预校正 以反馈信号作为校正依据，所以它可以广泛的应用于各个地方、各型号功率放大器的数字 电视发射机当中。
下面参照附图结合实施例对本实用新型作进一步的说明。图1为本实用新型数字电视发射机激励器射频实现电路的工作原理框图；图2为本实用新型DDS产生本振信号的工作原理框图。
具体实施方式
结合图1和图2，对本实用新型的实施例进行详细的说明。如图1所示，一种数字电视发射机激励器射频信号实现电路，它包括一 CPU监控单 元3，一信号转换处理单元1，一非线性失真信号采集单元2，第一本振信号发生器4，第二本 振信号发生器5，第三本振信号发生模块6，第四本振信号发生器7。所述CPU监控单元3分别与第一本振信号发生器4，第二本振信号发生器5，第三 本振信号发生模块6，第四本振信号发生器7以及一外部接口连接，所述外部接口为RS486 串口 9，所述CPU监控单元3控制各路本振信号发生器的本振信号频率，并且通过外部接口 与用户通信，用户可以根据需求选择需要的数字电视带内不同频段射频信号的输出，用户可以直接设置所需的频点和输出功率。所述信号转换处理单元1包括，依次连接的一第一数控ATT101，一第一 LC滤波 器102，一第一变频器103，一第二 LC滤波器104，一第一 IF放大器105，一第二变频器106， 一第一 RF高矩形系数介质滤波器107，一第一 RF放大器108，一第三变频器109，一第一 LC 低通滤波器110，一第二 IF放大器111，一第二 LC低通滤波器112。所述第一变频器103连 接第一本振信号发生器4，第二变频器106连接第二本振信号发生器5，第三变频器109连 接第三本振信号发生模块6。所述信号转换处理单元1接收经过FPGA和D/A调制后的中频 信号，经过一系列频谱搬移，输出数字电视射频信号。所述第一数控ATTlOl作为AGC功能调整，负责锁住用户设置的输出功率值，保证 数字电视输出信号整带内输出功率电平一致。第一本振信号发生器4采用DDS技术，如图2 所示，它包括依次连接的PLL，分频器，LC滤波器，DDS信号产生电路，LC滤波器，所述PLL、 DDS信号产生电路分别与所述CPU监控单元连接。用一组10MHZ作为参考时钟，通过所述 PLL产生一个固定频点信号，由该信号分频得到较好的相噪，符合DDS参考时钟信号频率的 时钟信号，所述时钟信号经过滤波后送到DDS信号产生电路，通过CPU监控单元3对其进行 控制，得到相噪好，小步进的本振信号。所述第一变频器103接收此本振信号后，将所接收 的中频信号搬移到一较高频率的中频信号。所述第二变频器106接收来自第二本振信号 发生器5的一固定的相噪较好的本振信号，将中频信号搬移到一较高频率的射频信号。第一RF高矩形系数介质滤波器107负责滤除第二本振信号和谐波。第三本振信号发生模块 6包括A本振信号发生器61，B本振信号发生器62和一切换开关63，所述A本振信号发生 器61和B本振信号发生器62 —端分别与CPU监控单元3连接，受CPU监控单元3的控制， 另一端与所述切换开关63连接，所述切换开关63与第三变频器109连接。通过切换开关 63来控制A本振信号发生器61的信号或B本振信号发生器62的信号输出。第三变频器 109通过接收到的本振信号将射频信号搬移到数字电视射频信号，实现整带和200KHZ大步 进频点设置。所述第一 LC低通滤波器110，第二 LC低通滤波器112都包含了整个数字信号 频段。经过第三次搬移后的射频信号经过所述第一 LC低通滤波器110，射频放大器111，第二LC低通滤波器112后输出。非线性失真信号采集单元2包括，依次连接的一第二数控ATT201，一第三LC低 通滤波器202，一第四变频器203，一第四LC低通滤波器204，一第三RF放大器205，一第二 RF高矩形系数介质滤波器206，一第五变频器207，一第三LC滤波器208，一第二 IF放大器 209，一第四LC滤波器210。所述第四变频器203连接第三本振信号发生模块6，第五变频 器207连接一接收所述第一本振信号发生器4和第四本振信号发生器7的本振信号的第六 变频器8。所述第二数控ATT201作为AGC功能调整，负责锁住用户设置的输出功率值。非 线性失真信号采集单元所采集到的非线性信号从ATT进入。所述第三LC低通滤波器202， 第四LC低通滤波器204包含了整个数字信号频段。所述第二 RF高矩形系数介质滤波器 206滤除谐波和第四变频的本振信号。所述第五变频负责把射频信号转换为中频信号。第 五变频器207的本振信号由第六变频器8提供。所述第六变频器8负责将来自第一本振信 号发生器4和第四本振信号发生器7的信号混频。所述经过第五变频的中频信号经过第三 LC滤波器208，第二 IF放大器209，第四LC滤波器210后输出。所述输出的中频信号频率 与信号转换处理单元1输入的中频信号频率不一致。所述经过非线性失真信号采集单元2输出的中频信号反馈到FPGA进行预校正处理。本实用新型的信号转换处理单元1和非线 性失真信号采集单元2的变频本振信号共用，频率不存在偏差，以便更准确的进行非线性 预校正。 以上所述，仅为本实用新型较佳实施例而已，故不能依此限定本实用新型实施的 范围，即依本实用新型专利范围及说明书内容所作的等效变化与修饰，皆应仍属本实用新 型涵盖的范围内。
权利要求1.一种数字电视发射机激励器射频信号实现电路，其特征在于，它包括一 CPU监控单 元，一信号转换处理单元，一非线性失真信号采集单元，第一本振信号发生器，第二本振信 号发生器，第三本振信号发生模块，第四本振信号发生器，第六变频器；所述CPU监控单元分别与第一本振信号发生器，第二本振信号发生器，第三本振信号 发生模块，第四本振信号发生器以及一外部接口连接；所述信号转换处理单元包括依次连接的一第一数控ATT，一将接收到的中频信号搬 移到高频率的中频信号的第一变频模块，一将所述高频率的中频信号搬移到射频信号的第 二变频模块，一将所述射频信号搬移到数字电视射频信号的第三变频模块；且所述第一变 频模块连接第一本振信号发生器，第二变频模块连接第二本振信号发生器，第三变频模块 连接第三本振信号发生模块；所述非线性失真信号采集单元分别连接第三本振信号发生模块，和一接收所述第一本 振信号发生器和第四本振信号发生器的本振信号的第六变频器。
2.根据权利要求1所述的一种数字电视发射机激励器射频信号实现电路，其特征在 于所述的第一本振信号发生器包括依次连接的PLL，2分频器，LC滤波器，DDS信号产生电 路，LC滤波器，所述PLL、DDS信号产生电路分别与所述CPU监控单元连接，所述LC滤波器 分别与第一变频模块和第六变频器连接。
3.根据权利要求1所述的一种数字电视发射机激励器射频信号实现电路，其特征在 于所述第三本振信号发生模块包括两个第三本振信号发生器，和一切换开关，其中一第三 本振信号发生器的一端与CPU监控单元连接，另一端与所述切换开关连接，另一第三本振 信号发生器一端与CPU监控单元连接，另一端与所述切换开关连接，所述切换开关还与信 号转换处理单元的第三变频模块和非线性失真信号采集单元连接。
4.根据权利要求1所述的一种数字电视发射机激励器射频信号实现电路，其特征在 于所述信号转换处理单元的第一变频模块包括依次连接的一第一 LC滤波器，一第一变 频器，一第二 LC滤波器，一第一 IF放大器。
5.根据权利要求1所述的一种数字电视发射机激励器射频信号实现电路，其特征在 于所述信号转换处理单元的第二变频模块包括依次连接的一第二变频器，一第一 RF高 矩形系数介质滤波器，一第一 RF放大器。
6.根据权利要求1所述的一种数字电视发射机激励器射频信号实现电路，其特征在 于所述信号转换处理单元的第三变频模块包括依次连接的一第三变频器，一第一 LC低 通滤波器，一第二 IF放大器，一第二 LC低通滤波器。
7.根据权利要求4或5或6所述的一种数字电视发射机激励器射频信号实现电路，其 特征在于所述第一变频器连接第一本振信号发生器，第二变频器连接第二本振信号发生 器，第三变频器连接第三本振信号发生模块。
8.根据权利要求1所述的一种数字电视发射机激励器射频信号实现电路，其特征在 于所述非线性失真信号采集单元包括依次连接的一第二数控ATT，一第三LC低通滤波 器，一第四变频器，一第四LC低通滤波器，一第三RF放大器，一第二 RF高矩形系数介质滤 波器，一第五变频器，一第三LC滤波器，一第二 IF放大器，一第四LC滤波器；所述第四变频 器连接第三本振信号发生模块，第五变频器连接一接收所述第一本振信号发生器和第四本 振信号发生器的本振信号的第六变频器。
9.根据权利要求6所述的一种数字电视发射机激励器射频信号实现电路，其特征在 于所述第一 LC低通滤波器、第二 LC低通滤波器为包含整个数字电视信号频段的滤波器。
10.根据权利要求8所述的一种数字电视发射机激励器射频信号实现电路，其特征在 于所述第三LC低通滤波器、第四LC低通滤波器为包含整个数字电视信号频段的滤波器。
专利摘要本实用新型提供了一种数字电视发射机激励器射频信号实现电路，它包括一CPU监控单元，一信号转换处理单元，一非线性失真信号采集单元，四个本振信号发生器；所述CPU监控单元分别与各路本振信号发生器、一外部接口连接；所述信号转换处理单元包括依次连接的一ATT，第一变频模块，第二变频模块，第三变频模块；所述信号转换处理单元与第一本振信号发生器，第二本振信号发生器，第三本振信号发生模块连接；所述非线性失真信号采集单元与信号转换处理单元的变频本振信号共用。本实用新型能够输出整数字电视带内各载波信号、输出信号小步进、相噪好，并反馈发射机产生的非线性失真。
文档编号H04N5/38GK201830349SQ20102052994
公开日2011年5月11日 申请日期2010年9月15日 优先权日2010年9月15日
发明者陈剑辉, 黄海峰 申请人:福建三元达通讯股份有限公司