专利名称：基于fpga的立体摄像机的数字接口的制作方法
技术领域：
基于FPGA的立体摄像机的数字接口
技术领域：
本实用新型涉及立体摄像机，更具体地说，是涉及到立体摄像机的数字接口。背景技术：
在显示技术发展过程中，对立体摄像机的研究具有重要的意义。人类对包括声音、 图像等自然信息的再现，总是不断地追求“真实地还原”，这是科技发展的必然道路。人类在 近一个世纪前研究成功了二维摄像机，并利用它提供图像信息至今。实际上，人类对图像信 息的显示从来就不满足于二维平面显示，对立体显示的追求也是一直没有停止过。立体摄 像机不需要立体眼镜等辅助设备就能观察到立体效果，该技术将使图像信息的再现进入一 个崭新的时代，是信息技术中的一次革命性的进步。为了实现对实时图像进行立体显示，立体摄像机有左右两个摄像机提供像源，分 别对两个像源进行数据处理是首先要解决的问题。由于普通的摄像机输出的是复合视频信 号，需要提出了一种数字接口解决方案。
发明内容本实用新型所要解决的技术问题在于提供一种基于FPGA的立体摄像机数字接□。本实用新型是通过以下技术方案解决上述技术问题的一种基于FPGA的立体摄 像机的数字接口包括视频解码芯片以及一块FPGA，所述FPGA内部包括解交织模块、存储模 块、YCrCb转RGB模块、I2C总线控制模块，以及时序控制模块，所述视频解码芯片的输出分 别连接到FPGA的解交织模块以及I2C总线控制模块，所述存储模块的输入端连接到解交织 模块，输出端连接到YCrCb转RGB模块，所述YCrCb转RGB模块的输出端连接到立体摄像头 的显示屏，所述I2C总线控制模块也经过时序控制模块连接到立体摄像头的显示屏。所述立体摄像头的显示屏采用7寸屏，所述视频解码芯片采用ADV7181B型号的复 合视频解码器，所述存储模块采用SRAM。本实用新型的优点是提供了一种接口解决方案，从而使立体摄像机实现对实时 图像进行立体显示。
图1是CVBS信号行场时序对应关系示意图。图2是立体摄像机的数字接口示意图。图3是SRAM乒乓操作示意图。图4是左右图像行时序示意图。
具体实施方式下面参照附图结合实施例对本实用新型作进一步的描述，以使本领域的技术人员可以更好的理解本实用新型并能予以实施，但所举实施例不作为对本实用新型的限定。请参阅图2，本实用新型基于FPGA的立体摄像机的数字接口包括视频解码芯片以 及一块 FPGA (Field-Programmable Gate Array，现场可编程门阵列)。FPGA内部包括解交织模块、存储模块、YCrCb转RGB模块、I2C ((Inter-Integrated Circuit,内部集成电路)总线控制模块，以及时序控制模块。所述视频解码芯片的输出分别连接到FPGA的解交织模块以及I2C总线控制模块， 所述存储模块的输入端连接到解交织模块，输出端连接到YCrCb转RGB模块，所述YCrCb转 RGB模块的输出端连接到立体摄像头的显示屏。所述I2C总线控制模块也经过时序控制 模块连接到立体摄像头的显示屏。本实施例中，所述立体摄像头的显示屏采用7寸屏，所 述视频解码芯片采用ADV7181B型号的复合视频解码器。所述存储模块采用SRAMGtatic RandomAccess Memory，静态随机存储器)。该基于FPGA的立体摄像机的数字接口的具体实现过程是首先FPGA通过I2C 总线控制模块配置视频解码芯片ADV7181B的寄存器参数；由摄像头送来的两路复合信号 CVBS,经过视频解码芯片ADV7181B将模拟信号转化成ITU-R BT656格式的视频数据流，然 后进入FBGA的解交织模块，经过解交织操作，将像素数据流中交织在一起的串行YCrCb值 解成独立的并行YCrCb值。由于从电视解码器输出的数据是隔行扫描的，因此需要对数据 作一定的处理，使其变为逐行信号，使用FPGA内部的SRAM实现乒乓操作即可实现。从SRAM 中读取的YCrCb值在YCrCb转RGB模块中进行色彩空间转换，转换成对应的RGB值。为了 得到立体图像，必须保证左右两幅图像是同步输出的，所以左右两路图像的读操作是通过 时序控制模块进行控制的。如图1所示，左右摄像头提供的是PAL制的复合视频(CVBS)信号。一幅图像含有 6 行数据，其中有效图像数据572行，其他为消隐信号；每行图像数据包含720个像素。因 此PAL制式电视信号的分辨率为720 X 572。PAL制电视信号每秒扫描25帧图像，每帧包含 奇、偶两场图像。由于PAL制式电视信号是隔行扫描，分为奇数场和偶数场分别传输，经过视频解 码芯片ADV7181B数字化以后仍然格式不变，如图1所示，因此在将数据保存到SRAM以前， 先对视频数据进行隔行到逐行变换的处理，将奇数场和偶数场的数据还原成一幅完整的图 像。以左眼为例先写奇场然后写偶场。写奇场时，地址的初始值为0，地址值加2进行操 作；写偶场时，地址初始值为1，地址值加2进行操作。这样出来的就是一幅完整的图像。要将两幅图像都保存在SRAM中且信息不会丢失或是混淆，则需要进行如下的乒 乓操作，如图3所示。在写图像时，如图4所示，左眼图像的写操作由ADV7181B(左)给出 的ODDl时序控制，右眼图像的写操作由ADV7181B(右)给出的0DD2时序控制。以左眼图 像为例，当向Ll写数据时，有L2向外读数据，因为0DD1，0DD2不同步，当SRAM(Ll)写完时， L2向外还没有读完，则剩余的数据向L3写入。为了得到立体图像，必须保证左右两幅图像 是同步输出的，所以左右两幅图像的读操作都是通过0DD2时序进行控制的。由于从ADV7181B出来的图像的分辨率为720X572，而立体摄像机的显示屏的分 辨率为800X480，要得到立体图像，我们首先要提取两幅400X480有视差的图像。根据 0DD2的时序，在奇场时读SRAM(L)中的图像，在偶场时读SRAM(R)中的图像，经过一些算法 的处理，将分辨率为720X572的图像转换成400X480的图像，将这两幅图像以左右并排放置的形式存放在SRAM中。 由于立体摄像机的显示器支持的输入信号是RGB信号，但是从ADV7181B解码出来 的是YCrCb信号，需要进行到RGB信号的转换。
权利要求1.一种基于FPGA的立体摄像机的数字接口，其特征在于包括视频解码芯片以及一块 FPGA，所述FPGA内部包括解交织模块、存储模块、YCrCb转RGB模块、I2C总线控制模块，以 及时序控制模块，所述视频解码芯片的输出分别连接到FPGA的解交织模块以及I2C总线控 制模块，所述存储模块的输入端连接到解交织模块，输出端连接到YCrCb转RGB模块，所述 YCrCb转RGB模块的输出端连接到立体摄像头的显示屏，所述I2C总线控制模块也经过时序 控制模块连接到立体摄像头的显示屏。
2.如权利要求1所述的基于FPGA的立体摄像机的数字接口，其特征在于所述立体摄 像头的显示屏采用7寸屏，所述视频解码芯片采用ADV7181B型号的复合视频解码器，所述 存储模块采用SRAM。
专利摘要本实用新型公开了一种基于FPGA的立体摄像机的数字接口，包括视频解码芯片以及一块FPGA，所述FPGA内部包括解交织模块、存储模块、YCrCb转RGB模块、I2C总线控制模块，以及时序控制模块，所述视频解码芯片的输出分别连接到FPGA的解交织模块以及I2C总线控制模块，所述存储模块的输入端连接到解交织模块，输出端连接到YCrCb转RGB模块，所述YCrCb转RGB模块的输出端连接到立体摄像头的显示屏。所述I2C总线控制模块也经过时序控制模块连接到立体摄像头的显示屏。本实用新型的优点是提供了一种接口解决方案，从而使立体摄像机实现对实时图像进行立体显示。
文档编号H04N15/00GK201854377SQ201020551489
公开日2011年6月1日 申请日期2010年9月28日 优先权日2010年9月28日
发明者张涛, 涂娟 申请人:中航华东光电有限公司