专利名称：一种多模式机顶盒的制作方法
技术领域：
本实用新型属于数字电视技术领域，具体地说，是涉及一种支持多路传输信号接 入的多模式机顶盒。
背景技术：
随着数字电视事业的蓬勃发展，我国已经形成了卫星、有线、地面三大数字电视传 输方式的三足鼎立的局面。现有的机顶盒(即数字电视接收解码器)大多为单模机顶盒， 只能接收这三种传输信号中的一种。为了满足消费者日益增长的个性化需求，迫切需要开 发出能够同时接收两种甚至三种传输信号的多模式机顶盒。在现有的多模式机顶盒设计方案中，一般需要解码芯片具备多路TS码流输入接 口。比如在双模机顶盒(例如同时接收卫星信号和地面信号的双模机顶盒)的设计中，通常 都是采用具备两路TS码流输入接口的解码芯片进行电路设计。这种芯片种类少，成本高， 方案开发难度大。而在目前的绝大多数机顶盒中，广泛应用的解码芯片大多仅具备单路TS 码流输入接口，只能接收一路TS码流并进行解码输出。因此，如何在技术成熟的单模机顶 盒设计方案中，实现对多路TS码流的接收和解码处理，以降低设计难度，是本实用新型所 要解决的一项主要问题。
实用新型内容本实用新型的目的在于提供一种在采用仅具备单路数据流输入接口的解码芯片 的基础上，实现对多路传输信号的接入和解码处理的多模式机顶盒，以降低硬件成本。为了解决上述技术问题，本实用新型采用以下技术方案予以实现一种多模式机顶盒，包括N路高频头、与所述N路高频头一一对应连接的N路解调 芯片以及解码芯片；通过所述N路解调芯片输出的N组数据流对应传输至一切换电路的N 组输入端，所述切换电路根据接收到的通道选择信号选择将其中一组输入端与切换电路的 输出端连通，所述切换电路的输出端连接解码芯片的数据流输入接口 ；所述N为大于1的自 然数。进一步的，所述数据流为TS码流，N路解调芯片用于传输TS码流的控制信号的端 子和数据信号的端子分别与切换电路的N组输入端中的不同输入引脚对应连接。又进一步的，所述解调芯片用于传输TS码流的控制信号的端子包括时钟信号端、 同步信号端、数据无效信号端和数据错误信号端；其中，时钟信号端、同步信号端和数据无 效信号端连接所述的切换电路，数据错误信号端直接连接所述解码芯片的数据流输入接口 中的数据错误引脚。再进一步的，所述解调芯片用于传输TS码流的数据信号的端子包括8位，其中最 低位数据端通过一颗选通器件一方面连接所述的切换电路，另一方面通过另外一颗选通器 件连接最高位数据端。更进一步的，所述选通器件可以采用跳线器或者跨接电阻实现。[0011]当所述N = 2，即所述机顶盒为双模机顶盒时，在所述切换电路中可以设置3颗八 通道三态缓冲器；第一颗缓冲器的低四位输入通道分别与第一路解调芯片的时钟信号端、 同步信号端、数据无效信号端和最低位数据端对应连接，高四位输入通道分别与第二路解 调芯片的时钟信号端、同步信号端、数据无效信号端和最低位数据端对应连接；第一颗缓冲 器的低四位输出通道和高四位输出通道分别与所述解码芯片的数据流输入接口中的时钟 引脚、同步信号引脚、数据无效引脚和最低位数据引脚对应连接；第二颗缓冲器的7位输入 通道连接第一路解调芯片的高七位数据端，第三颗缓冲器的7位输入通道连接第二路解调 芯片的高七位数据端，第二、三颗缓冲器的输出通道均与解码芯片的数据流输入接口中的 高七位数据引脚对应连接；在每一颗缓冲器中均包含有低位使能端和高位使能端，分别接 收解码芯片输出的通道选择信号。为了节约解码芯片的接口资源，所述解码芯片通过其一路I/O 口输出所述的通道 选择信号，所述I/O 口一方面直接与第一颗缓冲器的高位使能端和第三颗缓冲器的高、低 位使能端对应连接；另一方面通过反相电路分别与第一颗缓冲器的低位使能端和第二颗缓 冲器的高、低位使能端对应连接。优选的，所述反相电路优选采用一颗NPN型三极管进行电路设计，将所述三极管 的基极连接所述解码芯片的I/O 口，发射极接地，集电极连接直流电源。当所述N = 3，即所述机顶盒为三模式机顶盒时，所述切换电路通过其三路使能端 接收解码芯片输出的三路通道选择信号，以确定选通哪一组输入端与其输出端对应连接。进一步的，所述解码芯片可以通过其三路I/O 口输出所述的三路通道选择信号， 以对切换电路进行选通控制。与现有技术相比，本实用新型的优点和积极效果是本实用新型的多模式机顶盒 采用数据流切换技术对不同解调芯片输出的数据流进行切换，然后输出至后续的解码芯片 进行音视频信号的解码处理，从而可以将成熟的单模机顶盒设计方案应用到多模机顶盒的 电路设计中，由此降低了设计难度，缩短了开发周期。由于无需使用具有多路数据流输入接 口的解码芯片进行系统设计，因此可以显著降低产品的硬件成本。结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其他特点和优点 将变得更加清楚。
图1是本实用新型所提出的多模式机顶盒内部电路的一种实施例的电路原理框 图；图2是图1所示切换电路的一种实施例的电路原理图。
具体实施方式
以下结合附图对本实用新型的具体实施方式
作进一步详细地说明。实施例一，本实施例为了实现在采用仅具备单路数据流输入接口的解码芯片的基 础上，完成多模式机顶盒对多路传输信号的接入和解码处理的要求，在现有单模机顶盒的 电路设计中增设切换电路，利用切换电路对不同解调芯片输出的数据流进行选通切换，进 而将选中的一组数据流传输至解码芯片进行音视频信号的解码处理，并进一步传输至后端
4电视机进行播放，从而以较低的硬件成本实现了传统多模式机顶盒的功能，提升了机顶盒 产品的市场竞争力。具体来讲，可以在现有的单模机顶盒中同时设置N路高频头和N路解调芯片，所述 N应为大于1的自然数，比如N = 2或者N = 3等。一路高频头连接一路解调芯片，不同高 频头接收不同的传输信号，比如卫星信号、有线信号或者地面信号等，并将接收到的传输信 号转换成中频信号传输至后级的解调芯片。所述解调芯片对接收到的中频信号进行解调处 理后，以数据流的形式传输至切换电路。也就是说，通过N路解调芯片输出的N组数据流 对应传输至切换电路的N组输入端，所述切换电路根据接收到的通道选择信号可以选择其 中一组输入端与其输出端连通，进而将选中的一组数据流传输至解码芯片的数据流输入接 口，利用解码芯片实现对该路音视频数据流的解码处理。为描述简单起见，本实施例以双模机顶盒(即N = 2)为例进行详细说明。参见图1所示，在双模机顶盒中同时设置两路高频头，分别转换输出两路中频信 号IF0、IF1对应传输至两路解调芯片中。通过两路解调芯片解调输出的数据流(本实施例 以符合MPEG-2标准的传输码流TS为例进行说明)对应传输至切换电路的两组输入端。所 述切换电路在解码芯片输出的通道选择信号TS_SWITCH的控制作用下，选择其中一组数据 流(TS0或TSl)输出至解码芯片进行解码处理。根据不同的应用，TS码流可以以并行或串行两种方式传输。并行TS码流包括四路 控制信号(时钟信号TS_CLK、同步信号TS_SYNC、数据无效信号TS_VAL、数据错误信号TS_ ERR)和8位数据信号TS_D0 TS_D7。串行TS码流仅使用最低数据位TS_D0或者最高数 据位TS_D7传输所有的数据。为了兼容TS码流的两种传输方式，在切换电路的两组输入端 中分别定义用于接收并行TS码流中控制信号和数据信号的输入引脚，并与两路解调芯片 中用于传输并行TS码流的控制信号的端子和数据信号的端子对应连接。其中，在解调芯片 的8位数据信号端子中，将最低位数据端通过一颗选通器件与切换电路的最低位数据输入 引脚相连接，并进一步通过另外一颗选通器件与该路解调芯片的最高位数据端连接起来， 以用于串行TS码流的传输，并兼容最低数据位TS_D0和最高数据位TS_D7两种传输方式。作为一种优选设计方式，可以将并行TS码流中的时钟信号TS_CLK、同步信号TS_ SYNC、数据无效信号TS_VAL和8位数据信号TS_D0 TS_D7通过切换电路进行选择输出， 而数据错误信号TS_ERR则可以直接传输至后端解码芯片。当然，本实施例并不仅限于此种 连接方式。对于切换电路的具体组建形式，本实施例提出了一种采用3颗八通道三态缓冲器 TO、U18、U19对两路解调芯片输出的TS码流进行选通切换的电路组建结构，如图2所示。所 述八通道三态缓冲器TO、U18、U19的工作状态如下表所示
权利要求1.一种多模式机顶盒，包括N路高频头、与所述N路高频头一一对应连接的N路解调芯 片以及解码芯片；其特征在于通过所述N路解调芯片输出的N组数据流对应传输至一切 换电路的N组输入端，所述切换电路根据接收到的通道选择信号选择其中一组输入端与切 换电路的输出端连通，所述切换电路的输出端连接解码芯片的数据流输入接口 ；所述N为 大于1的自然数。
2.根据权利要求1所述的多模式机顶盒，其特征在于所述数据流为TS码流，N路解调 芯片用于传输TS码流的控制信号的端子和数据信号的端子分别与切换电路的N组输入端 中的不同输入引脚对应连接。
3.根据权利要求2所述的多模式机顶盒，其特征在于所述解调芯片用于传输TS码 流的控制信号的端子包括时钟信号端、同步信号端、数据无效信号端和数据错误信号端；其 中，时钟信号端、同步信号端和数据无效信号端连接所述的切换电路，数据错误信号端直接 连接所述解码芯片的数据流输入接口中的数据错误弓I脚。
4.根据权利要求2或3所述的多模式机顶盒，其特征在于所述解调芯片用于传输TS 码流的数据信号的端子包括8位，其中最低位数据端通过一颗选通器件一方面连接所述的 切换电路，另一方面通过另外一颗选通器件连接最高位数据端。
5.根据权利要求4所述的多模式机顶盒，其特征在于所述选通器件为跳线器或者跨 接电阻。
6.根据权利要求4所述的多模式机顶盒，其特征在于所述N为2，在所述切换电路中 包括3颗八通道三态缓冲器；第一颗缓冲器的低四位输入通道分别与第一路解调芯片的时 钟信号端、同步信号端、数据无效信号端和最低位数据端对应连接，高四位输入通道分别与 第二路解调芯片的时钟信号端、同步信号端、数据无效信号端和最低位数据端对应连接；第 一颗缓冲器的低四位输出通道和高四位输出通道分别与所述解码芯片的数据流输入接口 中的时钟引脚、同步信号引脚、数据无效引脚和最低位数据引脚对应连接；第二颗缓冲器 的7位输入通道连接第一路解调芯片的高七位数据端，第三颗缓冲器的7位输入通道连接 第二路解调芯片的高七位数据端，第二、三颗缓冲器的输出通道均与解码芯片的数据流输 入接口中的高七位数据引脚对应连接；在每一颗缓冲器中均包含有低位使能端和高位使能 端，分别接收解码芯片输出的通道选择信号。
7.根据权利要求6所述的多模式机顶盒，其特征在于所述解码芯片通过其一路I/O 口输出所述的通道选择信号，所述I/O 口一方面直接与第一颗缓冲器的高位使能端和第三 颗缓冲器的高、低位使能端对应连接；另一方面通过反相电路分别与第一颗缓冲器的低位 使能端和第二颗缓冲器的高、低位使能端对应连接。
8.根据权利要求7所述的多模式机顶盒，其特征在于在所述反相电路中包括一颗NPN 型三极管，所述三极管的基极连接所述解码芯片的I/O 口，发射极接地，集电极连接直流电 源。
9.根据权利要求1至3中任一项所述的多模式机顶盒，其特征在于所述N为3，所述 切换电路通过其三路使能端接收解码芯片输出的三路通道选择信号。
10.根据权利要求9所述的多模式机顶盒，其特征在于所述解码芯片通过其三路I/O 口输出所述的三路通道选择信号。
专利摘要本实用新型公开了一种多模式机顶盒，包括N路高频头、与所述N路高频头一一对应连接的N路解调芯片以及解码芯片；通过所述N路解调芯片输出的N组数据流对应传输至一切换电路的N组输入端，所述切换电路根据接收到的通道选择信号选择将其中一组输入端与切换电路的输出端连通，所述切换电路的输出端连接解码芯片的数据流输入接口；所述N为大于1的自然数。本实用新型的多模式机顶盒采用数据流切换技术对不同解调芯片输出的数据流进行切换，然后输出至后续的解码芯片进行音视频信号的解码处理，从而可以将成熟的单模机顶盒设计方案应用到多模机顶盒的电路设计中，由此降低了设计难度，缩短了开发周期，降低了产品的硬件成本。
文档编号H04N21/41GK201854382SQ201020599769
公开日2011年6月1日 申请日期2010年10月29日 优先权日2010年10月29日
发明者王文明 申请人:贵阳海信电子有限公司, 青岛海信宽带多媒体技术有限公司