专利名称：包解构/重构及链路控制的制作方法
技术领域：
本发明一般来说涉及电子装置、系统及方法中的包处理，且更特定来说说，涉及包解构/重构及链路控制。
背景技术：
存储器装置通常经提供作为计算机、个人数字助理(PDA)、数码相机及蜂窝式电话以及各种其它电子装置中的内部半导体集成电路及/或外部可装卸装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、 同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及快闪存储器以及其它存储器。系统可包含主机、主机系统存储器及一定数目个外围装置(例如存储器装置)。所述主机可具有控制电路，其包含一定数目个处理器、主机控制器、位于所述主机控制器上的主机控制器存储器及一定数目个内部存储器装置中的一者或一者以上。所述主机可与外围装置进行通信以对所述外围装置执行操作，例如将数据从所述装置接收到所述主机系统或将数据从所述主机系统传送到所述外围装置。可由所述主机系统发出控制数据的接收及/ 或传送的命令。可使用包流在主机与一个或一个以上外围装置之间传达(例如，传送及/或接收) 数据。可通过所述主机与所述一个或一个以上外围装置两者均理解的传输层协议(例如， 通信/传输层协议)产生此些包。此些传输层包的产生可独立于传达所述包的方法。在主机与特定外围装置直接连接的情况下，可在所述主机与所述特定外围装置之间直接传达通过所述传输层协议产生的数据流包。然而，在一个以上外围装置经由共用物理连接而连接到所述主机的情况下，可利用链路控制层来提供对所述主机与所述外围装置之间的同时数据通信的流控制。
发明内容
图1图解说明根据本发明的一个或一个以上实施例的计算系统的框图。图2图解说明根据本发明的一个或一个以上实施例的计算系统的框图。图3A图解说明根据本发明的一个或一个以上实施例的用于接口的分层架构的框图。图;3B图解说明根据本发明的一个或一个以上实施例的分层架构中的一定数目个包的框图。
具体实施例方式本发明包含用于包处理的方法、装置及系统。用于包处理的一个方法实施例包含将传输层包解构成一定数目个链路控制层包，其中所述链路控制层包中的每一者具有相关联序列编号；经由用于多个外围装置的共用物理连接来传达所述数目个链路控制层包；及在所述传达期间限制未完成链路控制层包的数目。在本发明的以下详细描述中，参考形成本发明的一部分的随附图式，且在图式中以图解说明的方式展示可如何实践本发明的一个或一个以上实施例。足够详细地描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例， 且可在不背离本发明的范围的前提下做出过程、电及/或结构改变。如本文中所使用，标示符“N”(特定来说，关于图式中的参考编号)指示本发明的一个或一个以上实施例可包含一定数目个如此标示的特定特征。所述标示符可表示相同数目或不同数目个特定特征。本文中的图遵循编号惯例，其中第一个数字或前几个数字对应于图式图编号，且剩余数字识别图式中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，110可指代图1中的元件“10”，且图2中的类似元件可指代为210。如将了解，可添加、更换及/或消除本文中的各种实施例中所示的元件以提供本发明的一定数目个额外实施例。另外，如将了解，所述图中所提供元件的比例及相对比例尺打算图解说明本发明的实施例，而不应视为具有限制意义。图1图解说明根据本发明的一个或一个以上实施例的系统100的框图。在图1中， 展示主机110。在一个或一个以上实施例中，所述主机可为计算装置，例如个人计算机以及其它计算装置类型。主机110的实例包含膝上型计算机、个人计算机、移动电话、数码相机、 数字记录与回放装置、PDA、存储器卡读取器及接口集线器以及其它实例。图1的主机110包含主机控制电路102以及未展示的其它主机元件。主机控制电路102可包含处理器、主机控制器及/或主机存储器中的一者或一者以上。在一个或一个以上实施例中，主机控制电路102可用于在所述数目个外围装置120-1、120-2、…、120-N 与另一装置(例如主机110)之间传达信息。所属领域的技术人员将了解，“处理器”可意指一个或一个以上处理器，例如并行处理系统、一定数目个协处理器等等。主机110可包含可与主机控制电路相关联的传输层，例如，通信/传输层、链路控制层及/或物理层。主机控制电路102可耦合到外围装置120-1、120-2、…、120-N。在一些实施例中，主机控制电路102可在无处理器介入的情况下管理传输、链路及物理层活动， 且在无处理器介入的情况下管理命令再试。如所属领域的技术人员将了解，传输层可类似于如各种标准所称的事务层。在一个或一个以上实施例中，主机控制电路102可耦合到标准化接口。举例来说， 主机控制电路102可耦合到根据通用快闪存储(UFS)标准操作的接口以及其它接口。一般来说，主机控制电路102可耦合到用于在外围装置120-1、120-2、…、120-N、主机110及/ 或其它装置之间传达(例如，传递)控制、地址、数据及其它信号的接口。在一个或一个以上实施例中，外围装置120-1、120_2、…、120-N可包含外围装置控制电路104-1、104-2、…、104-N，所述外围装置控制电路104-1、104-2、…、104-N可用于促进例如针对存储器装置的读取、写入及/或擦除命令的操作以及从主机110传达到外围装置120-1、120-2、…、120-N的其它操作。所述外围装置中的一者或一者以上可包括及 /或包含耦合到控制电路(例如，控制电路104-N)的RF收发器108。尽管在图1中图解说明仅外围装置120-N具有RF收发器108，但实施例并不受如此限制，因为一定数目个外围装置均可包含此收发器。RF收发器108可将数据发射到无线装置(未图解说明)及/或从所述无线装置接收数据。举例来说，RF收发器108可从无线装置接收传输层包。外围装置120-1、120_2、…、120-N可共享到主机110的共用物理连接105。共用物理连接105可包含主机110与外围装置120-1、120-2、…、120-N之间的上游及/或下游连接。举例来说，外围装置120-1、120-2、…、120-N可以链式拓扑(例如，链接在一起)耦合到主机110。在一些实施例中，可从所述链移除一个或一个以上外围装置(例如，外围装置120-N)。在一个或一个以上实施例中，外围装置控制电路104-1、104-2、…、104-N可提供主机110与外围装置120-1、120-2、…、120-N之间的翻译层。因此，外围装置控制电路可选择性地耦合外围装置的I/O连接器(图1中未展示)以在适当时间于适当I/O连接处接收适当信号。类似地，主机110与外围装置120-1、120-2、…、120-N之间的通信协议可不同于接入外围装置120-1、120-2、…、120-N所需的通信协议。接着，外围装置控制电路 104-1、104-2、…、104-N可将从主机110接收的命令序列翻译成适当命令序列以实现对外围装置120-1、120-2、…、120-N的所要接入。除命令序列外，每一翻译可进一步包含信号电压电平的改变。如本文所使用，在一个或一个以上实施例中，链式外围装置(例如，120-1、 120-2、…、120-N)可指代经由共用物理连接(例如主机的共享接口端口(例如，经由主机控制电路102的相同接口端口))以通信方式耦合到主机(例如，主机110)的外围装置。特定主机接口端口可包含数据输入端口及数据输出端口。如此，可经由主机110的相同单接口端口在主机110与链式外围装置120-1、120-2、…、120-N之间传达数据。关于图2更详细地描述主机或外围装置上的特定端口的使用。图1的实施例可包含为不使本发明的实施例模糊而未对其加以图解说明的额外电路。举例来说，在其中外围装置120-1、120-2、…、120-N为存储器装置的一个或一个以上实施例中，所述存储器装置可包含地址电路以锁存通过I/O电路经由I/O连接器提供的地址信号。可接收地址信号并由行解码器及列解码器来解码所述地址信号，以存取所述存储器装置。所属领域的技术人员将了解，地址输入连接器的数目取决于所述存储器装置的密度及架构。此外，在一个或一个以上实施例中，主机及/或外围装置可包含一个或一个以上高速缓存线，例如，用于在处理及/或存储传入数据以及其它操作之前布置所述数据。图2图解说明根据本发明的一个或一个以上实施例的系统200的框图。根据本发明的一个或一个以上实施例，系统200包含外围装置(例如，存储器装置)链。尽管使用存储器装置作为实例，但其它类型的外围装置或外围装置的组合也在本发明的实施例的范围内。其它外围装置的实例包含但不限于打印机、扫描仪、相机、例如蓝牙或WiFi装置的无线通信外围装置、外部硬驱动器、固态驱动器、快闪驱动器等。存储器装置的实例包含快闪存储器、DRAM、SRAM、一个或一个以上NAND装置或受管理NAND实施方案(例如，NAND控制器及一个或一个以上NAND装置)，或用于数据存储的其它外围装置。在图2中，展示主机210具有数据输出端口 212、数据输入端口 214及缓冲器206。 主机210可类似于图1中所图解说明的主机110且可包含例如图1中所图解说明的控制电路102的控制电路。将外围装置耦合到单个数据输出端口 212及单个数据输入端口 214可减少主机210上原本可包含的引脚的数目。此些实施例可帮助降低装置成本且帮助简化制作。在一个或一个以上实施例中，例如单个数据输出端口 212或单个数据输入端口 214的单个数据端口可各自包含多个数据通道(data lane)。术语“单个数据端口”用于图解说明多个外围装置到主机的单个串行连接，与主机上的每一外围装置的并行连接形成对比。如本文所描述，主机210可经配置以将传输层包解构成一定数目个链路控制层包且经由数据输出端口 212来传达所述数目个链路控制层包。所述主机可监视经由数据输入端口 214接收的对应于所述数目个链路控制层包的确认的数目。所述主机可使用确认的数目来限制经由数据输出端口 214传达的链路控制层包的数目，如本文所描述。主机210可从经由数据输入端口 214接收的一定数目个链路控制层包重构传输层包。展示第一外围装置220-1与第二外围装置220-2及第N外围装置220-N以链配置耦合在一起。如图2中所展示的链式外围装置配置可允许点对点发信号。使用所展示的配置，外围装置链可为任意长而无需使用如本文所解释的复杂寻址电路。图2中所图解说明的外围装置220-1、220-2、…、220-N可类似于图1中所图解说明的外围装置120-1、 120-2、…、120-N且可包含例如图1中所图解说明的控制电路104-1、104-2、…、104-N的控制电路。每一外围装置220-1、220-2、…、220-N可与一个或一个以上装置标识(DID)及 /或逻辑单元编号(LUN)相关联。举例来说，特定外围装置可具有一个DID及两个或两个以上 LUN。展示外围装置220-1、220-2、…、220-N具有上游侧222_1、222_2、…、222-N及下游侧224-1、224-2、…、2M-N。所述外围装置可包含上游数据输入端口 2洸-1、2洸_2、…、 2^-N、下游数据输出端口 228-1,228-2,…、228-N、下游数据输入端口 230_1、230_2、…、 230-N及上游数据输出端口 232-1、232-2、…、232-N。特定外围装置的每一数据端口可耦合到所述特定外围装置的控制电路。在操作中，数据或装置命令(例如地址指派、对数据的请求等)可穿过给定装置，例如沿箭头234-1、234-2、…、234-N从上游数据输入端口到达下游数据输出端口。数据/命令可在给定外围装置内部传递，例如沿箭头238-1、238-2、…、 238-N从上游数据输入端口 2沈-1、2沈-2、…、到达上游数据输出端口 232-1、 232-2、…、232-N。数据/命令可在返回路径上从下游数据输入端口 230_1、230_2、…、 230-N到上游数据输出端口 232-1、232-2、…、232-N直接穿过给定外围装置，如箭头236-1、 236-2、…、236-N所示。外围装置220_1、220_2、…、220-N可包含耦合到相应外围装置的控制电路的缓冲器206-1、206-2、…、206-N。每一相应外围装置的缓冲器可耦合到上游及下游数据输入及输出端口中的一者或一者以上。尽管在系统200中展示三个外围装置，但本发明并不受如此限制。使用所展示的配置，可包含更大或更小数目个外围装置。如本文所描述，外围装置220-1、220_2、…、220-N可经配置以将传输层包解构成一定数目个链路控制层包且经由上游数据输出端口 232-1、232-2、…、232-N及下游数据输出端口 228-1、228-2、…、2^-N中的一者或一者以上来传达(例如，传送)所述数目个链路控制层包。外围装置220-1、220-2、…、220-N可经由上游数据输出端口 232_1、232_2、…、 232-N将中断链路控制层包传达(例如)到主机210。外围装置可将一定数目个链路控制层包从输入端口直接传递(pass-through)到上游或下游的输出端口，如本文所描述。外围装置220-1、220-2、…、220-N可从经由上游数据输入端口 226_1、226_2、…、226-N及下游数据输入端口 230-1、230-2、…、230-N中的一者或一者以上接收的一定数目个链路控制层包来重构传输层包。特定外围装置(例如，外围装置220-N)的控制电路可经配置以在经由特定数据输入端口接收的一定数目个链路控制层与外围装置220-N的目的地地址(例如，DID或LUN) 相关联时从所述链路控制层包重构传输层包。当所接收的链路控制层包与不同外围装置的目的地地址相关联(例如，与外围装置220-2相关联的地址)时，接收外围装置220-N可 (例如)经由适当输出端口朝向与所述数目个链路控制层包相关联的目的地地址在上游或下游方向上直接传递所述数目个链路控制层包。在一个或一个以上实施例中，链路控制层可不用于路由包。主机210可经配置以维持对主机210与多个外围装置220-1、220_2、…、220-N之间的共用物理连接(例如，图1中的共用物理连接105)的包流控制。如此，外围装置220-1、 220-2、…、220-N可经配置以(例如)在到主机210的上游方向上将中断链路控制层包传达到主机210。所述中断链路控制层包可用于通知主机210外围装置220-1、220-2、…、 220-N准备好经由共用物理连接传达数据。举例来说，所述中断链路控制层包可指示外围装置220-1、220-2、…、220-N已经由RF收发器108接收到数据，例如，一个或一个以上传输层包。所述中断链路控制层包可包含待经由所述共用物理连接来传达的数据的上下文。在一个或一个以上实施例中，外围装置220-1、220_2、…、220-N可经配置以在来自先前从主机210接收的指令的延迟周期之后将中断链路控制层包传达到主机210。所述中断链路控制层包可包含所述指令的指示。外围装置220-1、220-2、…、220-N可经配置以在准备好经由所述共用物理连接来传达与所述指令相关联的数据时传达所述中断链路控制层包。图1到2中所展示的实施例可包含硬连线装置，或其可包含用于组装或扩展能力的插口。一个或一个以上实施例可包含一定数目个扩展插口，其中在链中的最后一个外围装置的下游仍存在可用插口。在此配置中，可移除最后一个外围装置(例如，外围装置 220-N)且可在所述链中放置额外外围装置，接着可在新延长链的末端处重新插入所述最后一个外围装置。在一些实施例中，可在不移除及重新安装所述链中的专用最后一个外围装置的情况下将额外外围装置添加到所述链的末端以用于扩展目的。图3A图解说明根据本发明的一个或一个以上实施例的用于接口的分层架构的框图。举例来说，根据本发明的一个或一个以上实施例，可在主机控制电路(例如，图1中的主机控制电路102)及/或装置控制电路(例如，装置控制电路104-1、104-2、…、104-N) 中实施此分层架构。所述分层架构可包含传输层356、链路控制层邪4及物理层352以及其它层。所述传输层可(例如)使用主机与一个或一个以上装置两者均理解的协议产生所述主机与所述装置之间的数据流包。此协议可独立于发射数据包流的方法(例如，有线、无线等等)。当装置直接附接到主机时，可在主机与装置之间直接传达由传输层356产生的数据流包。当一个或一个以上装置经由共用物理连接附接到主机时，可将链路控制层3M置于适当位置中以改善主机与装置之间的数据流连接的利用及/或提供对主机与多个装置之间的同时数据通信的流控制。链路控制层3M可经实施以监视及/或调制主机与一个或一个以上装置之间的数据通信。如本文所描述，链路控制层3M可通过在主机与装置之间解构及重构由传输层356产生的数据流包来施加对包大小的较精细控制及流控制。图;3B图解说明根据本发明的一个或一个以上实施例的分层架构中的一定数目个包的框图。在一个或一个以上实施例中，可将从主机到目标装置或从装置到主机的数据流解构成若干链路控制层包并重构成原始数据流，例如，传输层包。如图;3B中所图解说明，传输层包372可包含标头374、有效负载376及错误检测组件378-T (例如循环冗余校验(CRC)值、校验和或错误校正码(ECC)奇偶值)中的一者或一者以上。在一个或一个以上实施例中，错误检测组件378-T可为有效负载376的一部分。 标头374可含有上下文，例如，传输层包372的目的地地址。举例来说，标头374可含有关于命令类型、目标装置ID(DID)、逻辑单元编号(LUN)、状态及/或其它属性的信息。传输层包372的有效负载376可包含数据及/或命令。可将传输层包372解构成一定数目个链路控制层包，例如，链路控制层包380-1、 380-2、…、380-N。可根据与传输层包372相关联的优先级及/或次序(例如，相对于一定数目个其它传输层包)来解构传输层包372。在一些实施例中，可在经由共用物理连接(例如)从主机到外围装置、从外围装置到主机或从第一外围装置到第二外围装置传达之前将传输层包372解构成一定数目个链路控制层包380-1、380-2、…、380-N。在一个或一个以上实施例中，在将传输层包372解构成链路控制层包380-1、380-2、…、380-N之前，可将所述整个传输层包加载到缓冲器，例如，如图1中所图解说明的主机缓冲器106或外围装置缓冲器106-1、106-2、…、106-N，如本文所描述。或者，可在所述传输层包从传输层356进入链路控制层3M时将其解构。每一链路控制层包(例如，链路控制层包380-1)可比从其解构出所述链路控制层包的传输层包(例如，传输层包37 小，例如，可包含比所述传输层包少的位。根据本发明的一个或一个以上实施例解构传输层包可提供(举例来说)经由共用物理连接进行的更高效数据通信。在一个或一个以上实施例中，链路控制层包(例如，每一链路控制层包)可具有附加到其的序列编号，例如，链路控制层包380-1中的序列编号“1”382-1。在一些实施例中， 从传输层包解构的每一链路控制层包可具有按对应于所述传输层包的所述链路控制层包所表示的序列部分的次序插入的序列编号，例如，从1到N。如图;3B中所图解说明，最后一个链路控制层包380-N可包含序列编号“N” 382-N。序列编号可帮助维持链路控制层包次序并辅助原始传输层包的重构。可在链路控制层包的标头的χ位字段(例如，能够存储χ数目个位的字段)中将序列编号附加到所述链路控制层包。由于可用序列编号的总数目可受对所述序列编号附加到的字段的大小的约束的限制，因此可使序列编号再循环。即，在已使用2X个序列编号之后，例如，在2X个链路控制层包已具有经指派用于特定数据流的序列编号之后，可使序列编号再循环(例如，重新使用)。举例来说，如果序列编号限制于包含1、2、3及4的集合，那么在已使用所有四个序列编号一次之后，可再次使用它们，例如，第一及第五链路控制层包两者均可具有指派给其的序列编号1。链路控制层包可不按相对于附加到其的序列编号的序列来传达。一个或一个以上实施例可包含限制经由用于一定数目个外围装置的共用物理连接来传达的未完成链路控制层包的数目。限制未完成链路控制层包的数目可包含将未完成
包的数目限制为小于或等于f个链路控制层包。即，举例来说，控制电路(例如，图1中的
主机控制电路10 可证实在传达额外链路控制层包之前已确认相当于序列编号总数目的至少一半的链路控制层包。举例来说，如果16个序列编号可用，那么控制电路可经配置以将未完成链路控制层包的数目限制为8。未完成包可包含尚未确认的包及/或已接收到例如重新传送请求的确认(例如， 否定确认)的包。因此，在一个或一个以上实施例中，限制未完成链路控制层包的数目可包含使用X位字段的位作为重新传送请求位。当发送装置未接收到针对特定链路控制层包的确认时，或当发送装置接收到否定确认时，可重新传达所述特定链路控制层包。此些实施例可帮助防止由于在已成功接收与特定序列编号相关联的特定链路控制层包之前使所述特定序列编号再循环所致的包错误。根据本发明的一个或一个以上实施例，链路控制层可将传输层包372中的所有数据(例如，标头374、有效负载376及错误检测组件378-T)视为数据有效负载。即，可将传输层包372整体分解成装配到链路控制层包380-1、380-2、…、380-N中的更小部分，而不论标头374与有效负载376之间的区别如何。举例来说，链路控制层包380-1可包含传输层包372的标头374的一部分，其可包含整个标头374，或其可包含标头374的至少一部分及有效负载376的一部分。尽管可将传输层包解构成一定数目个链路控制层包，但每一链路控制层包可维持及/或表达数据发射的方向及/或末端(例如，上游或下游)、数据目的地(例如，例如DID 或LUN的目标)及包序列编号(例如，包序列编号380-1)。即，每一链路控制层包可在链路控制层中具有传输层包在传输层中原本将具有的相同的数据发射方向及/或末端。举例来说，数据发射的方向及/或末端可在如传送数据的装置的控制电路所指派的链路控制层包的标头中维持及/或表达。一个或一个以上实施例可包含将传输层包372解构成一定数目个链路控制层包 380-1,380-2,…、380-N使得所述数目个链路控制层包380_1、380_2、…、380-N具有等于接收装置的高速缓存线大小的有效负载384-1、…、384-N大小。此些实施例可实现数据的高效接收及传输层包372的高效重构。即，可用每一所接收的链路控制层包有效负载 384-1、…、384-N来填充及排空所述接收装置的高速缓存线，借此帮助防止与部分地加载所述高速缓存线或跨越所述高速缓存线的多个加载来分裂个别包相关联的效率低下。根据本发明的高速缓存线的实例性大小可包含32个字节或64个字节，然而实施例并不受如此限制。在重构之后，在一些实例中，接收装置可将传输层包372有效负载376存储为数据扇区。数据扇区的实例性大小可为512个字节，然而实施例并不受如此限制。每一链路控制层包380-1、380_2、…、380-N可包含其自身的错误检测组件 378-L1、…、378-LN。链路控制层包(例如，包380-1)的错误检测组件(例如，CRC 378-L1) 可独立于与从其解构出所述链路控制层包的传输层包372相关联的错误检测组件(例如， CRC 378-T)针对所述链路控制层包而产生。如图:3B中所图解说明，针对链路控制层包 380-1，通过链路控制层产生序列编号382-1及错误检测组件378-L1，同时有效负载384-1 包含来自原始传输层包372的数据。链路控制可使用特定链路控制层包380-1的序列编号 382-1及错误检测组件378-L1来进行重新传达、流控制等等。如本文所描述，特定链路控制层包380-1的有效负载384-1可包含来自对应传输层包372的标头374、有效负载376及/ 或错误检测组件378-T中的一者或一者以上的数据。可从一定数目个链路控制层包380-1、380-2、…、380-N重构传输层包372，例如，根据与链路控制层包380-1、380-2、…、380-N中的每一者相关联的序列编号。接收所述数目个链路控制层包380-1、380-2、…、380-N的装置可经配置以确认所述数目个链路控制层包中的每一者。或者，接收所述数目个链路控制层包380-1、380-2、…、380-N的装置可经配置以一旦已重构传输层包372就对其进行确认。在一个或一个以上实施例中，装置或主机可根据与每一包相关联的序列编号(例如，与链路控制层包380-1相关联的序列编号382-1)按序列次序将所接收的链路控制层包加载到缓冲器中。一旦重构整个传输层包，就可根据与所重构包相关联的地址信息(例如， 如存储于所述所重构包的标头374中)将数据传达到其目的地。在一个或一个以上实施例中，从传输层包372解构的第一链路控制层包380-1的有效负载384-1可存储传输层包372的标头374。标头374可包含描述传输层包372的目的地信息的上下文。所述上下文(例如，目的地信息)可从与初始链路控制层包380-1相关联地接收的传输层包372的标头导出。可在传送链路控制层包(例如，初始链路控制层包380-1及/或后续链路控制层包380-2、…、380-N)之前将所述上下文加载到接收装置的缓冲器中。接收从传输层包372解构的第一链路控制层包380-1的装置的链路控制层可将第一链路控制层包380-1传送到其目的地。可在不重构传输层包372的情况下传送后续链路控制层包380-2、…、380-N。在此些实施例中，可按所述接收装置接收后续链路控制层包 380-2、…、380-N的次序将其传送到其目的地。可根据缓冲器中的上下文传送后续链路控制层包380-2、…、380-N。在一些实例中，按接收后续链路控制层包380-2、…、380-N的次序来传送其可包含不按相对于与每一链路控制层包相关联的序列编号(例如，与链路控制层包380-N相关联的序列编号382-N)的序列来传送后续链路控制层包380-2、…、380-N。 目的地装置(例如，接收装置将链路控制层包380-1、380-2、…、380-N传送到的装置)可重构传输层包372。根据一个或一个以上实施例，接收装置可将传输层包372重构且传送到传输层包 372的上下文中所描述的目的地，例如，传送到所述目的地装置。举例来说，主机通常可为从自外围装置接收的一定数目个链路控制层包380-1、380-2、…、380-N重构的传输层包372 的接收装置，然而传输层包372可具有在与其相关联的上下文中(例如，在传输层包标头 374中)描述的更特定目的地。更特定目的地地址可为与所述主机相关联的存储器地址以及其它特定目的地地址。同样地，外围装置(例如，图2中的外围装置220-2)可为可将所重构的传输层包372传送到在传输层包372的上下文中描述的目的地的接收装置，其中所述目的地为另一外围装置(例如，图2中所图解说明的外围装置220-1)。在一些实例中，所述接收装置可为所述目的地装置。Mrk本发明包含用于包处理的方法、装置及系统。用于包处理的一个方法实施例包含 将传输层包解构成一定数目个链路控制层包，其中所述链路控制层包中的每一者具有一相关联序列编号；经由用于多个外围装置的共用物理连接来传达所述数目个链路控制层包； 及在所述传达期间限制未完成链路控制层包的数目。将理解，当称一元件“在”另一元件“上”、“连接到”另一元件或“与”另一元件“耦合”时，其可直接在所述另一元件上、直接与所述另一元件连接或耦合，或可能存在介入元件。相比之下，当称一元件“直接在”另一元件“上”、“直接连接到”另一元件或“与”另一元件“直接耦合”时，不存在介入元件或层。如本文中所使用，术语“及/或”包含相关联的所列举物项中的一者或一者以上的任何及所有组合。如本文中所使用，术语“及/或”包含相关联的所列举物项中的一者或一者以上的任何及所有组合。如本文中所使用，除非另外注明，否则术语“或”意指在逻辑上包含性或。 艮口，“A或B”可包含(仅A)、(仅B)或(A及B两者)。换句话说，“A或B”可意指“A及/ 或B”或“A及B中的一者或一者以上”。将理解，尽管在本文中可使用第一、第二等术语来描述各种元件，但这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一元件。因此，可将第一元件称作第二元件，此并不背离本发明的教示内容。尽管本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同结果的布置可替代所示的特定实施例。本发明打算涵盖本发明的一个或一个以上实施例的改动或变型。应理解，已以说明性方式而非限定性方式做出以上描述。在审阅以上描述后，所属领域的技术人员将即刻明了以上实施例的组合及未在本文中具体描述的其它实施例。本发明的一个或一个以上实施例的范围包含其中使用以上结构及方法的其它应用。因此，本发明的一个或一个以上实施例的范围应参考所附权利要求书连同授权此权利要求书的等效内容的完全范围一起来确定。在前述实施方式中，出于简化本发明的目的而将一些特征一起集合于单个实施例中。本发明的此方法不应解释为反映本发明的所揭示实施例必须使用比每一权利要求中明确陈述的特征更多的特征的意图。而是，如以上权利要求书所反映发明性标的物在于少于单个所揭示实施例的所有特征。因此，特此将以上权利要求书并入到具体实施方式
中，其中每一权利要求独立地作为单独实施例。
权利要求
1.一种用于处理包的方法，其包括将传输层包解构成一定数目个链路控制层包，其中所述链路控制层包中的每一者具有一相关联序列编号；经由用于多个外围装置的共用物理连接来传达所述数目个链路控制层包；及在所述传达期间限制未完成链路控制层包的数目。
2.根据权利要求1所述的方法，其中所述方法包含将所述相关联序列编号附加于所述数目个链路控制层包中的每一者的标头的χ位字段中。
3.根据权利要求2所述的方法，其中所述方法包含将未完成链路控制层包的所述数目限制为小于或等于f个链路控制层包。
4.根据权利要求2所述的方法，其中所述方法包含在传达至少χ个链路控制层包之后使所述序列编号再循环；且其中使所述序列编号再循环包含将所述序列编号附加到至少两个链路控制层包。
5.根据权利要求2所述的方法，其中限制未完成包的所述数目包含使用所述χ位字段的一个位作为重新传送请求位。
6.根据权利要求1所述的方法，其中所述方法包含在否定地确认或未确认特定链路控制层包的原始传送时重新传达所述特定链路控制层包。
7.根据权利要求6所述的方法，其中所述数目个未完成链路控制层包包括否定确认的链路控制层包或未确认的链路控制层包。
8.根据权利要求1所述的方法，其中所述方法包含在将所述传输层包解构成所述数目个链路控制层包之前将所述传输层包加载到缓冲器中。
9.根据权利要求1所述的方法，其中所述方法包含在所述传输层包进入链路控制层时将所述传输层包解构成所述数目个链路控制层包。
10.根据权利要求1所述的方法，其中所述方法包含不按相对于与每一链路控制层包相关联的相应序列编号的序列来传达所述数目个链路控制层包。
11.根据权利要求1所述的方法，其中所述传输层包包含标头及有效负载；且其中解构所述传输层包包含将所述标头及所述有效负载解构成若干链路控制层包而不论所述标头与所述有效负载之间的区别如何。
12.一种用于处理包的方法，其包括接收一定数目个链路控制层包，其中所述链路控制层包中的每一者的有效负载为等于接收装置的高速缓存线的大小；确认所述数目个链路控制层包中的每一者；及根据与所述数目个链路控制层包中的每一者相关联的序列编号从所述数目个链路控制层包重构传输层包。
13.根据权利要求12所述的方法，其中所述方法包含将所述传输层包的所述有效负载存储为数据扇区。
14.根据权利要求12所述的方法，其中重构所述传输层包包含根据与所述数目个链路控制层包中的每一者相关联的所述序列编号将所述链路控制层包中的每一者加载到缓冲器中。
15.根据权利要求12所述的方法，其中所述方法包含将所述传输层包传达到在所述传输层包的上下文中描述的目的地。
16.根据权利要求12所述的方法，其中所述方法包含在重构所述传输层包之前将所述数目个链路控制层包传达到在所述传输层包的上下文中描述的目的地。
17.根据权利要求16所述的方法，其中所述方法包含从与初始链路控制层包相关联地接收的所述传输层包的标头导出所述传输层包的所述上下文。
18.根据权利要求17所述的方法，其中所述方法包含与所述初始链路控制层包相关联地接收所述传输层包的所述整个标头。
19.根据权利要求16所述的方法，其中所述方法包含在将所述数目个链路控制层包传达到所述目的地之前将所述上下文加载到缓冲器中；及根据所述缓冲器中的所述上下文将所述数目个链路控制层包传送到所述目的地。
20.一种经配置以用于包解构及链路控制的装置，其包括数据输入端口；数据输出端口；控制电路，其耦合到所述数据输入端口及所述数据输出端口，其中所述控制电路经配置以将传输层包解构成一定数目个链路控制层包；经由所述数据输出端口传达所述数目个链路控制层包；监视经由所述数据输入端口接收的确认的数目，其中特定确认对应于特定链路控制层包；及相对于经由所述数据输入端口接收的确认的所述数目来限制经由所述数据输出端口传达的链路控制层包的所述数目。
21.根据权利要求20所述的装置，其中所述控制电路经配置以在所述特定确认指示重新传送请求时重新传达所述特定链路控制层包。
22.根据权利要求20所述的装置，其中所述控制电路经配置以给所述数目个链路控制层包中的每一者指派一序列编号。
23.根据权利要求22所述的装置，其中所述控制电路经配置以在所述特定确认指示成功地传达了所述数目个链路控制层包中的所述特定一者之后使特定序列编号再循环。
24.根据权利要求20所述的装置，其中所述控制电路经配置以给所述数目个链路控制层包中的每一者指派一目的地地址，且所述目的地地址对应于与所述传输层包的标头相关联的目的地地址。
25.根据权利要求M所述的装置，其中所述目的地地址包含包括装置标识DID及逻辑单元编号LUN的目的地地址群组中的一者或一者以上。
26.根据权利要求20所述的装置，其中所述控制电路经配置以根据包含以下各项的群组中的一者或一者以上来解构所述传输层包与所述传输层包相关联的优先级；及所述控制电路接收所述传输层包的次序。
27.根据权利要求20所述的装置，其中所述控制电路经配置以从自所述数据输入端口接收的另一数目个链路控制层包来重构另一传输层包。
28.根据权利要求20所述的装置，其中 所述传输层包包含第一错误检测组件；且所述控制电路经配置以针对所述数目个链路控制层包中的每一者产生第二错误检测组件，其中所述第二错误检测组件独立于所述第一错误检测组件。
29.—种经配置以用于包解构及链路控制的装置，其包括 上游数据输出端口；下游数据输入端口； 下游数据输出端口 ；及控制电路，其耦合到所述上游数据输出端口、所述下游数据输入端口及所述下游数据输出端口，其中所述控制电路经配置以经由所述上游数据输出端口传达中断链路控制层包； 将第一传输层包解构成第一数目个链路控制层包； 经由所述上游数据输出端口传达所述第一数目个链路控制层包；及将第二数目个链路控制层包从所述下游数据输入端口直接传递到所述上游数据输出端□。
30.根据权利要求四所述的装置，其中所述装置包含耦合到所述控制电路的上游数据输入端口 ；且所述控制电路经配置以从经由所述上游数据输入端口接收的第三数目个链路控制层包重构第二传输层包。
31.根据权利要求30所述的装置，其中所述装置包含耦合到所述上游数据输入端口的缓冲器；且所述控制电路经配置以根据与所述第三数目个链路控制层包中的每一者相关联的序列编号将所述第三数目个链路控制层包加载于所述缓冲器中。
32.根据权利要求四所述的装置，其中所述装置包含耦合到所述控制电路的上游数据输入端口； 所述装置与装置标识DID或逻辑单元编号LUN相关联；且所述控制电路经配置以在经由所述上游数据输入端口接收的第三数目个链路控制层包与所述DID或LUN相关联时从所述第三数目个链路控制层包重构第二传输层包。
33.根据权利要求32所述的装置，其中所述控制电路经配置以在所述第三数目个链路控制层包不与所述DID或LUN相关联时将所述第三数目个链路控制层包从所述上游数据输入端口直接传递到所述下游数据输出端口。
34.根据权利要求四所述的装置，其中所述装置包含耦合到所述控制电路的射频RF收发器；且所述控制电路经配置以从所述RF收发器接收所述第一传输层包。
35.根据权利要求34所述的装置，其中所述控制电路经配置以响应于从所述RF收发器接收到所述第一传输层包而传送所述中断链路控制层包。
36.根据权利要求35所述的装置，其中所述中断链路控制层包包含所述第一传输层包的上下文。
37.一种经配置以用于包解构及链路控制的系统，其包括 主机，其包含主机控制电路；及多个外围装置，每一外围装置包含装置控制电路，其中所述多个外围装置经由共用物理连接耦合到所述主机；其中所述主机控制电路及所述装置控制电路各自经配置以 将传输层包解构成一定数目个链路控制层包；及经由所述共用物理连接来传达所述数目个链路控制层包；且其中所述主机控制电路经配置以维持对所述共用物理连接的包流控制。
38.根据权利要求37所述的系统，其中所述主机控制电路及所述装置控制电路各自经配置以从所述数目个链路控制层包重构所述传输层包。
39.根据权利要求37所述的系统，其中所述主机控制电路经配置以将所述传输层包解构成一定数目个链路控制层包，每一链路控制层包具有等于特定外围装置的高速缓存线大小的有效负载大小；及经由所述共用物理连接将所述数目个链路控制层包传达到所述特定外围装置。
40.根据权利要求37所述的系统，其中所述多个外围装置以链式拓扑经由所述共用物理连接耦合到所述主机。
41.根据权利要求37所述的系统，其中所述系统经配置以根据通用快闪存储UFS标准操作。
42.根据权利要求37所述的系统，其中所述装置控制电路经配置以在来自先前从所述主机接收的指令的延迟周期之后将中断链路控制层包传达到所述主机。
43.根据权利要求42所述的系统，其中所述中断链路控制层包包含所述指令的指示。
44.根据权利要求42所述的系统，其中所述装置控制电路经配置以在准备好传达与所述指令相关联的数据时传达所述中断链路控制层包。
45.根据权利要求37所述的系统，其中所述多个外围装置中的一者包括射频RF收发器；且所述RF收发器的装置控制电路经配置以接收并解构所述传输层包。
全文摘要
本发明包含用于包处理的方法、装置及系统。用于包流控制的一个方法实施例包含将传输层包解构成一定数目个链路控制层包，其中所述链路控制层包中的每一者具有一相关联序列编号；经由用于多个外围装置的共用物理连接来传达所述数目个链路控制层包；及在所述传达期间限制未完成链路控制层包的数目。
文档编号H04L12/56GK102474466SQ201080035473
公开日2012年5月23日 申请日期2010年8月6日 优先权日2009年8月10日
发明者威廉·H·拉德克, 尼尔·A·加尔博, 彼得·菲利, 维克托·Y·蔡, 罗伯特·N·莱博维茨 申请人:美光科技公司