专利名称：一种dvi/hdmi/dp/vga信号的后级无抖校正系统的制作方法
技术领域：
本发明涉及一种DVI/HDMI/DP/VGA信号的后级无抖校正系统。
背景技术：
近年来，随着数字视频技术的不断发展，DVI (Digital Video Interface)视频信号、HDMI (High Definition Multimedia Interface)视频信号和 DP (Display Potr)视频信号在实际应用中所占据的比例也不断加大。DVI/HDMI/DP信号属于数字视频信号，但由于其没有类似复合视频信号(CVBQ的行信号和场信号或者是像SDI信号的SAV(起始信号) 和EAV(结束信号)，所以无法像CVBS、SDI数字信号一样通过数据分析手段瞬时检测出信号的丢失或中断，且DVI/HDMI/DP信号传输的图像分辨率高，传输速率高达1.65(ibpS甚至 2. 25Gbps,使用传统的视频处理技术无法对其进行准确实时处理。因此在针对DVI/HDMI/ DP信号的处理一直比较棘手，其中DVI/HDMI/DP信号的无抖切换更是行业内亟待解决的难题。实际使用环境中，在对DVI/HDMI/DP/VGA信号切换时会造成2-10秒的黑屏或蓝屏，严重影响观看效果，尤其在大屏幕、多屏幕等需要频繁对信号进行切换的大规模监视系统或电视会议中更使人难以忍受。
发明内容
本发明针对以上问题的提出，而研制一种DVI/HDMI/DP/VGA信号的后级无抖校正系统。本发明采用的技术手段如下一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，其特征在于包括如下步骤(1)校正系统通过信号采集单元对输入的DVI/HDMI/DP信号或VGA信号进行采集， 所述信号采集单元对上述信号进行处理后并行输出RGB信号、信号激励时钟CLK、有效数据选通信号DE、行信号H和场信号V给核心处理单元I ；(2)核心处理单元I根据采集到的信号激励时钟CLK、行信号H和场信号V对输入信号的分辨率进行判断，然后根据判断出的分辨率格式利用板载晶振生成一个同频率的行信号Hl和场信号VI，输出到智能时钟模拟单元；(3)智能时钟模拟单元根据行信号Hl和场信号Vl进行锁相并模拟生成一个输入的DVI/HDMI/DP或VGA信号的标准激励时钟CLKPLL作为输出激励送回至核心处理单元I， 核心处理单元I再次根据CLKPLL生成行信号H2和场信号V2作为输出行/场信号，同时对信号采集单元输出的信号激励时钟CLK、行信号H和场信号V的频率稳定性，以及行信号H 和场信号V的占空比进行检测，以判断输入的DVI/HDMI/DP信号或VGA信号是否正确；(4)数据正确时，核心处理单元I按照信号激励时钟CLK向外存储单元写入RGB信号，并将智能时钟模拟单元输出的标准激励时钟CLKPLL、核心处理单元I产生的行信号H2 和场信号V2通过外部通道直接传送至核心处理单元II中，然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误则停止向外存储单元写入数据，此时核心处理单元II持续读取前一帧正确完整的图像所在的存储空间的数据，直至核心处理单元I分析出输入信号恢复正确并重新找到下一个有效帧时，再将新的图像信号数据重新覆盖写入到外存储单元，核心处理单元II读取重新覆盖写入的新的图像信号数据；(5)同时，核心处理单元II将外部通道接收到的标准激励时钟CLKPLL、核心处理单元I生成的行信号H2和场信号V2，以及核心处理单元II读取的RGB数据发送到信号输出单元中进行处理；信号输出单元将RGB数据、标准激励时钟CLKPLL、行信号H2和场信号 V2还原成该分辨率制式的DVI/HDMI/DP信号后输出，或将RGB数据转换为RGB模拟信号与标准激励时钟CLKPLL、行信号H2和场信号V2 —起组成VGA信号再输出。本发明所述的核心处理单元I和核心处理单元II中采用了降频、双倍位宽存储与读取技术，使得整个系统可以处理超高清晰度达2560xl600@60HZ的分辨率格式。为了避免存储单元在存取时对数据速度的局限，在核心处理单元I中通过分频、内部转换、位宽增加一倍的方式降低了信号速度的一半；同理，在核心处理单元II通过逆向处理，将信号速度还原。这样就解决了因存储单元的存取速度达不到视频流带宽所造成的问题。所述外存储单元分为两个区域，每个区域存储一帧的数据，在输入信号不出现错误的时，核心处理单元I交替向这两个区域写入数据，核心处理单元II读出最后一帧存入外存储单元的完整RGB数据；然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误时，则核心处理单元II会持续读取最后一帧正确完整的图像所在的存储空间的数据并输出，直至核心处理单元I再次向外存储单元写入正确的整帧数据。本发明所述的核心处理单元I内部写有640x480到2560x1600的所有常见分辨率格式或预置的分辨率格式，能够准确判断出输入信号的分辨率制式，并且根据相应的分辨率制式自己产生一个与之相对应的Hl脉冲和Vl脉冲信号用于生成激励时钟。在输入信号出现错误或丢失的时候，核心处理单元I仍然持续输出此行信号Hl和场信号VI，直至核心处理单元I识别出新的输入信号的分辨率格式，则重新生成相对应的Hl和Vl信号。在智能时钟模拟单元模拟出信号的激励时钟后，核心处理单元I可根据模拟出的信号激励时钟和采集到的制式信号生成一个H2/V2信号。在核心处理单元II中也可以根据H2/V2信号对输出画面进行调整和修改，可根据需要在显示画面中加入字幕或其它的指示标识，使该系统的操作方式更简单，操作过程更加直白明了。在本方法的基础上，在设置多路DVI/HDMI/ DP或VGA输入模块，并在其后级集成切换模块，则可以使本发明独立完成切换功能，并且实现无抖切换效果。本发明的有益效果是可以对DVI/HDMI/DP数字视频信号和VGA信号进行无抖切换处理，对DVI/HDMI/DP信号或VGA信号进行切换和转换处理时，消除信号切换产生的黑屏或花屏等不良效果，使其播出更加流畅。在信号丢失时，也能够让终端显示一个具有信息内容的画面，而不是毫无意义的黑屏或蓝屏，同时消除了显示终端识别以及恢复图像的时间。
图1是本发明的系统结构框图；图2是应用本发明所设计的实施例结构框图；图3是本发明核心处理单元I的工作流程图4是本发明核心处理单元II的工作流程图。
具体实施例方式如图1至图4所示，该DVI/HDMI/DP/VGA信号的后级无抖校正系统，包括如下步骤(1)校正系统通过信号采集单元对输入的DVI/HDMI/DP信号或VGA信号进行采集， 所述信号采集单元对上述信号进行处理后并行输出RGB信号、信号激励时钟CLK、有效数据选通信号DE、行信号H和场信号V给核心处理单元I ；(2)核心处理单元I根据采集到的信号激励时钟CLK、行信号H和场信号V对输入信号的分辨率进行判断(即判断出分辨率)，然后根据判断出的分辨率格式利用板载晶振生成一个同频率的行信号Hl和场信号Vl (即此分辨率格式下的行信号和场信号)，输出到智能时钟模拟单元；(3)智能时钟模拟单元根据行信号Hl和场信号Vl进行锁相并模拟生成一个输入的DVI/HDMI/DP或VGA信号的标准激励时钟CLKPLL作为输出激励送回至核心处理单元I， 核心处理单元I再次根据CLKPLL生成行信号H2和场信号V2作为标准行/场信号，同时对信号采集单元输出的信号激励时钟CLK、行信号H和场信号V的频率稳定性，以及行信号H 和场信号V的占空比进行检测，以判断输入的DVI/HDMI/DP信号或VGA信号是否正确；(4)数据正确时，核心处理单元I按照信号激励时钟CLK向外存储单元写入RGB信号，并将智能时钟模拟单元输出的标准激励时钟CLKPLL和核心处理单元I产生的行信号H2 和场信号V2通过外部通道直接传送至核心处理单元II中，然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误则停止向外存储单元写入数据，此时核心处理单元II持续读取前一帧正确完整的图像所在的存储空间的数据，直至核心处理单元I分析出输入信号恢复正确并重新找到下一个有效帧时，再将新的图像信号数据重新覆盖写入到外存储单元，核心处理单元II读取重新覆盖写入的新的图像信号数据；(5)同时，核心处理单元II将外部通道接收到的标准激励时钟CLKPLL、核心处理单元I生成的行信号H2和场信号V2，以及核心处理单元II读取的RGB数据发送到信号输出单元中进行处理；信号输出单元将RGB数据、标准激励时钟CLKPLL、行信号H2和场信号 V2还原成该分辨率制式的DVI/HDMI/DP信号后输出，或将RGB数据转换为RGB模拟信号与标准激励时钟CLKPLL、行信号H2和场信号V2 —起组成VGA信号再输出。核心处理单元I和核心处理单元II中采用了降频、双倍位宽存储与读取技术，使得整个系统可以处理超高清晰度达2560xl600@60HZ的分辨率格式。为了避免存储单元在存取时对数据速度的局限，在核心处理单元I中通过分频、内部转换、位宽增加一倍的方式降低了信号速度的一半；同理，在核心处理单元II通过逆向处理，将信号速度还原。这样就解决了因存储单元的存取速度达不到视频流带宽所造成的问题。其中外存储单元分为两个区域，每个区域存储一帧的数据，在输入信号不出现错误的时，核心处理单元I交替向这两个区域写入数据，核心处理单元II读出最后一帧存入外存储单元的完整RGB数据；然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误时，则核心处理单元II会持续读取最后一帧正确完整的图像所在的存储空间的数据并输出，直至核心处理单元I再次向外存储单元写入正确的整帧数据。核心处理单元I内部写有640x480到2560x1600的所有常见分辨率格式或预置的分辨率格式，能够准确判断出输入信号的分辨率制式，并且根据相应的分辨率制式自己产生一个与之相对应的Hl脉冲和Vl脉冲信号用于生成激励时钟。在输入信号出现错误或丢失的时候，核心处理单元I仍然持续输出此行信号Hl和场信号VI，直至核心处理单元I识别出新的输入信号的分辨率格式，则重新生成相对应的Hl和Vl信号。在智能时钟模拟单元模拟出信号的激励时钟后，核心处理单元I可根据模拟出的信号激励时钟和采集到的制式信号生成一个H2/V2信号。如图2所示信号采集单元可由芯片SIL1161或者TDA19977、TDA19978、AD998x、 ADV7441等芯片构成；智能时钟模拟单元可由PLL602系列芯片构成；外存储单元可由 DDRIII, DDRII, SDRAM或AL460等芯片构成；核心处理单元I和核心处理单元II的主芯片可由ALTERA公司的cyclonell/III或者XI1 inx公司的fesyl^ath-eFPGA系列芯片FPGAl和 FPGA2构成；另外，还包括配合FPGAl和FPGA2进行工作的MCU，已完成分析出输入的DVI/ HDMI/DP信号或VGA信号的分辨率格式，以便FPGAl根据该分辨率制造一个同频率的行信号 Hl和场信号V1，FPGA2可根据信号的分辨率格式的相关参数判断存储区域中存储空间的深度，MCU根据读取到的分辨率格式的相关信息，分析出具体的分辨率格式是什么，并控制智能时钟模拟芯片输出该分辨率格式信号的标准激励时钟CLKPLL送至FPGA1，以及获取核心处理单元I判定输入信号的是否出现中断和错误的结果给核心处理单元II (核心处理单元 II可通过核心处理单元I的判定结果选择读取外部存储单元的存储空间)，以实现前述的核心处理单元I和核心处理单元II的功能；当然也可以由两个独立的CPU来完成。本实施例采用FPGA和MCU配合结构，其中MCU还用于分析出的分辨率格式对系统的前后级芯片进行初始化设置。其它外围芯片如FLASH使用的是SST39VF1601芯片，信号输出单元可由芯片为SIL162、SIL164、TDA998X, AD9889芯片构成。其中MCU改变核心处理单元II上监控部分的显示效果，可通过RS232与PC互联调试。以上所述，仅为本发明较佳的具体实施方式
，但本发明的保护范围并不局限于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。
权利要求
1.一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，其特征在于包括如下步骤(1)校正系统通过信号采集单元对输入的DVI/HDMI/DP信号或VGA信号进行采集，所述信号采集单元对上述信号进行处理后并行输出RGB信号、信号激励时钟CLK、有效数据选通信号DE、行信号H和场信号V给核心处理单元I ；(2)核心处理单元I根据采集到的信号激励时钟CLK、行信号H和场信号V对输入信号的分辨率进行判断，然后根据判断出的分辨率格式利用板载晶振生成一个近似的行信号Hl 和场信号VI，输出到智能时钟模拟单元；(3)智能时钟模拟单元根据行信号Hl和场信号Vl进行锁相并模拟生成一个与输入的 DVI/HDMI/DP或VGA信号近似的标准激励时钟CLKPLL作为输出激励送回至核心处理单元 I ；核心处理单元I再次根据CLKPLL生成行信号H2和场信号V2作为输出行、场信号，同时对信号采集单元输出的信号激励时钟CLK、行信号H和场信号V的频率稳定性，以及行信号 H和场信号V的占空比进行检测，以判断输入的DVI/HDMI/DP信号或VGA信号是否正确；(4)数据正确时，核心处理单元I按照信号激励时钟CLK向外存储单元写入RGB信号， 并将智能时钟模拟单元输出的标准激励时钟CLKPLL、核心处理单元I产生的行信号H2和场信号V2通过外部通道直接传送至核心处理单元II中，然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误则停止向外存储单元写入数据，此时核心处理单元II持续读取前一帧正确完整的图像所在的存储空间的数据，直至核心处理单元I分析出输入信号恢复正确并重新找到下一个有效帧时，再将新的图像信号数据重新覆盖写入到外存储单元，核心处理单元II读取重新覆盖写入的新的图像信号数据；(5)同时，核心处理单元II将外部通道接收到的标准激励时钟CLKPLL、核心处理单元 I生成的行信号H2和场信号V2，以及核心处理单元II读取的RGB数据发送到信号输出单元中进行处理；信号输出单元将RGB数据、标准激励时钟CLKPLL、行信号H2和场信号V2还原成该分辨率制式的DVI/HDMI/DP信号后输出，或将RGB数据转换为RGB模拟信号与标准激励时钟CLKPLL、行信号H2和场信号V2 —起组成VGA信号再输出。
2.根据权利要求1所述的一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，其特征在于本发明所述的核心处理单元I和核心处理单元II中采用了降频、双倍位宽存储与读取技术，使得整个系统可以处理超高清晰度达2560Χ1600@60ΗΖ的分辨率格式；为了避免存储单元在存取时对数据速度的局限，在核心处理单元I中通过分频、内部转换、位宽增加一倍的方式降低了信号速度的一半；同理，在核心处理单元II通过逆向处理，将信号速度还原； 这样就解决了因存储单元的存取速度达不到视频流带宽所造成的问题。
3.根据权利要求1所述的一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，其特征在于所述外存储单元分为两个区域，每个区域存储一帧的数据，在输入信号不出现错误的时， 核心处理单元I交替向这两个区域写入数据，核心处理单元II读出最后一帧存入外存储单元的完整RGB数据；然后核心处理单元II按照标准激励时钟CLKPLL读取核心处理单元I 最后存入存储区域的完整一帧RGB数据；若核心处理单元I检测出信号丢失或出现错误时， 则核心处理单元II会持续读取最后一帧正确完整的图像所在的存储空间的数据并输出， 直至核心处理单元I再次向外存储单元写入正确的整帧数据。
4.根据权利要求1所述的一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，其特征在于核心处理单元I内部写有640X480到2560X1600的所有常见分辨率格式或预置的分辨率格式，能够准确判断出输入信号的分辨率制式，并且根据相应的分辨率制式自己产生一个与之相对应的Hl脉冲和Vl脉冲信号用于生成激励时钟；在输入信号出现错误或丢失的时候，核心处理单元I仍然持续输出此行信号Hl和场信号VI，直至核心处理单元I识别出新的输入信号的分辨率格式，则重新生成相对应的Hl和Vl信号。
全文摘要
本发明公开了一种DVI/HDMI/DP/VGA信号的后级无抖校正系统，由信号采集单元对输入的DVI、HDMI、DP或VGA信号进行采集；核心处理单元I对采集的信号进行判断，并由智能时钟模拟单元生成一个标准激励时钟CLKPLL送回至核心处理单元I，核心处理单元I对采集到的信号进行是否正确的检测；数据正确时RGB信号写入外存储单元，核心处理单元II读取核心处理单元I最后存入存储RGB数据；若不正确核心处理单元I停止向存储数据，核心处理单元II持续读取前一帧正确完整的数据；核心处理单元II将读取的RGB数据发送到信号输出单元中进行处理、输出。该系统能消除信号切换产生的黑屏或花屏等不良效果，使播出更加流畅。
文档编号H04N5/262GK102158655SQ20111002984
公开日2011年8月17日 申请日期2011年1月27日 优先权日2011年1月27日
发明者周春雷, 张坛 申请人:大连科迪视频技术有限公司