专利名称：正交下变频接收机i、q通道信号失配校准装置的制作方法
技术领域：
本发明属于变频接收机校准技术领域，特别涉及一种正交下变频接收机I、Q通道信号失配校准装置。
背景技术：
现代无线接收机中，低中频结构和零中频结构被广泛采用，射频信号经过正交下变频产生同相I、正交Q两路通道信号，经过后续信号处理消除接收机镜像频率处信号，从而省去了下变频前的镜像抑制滤波器。由于I、Q两路通道信号存在幅度和相位失配，这时后续信号处理电路无法完全抑制镜像信号，有用信号仍会受到镜像信号的干扰，造成误码率上升，降低接收机的性能。对于低中频接收机，由于中频频率不为零，镜像信号和有用信号不在同一信道内，它们的能量大小不可预知，镜像信号能量可能比有用信号高50-70dB ； 对于零中频接收机，镜像信号就是有用信号本身，它们具有相同的能量，接收机对镜像抑制的要求比低中频接收机略低，但是高性能零中频接收机仍需要25dB以上的镜像抑制率。这些都对I、Q两路通道信号的匹配提出了要求。考虑到I、Q两路通道信号失配程度随时间变化缓慢，可采用数字或者模拟电路的方法对I、Q通道信号存在的不匹配程度进行校准，以降低I、Q两路通道信号的失配产生对接收机性能的影响。
发明内容
本发明的目的在于提出一种正交下变频接收机I、Q通道信号失配校准装置，该正交下变频接收机I、Q通道信号失配校准装置用于补偿正交下变频接收机中同相I、正交Q两路通道信号的幅度和相位失配，增加接收机的镜像抑制率，从而降低接收机误码率，提高接收机性能。一种正交下变频接收机I、Q通道信号失配校准装置，其特征在于，所述正交下变频接收机I通道和Q通道采用相同结构的校准模块，校准模块包括晶体管、定值电阻和做校准用的可调电阻，具体结构如下所述I通道校准模块Ical中第一信号输入端1接I通道第一信号输入I’p，第二信号输入端2接I通道第二信号输入I’ n，第一校准输入端3、第二校准输入端4分别接Q 通道的第三信号输入Q’ P、第四信号信号输入Q’ η ；I通道的第一信号输出端5接第一信号输出I” P、第二信号输出端6接第二信号输出I” η;所述Q通道校准模块Qcal中第三信号输入端7接Q通道第三信号输入Q’p、第四信号输入端8接Q通道第四信号输入Q’n，第三校准输入端9、第四校准输入端10分别接I 通道第一信号输入I’ P、I通道第二信号输入I’n，Q通道第三信号输出端19接第三信号输出Q”P、第四信号输出端20接第四信号输出Q”n ；校准模块含有NMOS晶体管(Ml)，栅极接第一信号输入电压(Vip)，源极接第六偏置电流源(16)和NMOS晶体管(M12)漏极，NMOS晶体管(Ml)漏极接第二信号输出电压(Von)；NMOS晶体管(M2)，栅极接第二信号输入电压(Vin)，源极接第七偏置电流源(17) 和NMOS晶体管(Mil)漏极，NMOS晶体管(M2)漏极接第一信号输出电压(Vop)；所述NMOS 晶体管(Ml)、NMOS晶体管(M2)源极之间接第三可调电阻(Rsg)；PMOS晶体管(Μ； )，栅极接第一校准输入电压(Vcalp)，源极接第一偏置电流源
(11)，漏极接第二信号输出电压(Von)；PMOS晶体管(M4)，栅极接第二校准输入电压(Vcaln)，源极接第二偏置电流源
(12)，漏极接第一信号输出电压(Vop)；PMOS晶体管(M3)和PMOS晶体管(M4)源极之间接第一可调电阻(Rspl)；PMOS晶体管(iK)，栅极接第二校准输入电压(Vcaln)，源极接第三偏置电流源
(13)，漏极接第二信号输出电压(Von)；PMOS晶体管(M6)，栅极接第一校准输入电压(Vcalp)，源极接第四偏置电流源，漏极接信号第一信号输出电压(Vop)；PMOS晶体管(M5)和PMOS晶体管(M6)源极之间接第二可调电阻(Rsp2)；第一负载电阻(Rll)的一端接第二信号输出电压(Von)，另一端接PMOS晶体管 (M8)栅极；第二负载电阻(R12)的一端接第一信号输出电压(Vop)，另一端接PMOS晶体管 (M8)栅极；PMOS晶体管(M7)，栅极接共模输入电压(Vcm)，源极接第五偏置电流源(15)，漏极接NMOS晶体管(MlO)栅极和漏极；PMOS晶体管(M8)，栅极接第一负载电阻(Rll)与第二负载电阻(R12)的一端，源极接第五偏置电流源(15)，漏极接NMOS晶体管(M9)栅极与漏极；NMOS晶体管(M9)，栅极与漏极连接PMOS晶体管(M8)漏极，源极接电源(VDD)；NMOS晶体管(MlO)，栅极与漏极连接PMOS晶体管(M7)漏极和NMOS晶体管(Ml 1)、 (M12)栅极；源极接电源(VDD)；NMOS晶体管(Mil)，栅极接NMOS晶体管(MlO)栅极，源极接电源(VDD)，漏极接 NMOS晶体管(M2)源极；NMOS晶体管(M12)，栅极接NMOS晶体管(MlO)栅极，源极接电源(VDD)，漏极接 NMOS晶体管(Ml)源极。可以通过调整第一可调电阻Rspl、第二可调电阻Rsp2的电阻值校准正交下变频接收机I、Q通道信号的相位失配，通过调整第三可调电阻Rsg的电阻值校准I、Q通道信号的幅度失配。本发明的有益效果是能够实现对正交下变频接收机I、Q两通道信号幅度和相位失配的校准。该装置的输入阻抗接近无穷大，对前级电路驱动能力要求低，同时具有高带宽、低噪声、低功耗的优点，可校准幅度范围为士 1.6dB，校准步进0. 2dB，可校准相位范围士5°，校准步进0.5°。该装置具有良好的IQ通道信号失配校准性能。
图1，正交下变频接收机I、Q通道信号失配校准装置的电路5
图2，正交下变频接收机I、Q通道信号失配校准装置中校准模块电路图。
具体实施例方式本发明提出一种正交下变频接收机I、Q通道信号失配校准装置。下面结合附图对本发明予以说明。如图1所示，本校准装置由在I、Q两通道上相同的校准模块组成，在I通道校准模块Ical中第一信号输入端1接I通道第一信号输入I’P，第二信号输入端2接I通道第二信号输入I ’n，第一校准输入端3、第二校准输入端4分别接Q通道的第三信号输入Q’p、第四信号信号输入Q’ η ；I通道的第一信号输出端5接第一信号输出Ι”ρ、第二信号输出端6 接第二信号输出Ι”η;在Q通道校准模块Qcal中第三信号输入端7接Q通道第三信号输入Q’p、第四信号输入端8接Q通道第四信号输入Q’n，第三校准输入端9、第四校准输入端10分别接I通道第一信号输入I’ P、I通道第二信号输入I’n，Q通道第三信号输出端19接第三信号输出 Q”P、第四信号输出端20接第四信号输出Q”n;如图2所示，校准模块由十二个MOS晶体管M1-M12、两个电阻IU1、IU2、三个可调电阻RSpl、RSp2、RSg、七个偏置电流源11-17组成。它们之间的连接关系为信号输入端差分电压为第一信号输入电压Vip、第二信号输入电压Vin第一信号输入电压Vip接NMOS晶体管Ml的栅极、第二信号输入电压Vin接NMOS晶体管M2的栅极，NMOS晶体管M1、M2的源极接第六偏置电流源16、第七偏置电流源17、NMOS晶体管Mll漏极和NMOS晶体管M12漏极，同时NMOS晶体管Ml、M2源极之间接第三可调电阻Rsg ；校准输入端差分电压为第一校准输入电压Vcalp、第二校准输入电压Vcaln，第一校准输入电压Vcalp接PMOS晶体管M3、 M6栅极，第二校准输入电压Vcaln接PMOS晶体管M4、M5栅极，PMOS晶体管M3、M4、M5、M6 源极分别接偏置电流源第一偏置电流源II、第二偏置电流源12、第三偏置电流源13、第四偏置电流源14，PMOS晶体管M3、M4源极之间接第一可调电阻Rspl，PMOS晶体管M5、M6源极之间接第二可调电阻Rsp2 ；MOS晶体管Ml、M3、M5漏极相接作为第二信号输出电压Von， M2、M4、M6漏极相接作为第一信号输出电压Vop，第一信号输出电压Vop和第二信号输出电压Von构成差分输出信号，第一信号输出电压Vop、第二信号输出电压Von之间串联负载电阻1 11、1 12 ；第一负载电阻IU1、第二负载电阻IU2连接点接PMOS晶体管M8栅极，共模输入电压Vcm接PMOS晶体管M7栅极，PMOS晶体管M7、M8源极接在一起与第五偏置电流源15 相接，PMOS晶体管M7、M8漏极分别接NMOS晶体管M10、M9漏极，NMOS晶体管M9栅极与漏极相接，源极接电源VDD，NM0S晶体管MlO栅极与漏极相接并接NMOS晶体管M11、M12栅极， 源极接电源，NMOS晶体管Mil、Ml2源极接电源。该电路的工作原理可解释如下假设信号I、Q为理想的正交信号，可表示为I = cos (cot)、Q = Sin(Cot), I’、 Q’为实际正交下变频接收机中带有相位和幅度失配的正交信号，表示为I’ = (1+α/2) cos (cot+θ/2)、Q’ = (1-α/2) sin (cot-θ/2)。式中α和θ表示幅度和相位失配大小，
为高阶小量，经过高阶小量近似可得Ι’=(1+α72)Ι-( θ /2)Q, Q'=-( θ /2)1+(i-a/2)Q写作
矩阵形式为
权利要求
1. 一种正交下变频接收机I、Q通道信号失配校准装置，其特征在于，所述正交下变频接收机I通道和Q通道采用相同结构的校准模块，校准模块包括晶体管、定值电阻和做校准用的可调电阻，通过调整可调电阻的电阻值校准正交下变频接收机I、Q通道信号的相位和幅度失配，具体结构如下所述I通道校准模块Ical中第一信号输入端(1)接I通道第一信号输入(I’P)，第二信号输入端( 接I通道第二信号输入(I’ η)，第一校准输入端(3)、第二校准输入端(4) 分别接Q通道的第三信号输入⑴’ P)、第四信号信号输入(Q’n) ；I通道的第一信号输出端 (5)接第一信号输出(I”P)、第二信号输出端(6)接第二信号输出(I”η)；所述Q通道校准模块Qcal中第三信号输入端(7)接Q通道第三信号输入0 ’ρ)、第四信号输入端(8)接Q通道第四信号输入to’n)，第三校准输入端(9)、第四校准输入端(10) 分别接I通道第一信号输入(I，P)，第二信号输入(I，n)，Q通道第三信号输出端(19)接第三信号输出OTP)、第四信号输出端00)接第四信号输出OTn;)；校准模块含有NMOS晶体管(M1)，栅极接第一信号输入电压(Vip)，源极接第六偏置电流源(16)和 NMOS晶体管(M12)漏极，NMOS晶体管(Ml)漏极接第二信号输出电压(Von)；NMOS晶体管(Μ》，栅极接第二信号输入电压(Vin)，源极接第七偏置电流源(17)和 NMOS晶体管(Mil)漏极，NMOS晶体管(M2)漏极接第一信号输出电压(Vop)；所述NMOS晶体管(M1)、NM0S晶体管(M2)源极之间接第三可调电阻(Rsg)；PMOS晶体管(Μ； )，栅极接第一校准输入电压(Vcalp)，源极接第一偏置电流源(Il)，漏极接第二信号输出电压(Von)；PMOS晶体管(M4)，栅极接第二校准输入电压(Vcaln)，源极接第二偏置电流源(12)，漏极接第一信号输出电压(Vop) ；PMOS晶体管(M3)和PMOS晶体管(M4)源极之间接第一可调电阻(Rspl)；PMOS晶体管(iK)，栅极接第二校准输入电压(Vcaln)，源极接第三偏置电流源(13)，漏极接第二信号输出电压(Von)；PMOS晶体管(M6)，栅极接第一校准输入电压(Vcalp)，源极接第四偏置电流源(14)，漏极接信号第一信号输出电压(Vop) ；PMOS晶体管(M5)和PMOS晶体管(M6)源极之间接第二可调电阻(Rsp2)；第一负载电阻(Rll)的一端接第二信号输出电压(Von)，另一端接PMOS晶体管(M8)栅极；第二负载电阻0U2)的一端接第一信号输出电压(Vop)，另一端接PMOS晶体管(M8)栅极；PMOS晶体管(M7)，栅极接共模输入电压(Vcm)，源极接第五偏置电流源(15)，漏极接 NMOS晶体管(MlO)栅极和漏极；PMOS晶体管(M8)，栅极接第一负载电阻(Rll)与第二负载电阻(R12)的一端，源极接第五偏置电流源(15)，漏极接NMOS晶体管(M9)栅极与漏极；NMOS晶体管(M9)，栅极与漏极连接PMOS晶体管(M8)漏极，源极接电源(VDD)； NMOS晶体管(MlO)，栅极与漏极连接PMOS晶体管(M7)漏极和NMOS晶体管(Mil)、(M12) 栅极；源极接电源(VDD)；NMOS晶体管(Mil)，栅极接NMOS晶体管(MlO)栅极，源极接电源(VDD)，漏极接NMOS晶体管(M2)源极；NMOS晶体管(M12)，栅极接NMOS晶体管(MlO)栅极，源极接电源(VDD)，漏极接NMOS晶体管(Ml)源极。
2.根据权利要求1所述的正交下变频接收机I、Q通道信号失配校准装置，其特征在于 校准幅度范围为士 1. 6dB，校准步进为0. 2dB。
3.根据权利要求1所述的正交下变频接收机I、Q通道信号失配校准装置，其特征在于 校准相位范围为士5°，校准步进为0.5°。
4.根据权利要求1所述的正交下变频接收机I、Q通道信号失配校准装置，其特征在于 MOS晶体管(M7-M12)和第五偏置电流源(15)构成共模反馈电路。
5.根据权利要求1所述的正交下变频接收机I、Q通道信号失配校准装置，其特征在于 通过调整第一可调电阻Rspl、第二可调电阻Rsp2的电阻值校准正交下变频接收机I、Q通道信号的相位失配，通过调整第三可调电阻Rsg的电阻值校准I、Q通道信号的幅度失配。
全文摘要
本发明公开了属于变频接收机校准技术领域的一种正交下变频接收机I、Q通道信号失配校准装置。该装置由I通道和Q通道的两个相同结构的校准模块组成，其中校准模块由十二个MOS晶体管M1-M12、两个负载电阻Rl1、Rl2、三个可调电阻Rsp1、Rsp2、Rsg、七个偏置电流源I1-I7组成。可以通过调整第一可调电阻Rsp1、第二可调电阻Rsp2的电阻值校准正交下变频接收机I、Q通道信号的相位失配，通过调整第三可调电阻Rsg的电阻值校准正交下变频接收机I、Q通道信号的幅度失配。校准装置提高了变频接收机抑制镜像信号的能力，降低了接收机误码率。校准方法简单。
文档编号H04B1/30GK102185622SQ201110076268
公开日2011年9月14日 申请日期2011年3月29日 优先权日2011年3月29日
发明者徐阳, 池保勇, 王志华, 祁楠 申请人:清华大学